一种非易失性闪存器件及其制备方法与流程

本发明涉及半导体领域，尤其涉及半导体领域中的非易失性存储器及其制备方法。

背景技术：

自从早年德州仪器的jackkilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。

在集成电路发展的演进上，随着几何尺寸(也即使用一工艺可以生产的最小元件或线)缩减的同时，机能密度(例如每一芯片面积的内连线元件数目)通常也在增加。这种尺寸缩减的工艺通常可增加生产效能并降低相关成本而提供好处，但尺寸的缩小导致半导体器件的制造工艺的复杂程度也越来越高，半导体器件也越来越容易收到各种缺陷和杂质的影响，单一金属连线、二极管或晶体管等的失效往往即构成整个芯片的缺陷。

非易失性存储器(nvm，non-volatilememory)是指当电流关掉后，所存储的数据不会消失的电脑存储器。非易失性存储器中，依存储器内的数据是否能在使用电脑时随时改写为标准，可分为二大类产品，即rom和flashmemory(闪存)。现有技术中，非易失性闪存存储器的存储单元一般分为浮栅型(fg，floatinggate)和电荷捕获型(ct，chargetrap)。

对于浮栅型的非易失性闪存存储器的存储单元，当非易失性闪存技术对应的节点越做越小后，存储单元区的深宽比(ar，aspectratio)也在相应不断变大，65纳米闪存单元的ar<1.2；55纳米及50纳米闪存单元的ar已经>1.4。高深宽比对栅极之间的层间介质层的沉积(ilddep，interlayerdielectricdeposition)填充有很大的挑战，会存在ilddep填充不良而导致后续形成的通孔和控制栅极连通，以及位线和位线间填充不良导致位线间连通进而引发良率损失的现象。如果提高层间介质层沉积的等离子体(ilddepplasma)来增强存储单元的填充质量又会有栅氧完整性(goi，gateoxideintegration，可靠性测试的一个参数)测试失败的高风险。

因此，亟需要一种非易失性闪存器件及其制备方法，能够在不影响栅氧完整性的同时，确保存储单元区栅极之间层间介质层沉积的填充质量，从而有效改善非易失性闪存器件的性能。

技术实现要素：

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了解决上述问题，本发明的一方面提供了一种非易失性闪存器件的制备方法，上述非易失性闪存器件至少包括存储区域的存储单元，其中，上述制备方法包括：

提供衬底，对上述衬底定义上述非易失性闪存器件的存储区域；

在对应上述存储区域的衬底上形成上述存储单元的堆叠栅极，上述堆叠栅极的顶部为上述存储单元的存储控制栅极；

以填充在多个存储单元的堆叠栅极之间的流动性光刻胶为掩膜，刻蚀上述存储控制栅极以降低上述存储控制栅极的高度；以及

去除上述流动性光刻胶。

在上述制备方法的一实施例中，可选的，以流动性光刻胶为掩膜刻蚀上述存储控制栅极进一步包括：

沉积覆盖上述堆叠栅极的流动性光刻胶，上述流动性光刻胶填满多个存储单元的堆叠栅极之间的间隙；

对上述流动性光刻胶进行回刻，以露出上述堆叠栅极顶部的存储控制栅极；以及

对所露出的存储控制栅极进行刻蚀。

在上述制备方法的一实施例中，可选的，上述流动性光刻胶为有机介电层。

在上述制备方法的一实施例中，可选的，刻蚀上述存储控制栅极以使上述存储控制栅极的高度降低15％-30％，和/或控制上述存储控制栅极的刻蚀以使刻蚀后的存储控制栅极的高度在1400a以上。

在上述制备方法的一实施例中，可选的，形成上述堆叠栅极进一步包括形成上述存储单元的浮栅极，上述存储控制栅极形成在上述浮栅极的上方。

在上述制备方法的一实施例中，可选的，在以流动性光刻胶为掩膜刻蚀上述存储控制栅极之前，上述制备方法还包括：

对上述堆叠栅极外侧的衬底顶部进行有源区离子注入以及ldd离子注入。

在上述制备方法的一实施例中，可选的，在去除上述流动性光刻胶后，上述制备方法还包括：

在上述堆叠栅极两侧形成侧墙；

对形成侧墙后的堆叠栅极外侧的衬底顶部进行源漏离子注入。

在上述制备方法的一实施例中，可选的，上述非易失性闪存器件还包括外围电路区域的外围单元；上述制备方法还包括：

对上述衬底定义上述非易失性闪存器件的外围电路区域；以及

在形成上述存储控制栅极的同时，同步地在对应上述外围电路区域的衬底上形成上述外围单元的外围控制栅极。

本发明的另一方面还提供了一种非易失性闪存器件，其中，上述非易失性闪存器件通过如上述制备方法的任意一种实施例形成。

在上述非易失性闪存器件的一实施例中，可选的，上述非易失性闪存器件具有致密的填充在存储区域的多个存储单元的堆叠栅极之间的层间绝缘层。

本发明的一方面所提供的非易失性闪存器件的制备方法，通过利用流动性光刻胶为掩膜对闪存器件存储单元的控制栅极进行减薄，从而能够减低刻蚀深宽比，为后续改善控制栅极之间层间介质层的沉积填充质量提供了可能性。本发明的另一方面所提供的非易失性闪存器件在经过后段工艺处理后，具有填充致密的栅极之间的层间绝缘层，从而能够保证后续通孔，连接线的质量，保证整个非易失性闪存器件的性能。

附图说明

在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。

图1示出了本发明的一方面所提供的非易失性存储器件的制备方法的流程图。

图2示出了本发明的一方面所形成的非易失性存储器件存储区域的设计版图的示意图。

图3示出了执行了如图1中所示出的步骤s101后各个方向上非易失性存储器件的结构示意图。

图4示出了执行了如图1中所示出的步骤s102后各个方向上非易失性存储器件的结构示意图。

图5示出了执行了如图1中所示出的步骤s103过程中各个方向上非易失性存储器件的结构示意图。

图6示出了执行了如图1中所示出的步骤s103后各个方向上非易失性存储器件的结构示意图。

图7示出了执行了如图1中所示出的步骤s104后各个方向上非易失性存储器件的结构示意图。

图8示出了执行了如图1中所示出的步骤s105、s106后各个方向上非易失性存储器件的结构示意图。

图9示出了执行了如图1中所示出的步骤s107后各个方向上非易失性存储器件的结构示意图。

图10示出了执行了如图1中所示出的步骤s108后各个方向上非易失性存储器件的结构示意图。

图11示出了执行了如图1中所示出的步骤s109后各个方向上非易失性存储器件的结构示意图。

图12示出了执行了如图1中所示出的将步骤s108中形成的外侧侧墙去除后各个方向上非易失性存储器件的结构示意图。

图13示出了执行了如图1中所示出的步骤s110、s111后各个方向上非易失性存储器件的结构示意图。

图14示出了根据本发明的另一方面所提供的非易失性闪存器件的结构示意图。

附图标记

wl1-wl4字线1-字线4

aa有源区

cg存储控制栅极

ct接触

sas自对准源极

ldd浅层离子注入

sti浅沟槽隔离

100浮栅

200存储控制栅极

200’存储控制栅极

300流动性光刻胶

400源漏离子注入区

500层间绝缘层

900外围控制栅极

910源漏离子注入区

具体实施方式

给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。

在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。

请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。

注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。

如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。

以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。

如上所述，为了解决现有技术中存储单元区的深宽比在不断变大的问题，本发明提供了一种非易失性存储器的制备方法。请结合图1，为了形成完整非易失性存储器，本发明的一方面所提供的制备方法至少包括：

步骤s101：外围电路ldd光刻，ldd离子注入；

步骤s102：沉积流动性光刻胶；

步骤s103：流动性光刻胶/存储控制栅极多晶硅回刻；

步骤s104：去除流动性光刻胶；

步骤s105：侧墙氧化硅/氮化硅/氧化硅生长；

步骤s106：侧墙干法刻蚀；

步骤s107：存储区漏端光刻，存储区漏端离子注入；

步骤s108：侧墙氧化硅生长，侧墙干法刻蚀；

步骤s109：外围电路源漏端光刻，源漏离子注入；

步骤s110：络合物阻挡层氧化硅沉积，络合物阻挡光刻/刻蚀；

步骤s111：金属沉积，快速热退火，未反应络合物清除，二次退火。

其中，可以理解的是，在上述步骤s101前，还需要通过现有或将有的方式实现提供衬底、定义存储区域与外围电路区域、形成存储单元的栅极(包括浮栅极和存储控制栅极)以及外围电路的控制栅极、对存储区域进行有源区离子注入和浅层离子注入ldd等步骤。

可以理解的是，本发明的一方面所提供的制备方法旨在有效降低存储区域的控制栅极的高度，因此，可以认为上述的步骤s102-s104是本发明与现有技术的重要区别。对于步骤s101、s105-s111，本领域技术人员可以现有或将有的非易失性闪存器件的各种制造方法执行类似的步骤，以达到类似的效果。本发明中关于步骤s101、s105-s111的具体描述不应不当地限制本发明的保护范围。

本发明的一方面所提供的制备方法根据如图2所示出的设计版图进行非易失性闪存器件的制造。需要注意的是，图2仅示出了非易失性闪存器件的存储区域的设计版图，并未涉及外围电路区域。从图2中可以看出，在非易失性闪存器件的存储区域中，存储单元的有源区aa沿一方向延伸，存储控制栅极cg沿垂直于有源区aa的另一方向延伸，构成闪存器件的字线，如图2中所示出的wl1-wl4，栅极两侧的源漏极亦随存储控制栅极的另一方向延伸。可以理解的是，在图2所示出的实施例中，字线wl2、wl3的栅极之间形成自对准源极sas(self-alignedsource)，形成闪存器件的共源极source。字线wl1、wl2的栅极之间则形成闪存器件的漏端drain，在后段工艺beol(backendofline)中可以形成引出漏端的接触ct(contact)。

以下将结合图3-图14来理解本发明所提供的非易失性闪存器件及其制备方法。图3-图14均给出了y、x1、x2、xp四个不同方向上的非易失性闪存器件的剖面图。其中，y、x1、x2可以结合图2所示出的设计版图来理解，具体的，y方向系指存储区域中有源区aa的剖面方向，x1方向系指存储区域中存储单元的存储控制栅极cg的剖面方向，x2方向系指存储区域中存储单元除存储控制栅极cg以外(例如漏端)的剖面方向。xp方向系指外围电路区域(periphery)中对应于存储区域x的方向，即外围电路区域中控制栅极的剖面方向。

首先，请参考图3，图3示出了执行了如图1中所示出的步骤s101后各个方向上非易失性存储器件的结构示意图。如上所描述的，虽然未提及，但为了形成完整的非易失性存储器件，还需要通过现有或将有的方式实现提供衬底、定义存储区域与外围电路区域、形成存储单元的栅极(包括浮栅极和存储控制栅极)以及外围电路的控制栅极、对存储区域进行有源区离子注入和浅层离子注入ldd等步骤。

例如，在图3中，可以看到已经在存储区域的衬底中通过浅沟槽隔离sti定义器件的有源区。此外，在定了有源区后，还需要对衬底的有源区进行有源区离子注入，在衬底表面形成存储单元的堆叠栅极，具体包括位于底部的浮栅极100以及位于浮栅极100上方的存储控制栅极200。可以理解的是，上述的浮栅极100与衬底之间具有栅氧绝缘层，浮栅极100与存储控制栅极200之间亦具有绝缘层。在形成了堆叠栅极后，还可以在衬底的上部进行浅层离子注入ldd。上述的有源区离子注入以及浅层离子注入均是为了改善闪存器件的电特性能。本领技术人员可以根据需要调整离子注入的具体参数，在本发明中不做限定。

另外，从图3的xp方向可以知道，在执行步骤s101后，已经完成了外围器件的光刻以及浅层离子注入ldd。可以理解的是，上述的光刻主要是为了确定当前的操作区域为外围器件区域，即打开这部分区域的掩膜或光刻胶，而不需要操作的存储区域则仍然被掩膜或光刻胶保护着。需要注意的，虽未提及，在步骤s101之前还可以包括在衬底上形成外围器件的外围控制栅极900等。

从图3可以看出，存储区域的存储控制栅极200的高度与外围控制栅极900的高度基本持平，即具有较高的高度。在一实施例中，存储控制栅极200和外围控制栅极900的高度为2000a。

存储控制栅极200和外围控制栅极900具有较高的高度，一方面能够保证在经过例如有源区离子注入和浅层离子注入的离子注入步骤中，较高高度的控制栅极不容易引起器件击穿，从而能够避免器件失效。

另一方面，可以理解的是，在步骤s101前，可以在同一步骤中同步地形成存储单元的存储控制栅极以及外围电路的外围控制栅极，从而能够节省形成栅极的步骤，降低制造成本。因此，为了保证外围电路的器件安全，存储控制栅极200具有与外围控制栅极900基本相同的用以避免击穿的高度(或者说厚度)。

如上所描述的，虽然具有较高高度的堆叠栅极能够降低离子注入对器件的影响，但是较高高度的堆叠栅极所导致的深宽比激增的问题亦不容小觑。由于如3所示出的存储区域的堆叠栅极已经经历过了有源区离子注入以及浅层离子注入，此时去降低存储控制栅极200的高度，能够避免这两道重要的离子注入对器件的负面影响。

因此，响应于外围电路完成了浅层离子注入，执行步骤s102：沉积流动性光刻胶。请结合图4来理解。图4示出了在存储区域和外围电路区域均沉积流动性光刻胶300的示意图。流动性光刻胶亦可以理解为odl(organicdielectriclayer)，即有机介电层。

上述的流动性光刻胶odl具有填充性能佳、填充后表面平滑、容易去除的优点，因此，通过利用流动性光刻胶，能够比较容易地填充满堆叠栅极与堆叠栅极之间的间隙。

请进一步结合图5、6来理解步骤s103：流动性光刻胶/存储控制栅极多晶硅回刻。如图5所示出的，首先通过对流动性光刻胶300进行回刻，能够漏出堆叠栅极顶部的存储控制栅极(如图5中虚线上半部分所示出的)。可以理解的是，上述对流动性光刻胶300进行回刻可以通过现有或将有的干法刻蚀工艺实现。

随后，即可以以流动性光刻胶300为掩膜刻蚀堆叠栅极顶部漏出的存储控制栅极。如图6所示出的，已经将堆叠层顶部漏出的存储控制栅极回刻，因此，在执行步骤s103后，存储区域的存储控制栅极200’的高度被减薄，从而能够有效地降低深宽比。在一实施例中，刻蚀存储控制栅极以使存储控制栅极的高度降低15％-30％。而外围电路区域的控制栅极的高度则保持不变。

根据本发明的一方面所提供的制备方法通过降低存储单元堆叠栅极的深宽比，使得后续栅极之间的绝缘介质更容易填充，极大地降低了因层间介质层沉积不良导致的接触与控制栅极之间的短接(cttocgbridge)以及位线与位线之间的短接(bltoblbridge)的风险，继而引发了器件良率损失，极大程度地提高了层间介质层填充的安全窗口。

虽然控制栅极减薄后，其深宽比有效地下降，但是，在非易失性闪存器件的制备的后续工艺中有一道漏端的高能量离子注入，如果控制栅极过薄会有离子注入打穿的风险以及安全窗口过小的问题。

通过研究结果发现，在原有的存储控制栅极的高度在2000a的情况下，将存储控制栅极减薄到1300a安全窗口只有20％，对后续漏端离子注入有风险。而将存储控制栅极的高度控制在1400a时，安全窗口大幅上升，可达到30％。因此，为了避免后续工艺中的源漏高能量离子注入造成的击穿风险，需要控制存储控制栅极的高度在1400a以上。

在一实施例中，存储控制栅极的高度被减薄300a，在这种情况下，已经能够很明显地改善深宽比过大的问题，有效改善后续层间介质层的填充质量，改善器件的性能。

在上述的实施例中，由于外围电路区域的控制栅极的高度保持不变，因此，外围控制栅极在后续工艺中不会被外围电路的源漏离子注入所影响，仍然能够保证足够的安全窗口。

图7示出了执行了如图1中所示出的步骤s104后各个方向上非易失性存储器件的结构示意图。步骤s104具体为去除流动性光刻胶。此时存储区域的存储控制栅极200’的高度已经被有效地减薄，相比于外围电路的外围控制栅极900有非常明显的下降。如上所述的，流动性光刻胶具有易去除性，因此，去除流动性光刻胶后不会在器件表面留有残留，不会影响后续工艺。在一实施例中，可以利用干法刻蚀结合湿法刻蚀的方法去除上述的流动性光刻胶。

图8示出了执行了如图1中所示出的步骤s105、s106后各个方向上非易失性存储器件的结构示意图。步骤s105具体为侧墙氧化硅/氮化硅/氧化硅生长，ono侧墙能够在后续对栅极进行保护。步骤s106具体为侧墙干法刻蚀，以使侧墙形成在存储控制栅极200’两侧以及外围控制栅极900两侧。形成在存储控制栅极200’两侧的ono侧墙的尺寸还能够用以定义后续的漏端离子注入区的宽度。图8示出了经过刻蚀后的形成在存储控制栅极200’两侧的ono侧墙，以及形成在外围控制栅极900两侧的ono侧墙。需要注意的是，本领域技术人员可以通过现有或将有的技术来形成上述的ono侧墙以及ono侧墙的刻蚀，关于ono侧墙的形成与刻蚀的具体限定不应不当地限制本发明的保护范围。

图9示出了执行了如图1中所示出的步骤s107后各个方向上非易失性存储器件的结构示意图。步骤s107具体为存储区漏端光刻，存储区漏端离子注入。步骤s107仅处理存储区域，外围电路区域不做处理。可以从图9中看出，形成侧墙后的堆叠栅极外侧的衬底顶部形成了源漏离子注入区400(可以认为是漏端离子注入区)。如上所描述的，源漏离子注入区400的宽度可以由侧墙的尺寸定义。虽然存储控制栅极200’的高度已经在前道工序中被减薄，但由于有效地控制存储控制栅极200’的高度保持在1400a以上，在步骤s107中，存储区漏端离子注入并不会将存储控制栅极200’击穿，从而能够保证器件的性能。需要注意的是，本领域技术人员可以通过现有或将有的技术来形成上述的源漏离子注入区400，本领域技术人员亦可以根据需要调整源漏离子注入区400的离子注入浓度，关于源漏离子注入区400的具体限定不应不当地限制本发明的保护范围。

图10示出了执行了如图1中所示出的步骤s108后各个方向上非易失性存储器件的结构示意图。步骤s108具体为侧墙氧化硅生长，侧墙干法刻蚀。步骤s108同步地在存储区域以及外围电路区域生长最外侧的侧墙氧化硅。最外侧的侧墙氧化硅能够进一步地保护存储控制栅极以及外围控制栅极。进一步的，形成在外围控制栅极900两侧的侧墙氧化硅还能够用来定义后续的源漏离子注入区之间的距离。需要注意的是，本领域技术人员可以通过现有或将有的技术来形成上述的侧墙氧化硅以及侧墙氧化硅的刻蚀，关于侧墙氧化硅的形成与刻蚀的具体限定不应不当地限制本发明的保护范围。

图11示出了执行了如图1中所示出的步骤s109后各个方向上非易失性存储器件的结构示意图。步骤s109具体为外围电路源漏端光刻，源漏离子注入。步骤s109仅处理外围电路区域，存储区域不做处理。可以从图11中看出，形成最外侧侧墙后的外围栅极外侧的衬底顶部形成了源漏离子注入区910。如上所描述的，两侧的源漏离子注入区910之间的距离可以由ono侧墙以及最外侧侧墙氧化硅的尺寸来定义。由于外围控制栅极900的高度在前道工序中并没有被减薄，因此，在步骤s109中，外围电路漏端离子注入并不会将外围控制栅极900击穿，从而能够保证器件的性能。需要注意的是，本领域技术人员可以通过现有或将有的技术来形成上述的源漏离子注入区910，本领域技术人员亦可以根据需要调整源漏离子注入区910的离子注入浓度，关于源漏离子注入区910的具体限定不应不当地限制本发明的保护范围。

图12示出了执行了如图1中所示出的将步骤s108中形成的最外侧的侧墙氧化硅去除后各个方向上非易失性存储器件的结构示意图。需要注意的是，本领域技术人员可以通过现有或将有的技术来去除最外侧的侧墙氧化硅，关于最外侧的侧墙氧化硅出去的具体限定不应不当地限制本发明的保护范围。

图13示出了执行了如图1中所示出的步骤s110、s111后各个方向上非易失性存储器件的结构示意图。步骤s110具体为络合物阻挡层氧化硅沉积，络合物阻挡光刻/刻蚀。步骤s111具体为金属沉积，快速热退火，未反应络合物清除以及二次退火。络合物阻挡层用以定义不需要沉积金属、形成络合物的区域，在图13中，金属最终形成在存储控制栅极200’、存储单元漏端、外围电路区域的外围单元的源漏极的顶部。上述步骤s111中的快速热退火能够使得金属与衬底硅反应生成络合物，二次退火能够有效降低接触电阻阻值。需要注意的是，本领域技术人员可以通过现有或将有的技术来执行步骤s110和步骤s111，关于执行步骤s110和步骤s111的具体限定不应不当地限制本发明的保护范围。

据此，已经描述了本发明的一方面所提供的非易失性闪存器件的制备方法的主要步骤。根据本发明的一方面所提供的所提供的非易失性闪存器件的制备方法通过降低存储单元堆叠栅极的深宽比，使得后续栅极之间的绝缘介质更容易填充，极大地降低了因层间介质层沉积不良导致的接触与控制栅极之间的短接(cttocgbridge)以及位线与位线之间的短接(bltoblbridge)的风险，继而降低了所引发的良率损失，极大程度地提高了层间介质层填充的安全窗口。

通过合理地控制存储控制栅极高度的减薄，能够既保证有效减低堆叠栅极的深宽比，又能够保证在后续工艺的高能量离子注入中，不会由于栅极过薄导致击穿风险以及安全窗口过小的问题。存储控制栅极减薄是在存储单元浅层离子注入ldd及有源区离子注入之后进行，避免了对这两道重要离子注入的影响。外围电路的外围单元的控制栅极的高度并不会被改变，因此外围电路的源漏离子注入不会受到影响，能够保证足够的安全窗口。

本发明的一方面所提供的所提供的非易失性闪存器件的制备方法在没有引用额外光罩的前提下，维持使用现有机台从而降低成本。

本发明的另一方面还提供了有上述的制备方法所形成的非易失性闪存器件。并且，在另一实施例中，在经过了后段工艺beol后，本发明的另一方面所提供的非易失性闪存器件具有致密的填充在存储区域的多个存储单元的堆叠栅极之间的层间绝缘层。正是由于本发明所提供的制备方法能够有效地降低所形成的非易失性闪存器件存储单元的深宽比，因此，能够使得后续形成的层间绝缘层致密，无空洞。

图14示出了上述的形成有致密的层间绝缘层500的非易失性闪存器件的结构示意图。由于提高了层间绝缘层500的填充质量，从而能够改善接触与控制栅极之间的短接(cttocgbridge)以及位线与位线之间的短接(bltoblbridge)的缺陷，继而降低了所引发的良率损失，改善了非易失性闪存器件的良率。

因此，已经描述了本发明所提供的非易失性闪存器件及其制备方法的实施例。尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。

应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。

在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。