一种快速可擦写浮栅存储器及其制备方法与流程

本发明属于半导体器件技术领域，具体涉及一种快速可擦写浮栅存储器及其制备方法。

背景技术：

现今主流的存储技术分为两类：挥发性存储技术和非挥发性存储技术。对于挥发性存储技术，主要是静态随机存储器sram和动态随机存储器dram。挥发性存储器有着纳秒级的写入速度，然而其数据保持能力只有毫秒级，使得其只能用在缓存等有限的存储领域。对于非挥发性存储技术，比如闪存技术，其数据保持能力可以达到10年，然而相对缓慢的写入操作，极大地限制了其在高速缓存领域的应用。对于闪存技术，这种低擦写速度主要来源于隧穿氧化层的厚度减小与电荷保持能力之间存在矛盾。专利cn107665894a提出了一种基于二维半导体材料的半浮栅存储器。在这种半浮栅存储器中，电荷通过二维材料构成的pn结实现纳秒级快速写入的操作，然而擦除操作却通过氧化层的隧穿效应实现。其中，擦除速度要远远慢于写入速度，也就是说擦写速度严重不对称。

技术实现要素：

本发明的目的在于提供一种能够有效改善电荷擦写速度的对称性、加快读写速度的快速可擦写浮栅存储器及其制备方法。

本发明提供的快速可擦写浮栅存储器，包括：

衬底；

阻挡层，其为绝缘介质，覆盖所述衬底；

浮栅，形成在所述阻挡层上；

第一异质结和第二异质结，由二维材料组成，平行邻接放置在所述浮栅上，且两个异质结的导通方向相反；

隧穿层，其为二维材料，覆盖所述第一异质结和所述第二异质结；

沟道层，其为二维材料，形成在所述隧穿层上；以及

源极和漏极，形成在所述沟道层表面。

本发明的快速可擦写浮栅存储器中，优选为，所述第一异质结的第一端和所述第二异质结的第一端平行邻接放置在所述浮栅栅，所述第一异质结的第二端和所述第二异质结的第二端分别放置在所述第一异质结的第一端和所述第二异质结的第一端上，且平行邻接，所述第一异质结的第一端和所述第二异质结的第二端为相同二维材料，所述第一异质结的第二端和所述第二异质结的第一端为相同二维材料。

本发明的快速可擦写浮栅存储器中，优选为，所述第一异质结的第一端和所述第二异质结的第二端的二维材料为p型wse2或mose2，或者为n型hfs2或mos2，所述第一异质结的第二端和所述第二异质结的第一端为n型hfs2或mos2，或者为p型wse2或mose2。

本发明的快速可擦写浮栅存储器中，优选为，所述阻挡层为al2o3、sio2、hfo2、ta2o5、tio2、hfzro4或者由部分前述材料组成的叠层。

本发明的快速可擦写浮栅存储器中，优选为，所述隧穿层的材料为六方氮化硼、cuinp2s6，或者由两者组成的叠层。

本发明提供的上述快速可擦写浮栅存储器制备方法，包括以下步骤：

在衬底上沉积绝缘介质作为阻挡层；

在所述阻挡层上形成浮栅；

通过二维材料堆叠形成平行邻接放置且导通方向相反的第一异质结和第二异质结；

在所述第一异质结和所述第二异质结上形成隧穿层；

在所述隧穿层上形成沟道层；

在所述沟道层上形成源极和漏极；

其中，所述隧穿层、所述沟道层、所述源极和所述漏极均为二维材料。

本发明的快速可擦写浮栅存储器制备方法中，优选为，将所述第一异质结的第一端和所述第二异质结的第一端平行邻接转移至所述浮栅上，将所述第一异质结的第二端和所述第二异质结的第二端分别转移至所述第一异质结的第一端和所述第二异质结的第一端上，且平行邻接，所述第一异质结的第一端和所述第二异质结的第二端为相同二维材料，所述第一异质结的第二端和所述第二异质结的第一端为相同二维材料。

本发明的快速可擦写浮栅存储器制备方法中，优选为，所述第一异质结的第一端和所述第二异质结的第二端的二维材料为p型wse2、mose2，或者为n型hfs2、mos2，所述第一异质结的第二端和所述第二异质结的第一端为n型hfs2、mos2，或者为p型wse2、mose2。

本发明的快速可擦写浮栅存储器制备方法中，优选为，所述阻挡层为al2o3、sio2、hfo2、ta2o5、tio2、hfzro4或者由部分前述材料组成的叠层

本发明的快速可擦写浮栅存储器制备方法中，优选为，在所述阻挡层上形成浮栅的步骤中，通过物理气相沉积脉冲激光沉积或者电子束蒸发形成pd、ni或者au作为浮栅。

本发明采用两个导通方向相反的二维半导体材料构成的异质结作为电荷擦写通道，能够有效改善电荷擦写速度的对称性、加快读写速度。

附图说明

图1是快速可擦写浮栅存储器的制备方法的流程图。

图2是形成阻挡层后的器件结构示意图。

图3是形成浮栅后的器件结构示意图。

图4是形成第一异质结的第一端和第二异质结的第一端器件结构示意图。

图5是第一异质结的第二端和第二异质结的第二端的器件结构示意图。

图6是形成隧穿层的器件结构示意图。

图7是形成沟道层后的器件结构示意图。

图8是形成漏极和源极的器件结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

以下结合附图1~8针对本发明的具体实施方式做进一步的说明。图1是快速可擦写浮栅存储器的制备方法的流程图，图2~8示出了快速可擦写浮栅存储器的制备方法各步骤的结构示意图。具体步骤为：

步骤s1，提供衬底200作为浮栅存储器的底栅。衬底可以是低阻硅衬底、绝缘体上硅、氮化钽/二氧化硅/硅衬底、或者氮化钛/二氧化硅/硅衬底。在本实施方式中采用低阻硅衬底。然后，在衬底200表面沉积绝缘介质形成阻挡层201，所得结构如图2所示。在本实施方式中，通过原子层沉积的方法形成al2o3作为阻挡层，但是本发明不限定于此，阻挡层也可以是其它合适的材料，比如sio2、hfo2、ta2o5、tio2、hfzro4或者由前述材料组成的叠层等，形成的方法例如也可以是化学气相沉积、物理气相沉积、脉冲激光沉积、电子束蒸发等。

步骤s2，在阻挡层表面沉积金属作为浮栅202，所得结构如图3所示。例如，通过物理气相沉积的方法形成pt作为浮栅，但是本发明不限于此，浮栅材料也可以是其它合适的材料，比如pd、ni或者au，形成方法例如也可以是脉冲激光沉积或者电子束蒸发。

步骤s3，采用机械剥离的方法将两种导电类型相反的二维材料彼此平行邻接地转移至浮栅202表面，分别作为第一异质结的第一端203和第二异质结的第一端204，所得结构如图4所示。然后，采用机械剥离的方法将两种导电类型相反的二维材料分别转移至第一异质结的第一端203和第二异质结的第一端204的表面，并使之平行邻接，作为第一异质结的第二端205和第二异质结的第二端206，所得结构如图5所示。由第一异质结的第一端203和第一异质结的第二端205构成的第一异质结，与由第二异质结的第一端204和第二异质结的第二端206构成的第二异质结的导通方向相反。在本实施方式中第一异质结的第一端203和第二异质结的第二端206的材料均是p型导电的二维材料wse2，第二异质结的第一端204和第一异质结的第二端205的材料均是n型导电的mos2。但是本发明不限于此，例如构成第一异质结和第二异质结的材料还可以是n型导电的hfs2、mos2，p型导电的wse2、mose2，只要使两个异质结的导通方向相反即可。采用两个方向相反的二维半导体材料构成的异质结作为电荷擦写通道，能够有效改善电荷擦写速度的对称性采用二维半导体材料pn结作为擦写通道，加快读写速度。通过能带工程，选择合适的金属功函数，可以调节金属浮栅与异质结之间的势垒。

步骤s4，采用机械剥离的方法将二维材料第一异质结和第二异质结表面作为隧穿层207，所得结构如图6所示。在本实施方式中采用六方氮化硼（hbn）作为隧穿层材料，但是本发明不限于此，也可以采用cuinp2s6（cips）或者cips/hbn叠层作为隧穿层材料。由于异质结的加入，隧穿氧化层的厚度可以进一步减小，从而加快读写速度。

步骤s5，采用机械剥离的方法将二维材料转移到隧穿层表面，作为沟道层208，所得结构如图7所示。其中二维材料可以是n型导电的hfs2、mos2或者是p型导电的wse2、mose2，在本实施方式采用p型导电的wse2。

步骤s6，采用机械剥离的方法将石墨烯转移到沟道层208表面，分别作为漏极209和源极210，所得结构如图8所示。

以上，针对本发明的一种快速可擦写浮栅存储器及其制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。

图8是本发明的快速可擦写浮栅存储器的结构示意图。如图8所示快速可擦写浮栅存储器，包括：衬底200；阻挡层201，其为绝缘介质，覆盖衬底200；浮栅202，形成在阻挡层201上；第一异质结和第二异质结，由二维材料组成，平行邻接放置在浮栅202上，且两个异质结的导通方向相反；隧穿层207，其为二维材料，覆盖第一异质结和所述第二异质结；沟道层208，其为二维材料，形成在所述隧穿层上；以及漏极209和源极210，形成在沟道层208表面。

其中，第一异质结的第一端203和第二异质结的第一端204平行邻接放置在浮栅202上，第一异质结的第二端205和第二异质结的第二端206分别放置在第一异质结的第一端203和第二异质结的第一端204上，且平行邻接。优选地，第一异质结的第一端203和第二异质结的第二端206为相同二维材料，第一异质结的第二端205和第二异质结的第一端204为相同二维材料。进一步优选地，第一异质结的第一端203和第二异质结的第二端206的二维材料为p型wse2、mose2或n型hfs2、mos2，第一异质结的第二端205和第二异质结的第一端204为n型hfs2、mos2或p型wse2、mose2。

优选地，阻挡层为al2o3、sio2、hfo2、ta2o5、tio2、hfzro4或者由部分前述材料组成的叠层。

优选地，隧穿层的材料为六方氮化硼、cuinp2s6或者两者组成的叠层。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。