晶体管及其制备方法与流程

1.本发明涉及半导体器件领域，具体地，涉及晶体管及制备方法。


背景技术：

2.低维半导体材料，例如碳纳米管，由于具备厚度较薄、高迁移率、高物理和化学稳定性、高热导率等优异的性能，因此被广泛应用于晶体管中作为沟道材料使用。与传统半导体工艺类似地，低维材料作为沟道的晶体管也可以通过对低维材料进行掺杂，改变半导体沟道材料中载流子的分布，从而改变其电学性能，并分别形成p型区和n型区，进而形成具有各种结构功能的半导体器件，例如二极管、场效应晶体管等。
3.然而，由于低维半导体材料的特殊性，采用传统的热扩散和离子注入的方式对沟道材料进行掺杂容易导致多种问题，因而目前的晶体管及制备方法仍有待改进。


技术实现要素：

4.本发明是基于发明人对于以下事实和问题的发现和认识做出的：
5.如前所述，采用传统的热扩散和离子注入的方式对沟道材料进行掺杂容易导致多种问题。例如，低维材料更容易受到环境的影响，因而热扩散或离子注入很难形成均匀且可靠的掺杂，并且在掺杂过程中容易对低维材料造成破坏。并且低维材料的沟道厚度极薄，一般为单原子层或几个原子层，因而通过传统的杂质离子掺杂方法很难实现在沟道中的有效掺杂，杂质离子更可能分布在绝缘基底中。并且部分低维材料，如碳纳米管和石墨烯，其化学性质稳定，原子间化学键键能很强且表面不存在悬挂键，掺杂的杂质离子很难与碳原子成键形成稳定结构，而是更倾向于以不稳定的弱相互作用方式存在(如表面吸附)，进而导致掺杂效应很不稳定。并且，传统的掺杂方式通常需要1000度以上的高温下退火，修复掺杂过程带来的晶格损伤。而大部分低维材料无法承受上述温度，且高温退火工艺也限制了器件制备工艺的兼容性。低维半导体材料由于其超薄沟道的特性和有限的载流子浓度(相较于块体半导体材料)，因此较块体半导体材料更加易于实现静电调控，并且低维半导体材料与金属半导体接触特性与传统半导体也有所不同，例如碳纳米管与某些金属的接触没有观察到明显的费米钉扎效应。因此传统的掺杂技术并不适用于低维半导体材料沟道的晶体管。
6.目前可通过选择与沟道材料功函数匹配的金属材料作为源漏极替代对沟道材料的掺杂来实现pmos或nmos，或者采用底栅的器件结构，通过在沟道表面沉积具有固定电荷的材料层，对沟道进行静电掺杂来解决上述问题。选择与沟道材料功函数匹配的金属材料形成源漏极，可在开态时进行电子(nmos)或空穴(pmos)的有效注入，并通过栅极调控沟道中的能带弯曲控制晶体管的开和关，通过在沟道表面沉积具有固定电荷的材料层对沟道进行静电掺杂可对整个沟道进行静电掺杂，进而调整源漏极和栅极之间的能带弯曲，实现载流子的无势垒注入或隧穿注入。但是，上述两种方式制备的低维材料晶体管仍存在较多问题，以碳纳米管晶体管为例，采用金属功函数匹配的金属材料形成源漏极制备的高k介质晶
体管，阈值电压无法有效调控，关断状态下漏端容易发生反向隧穿，造成开关比下降等问题。采用局域底栅结合沟道表面静电掺杂，或顶栅结构利用栅介质氧化物静电掺杂的方式制备的晶体管，目前实现静电掺杂通常使用配比不完全的金属氧化物(即存在较多的氧空位或悬挂键等)来实现，界面不稳定，存在很多缺陷态和界面态，进而会降低沟道迁移率不利于栅控，同时局域底栅工艺很难实现自对准的制备过程，导致器件均一性受影响，工艺重复性也较差。
7.综上，如能够开发出基于低维半导体材料的有效掺杂技术，使得基于低维材料的晶体管的关键性指标能够同时满足要求，例如开态、关态的电流、阈值电压、栅控能力、器件可靠性等，同时工艺还可满足大规模生产的要求，将大幅提升低维半导体材料的晶体管的应用。
8.有鉴于此，本发明的一个方面提出了一种晶体管。该晶体管包括衬底；低维材料层，所述低维材料层位于所述衬底上；源极、漏极以及栅极，所述源极和所述漏极分别位于所述栅极的两侧，所述栅极以及所述低维材料层之间间隔有栅介质层，所述源极和所述栅极之间，所述漏极和所述栅极之间均具有侧墙，所述侧墙中具有固定电荷。该晶体管利用侧墙中具有的固定电荷对侧墙区的沟道材料进行静电掺杂，从而有效调控晶体管的阈值电压和开关态，同时不影响栅极区的沟道状态，避免全沟道静电掺杂对栅控带来的负面影响，且侧墙掺杂的方式还有利于降低低维材料自身物理上的差异(如碳纳米管管径分布差异)，通过静电掺杂，提高侧墙区沟道材料的电学特性的一致性，进而有利于提升不同批次或同一批次不同器件性能的一致性。具体的，与源漏极相近的侧墙，通过静电掺杂，调节漏极侧的能带结构，还能够避免开态时在漏端产生大量热电子而影响器件寿命，以及关态时降低漏极侧隧穿电流，且该侧墙结构也可通过与传统的晶体管制备工艺兼容性好的工艺(如刻蚀)实现，因而有利于降低该晶体管的制备成本。并且侧墙中形成固定电荷的方式灵活可控，进而不会对侧墙的材料造成特别限制，从而可通过选择不同的侧墙材料，例如导热性好的无机材料或是低k介质进一步提升该晶体管的性能。
9.根据本发明的实施例，形成所述低维材料层的材料包括碳纳米管、硅纳米线、ii-vi族元素纳米线、iii-v族元素纳米线以及二维层状半导体材料。由此，可进一步提高该晶体管的性能。
10.根据本发明的实施例，形成所述侧墙的材料包括低k介质，由此，可以减少源漏和栅极之间的寄生电容，从而可进一步提升该晶体管的性能。
11.根据本发明的实施例，形成所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅以及氧化钼的至少之一。由此，可进一步提高该晶体管的性能。
12.根据本发明的实施例，形成所述栅介质层的材料包括氧化钇以及高k介质的至少之一。由此，可进一步提高该晶体管的性能。
13.根据本发明的实施例，所述栅介质层位于沟道区，并将所述低维材料层与所述栅极和所述侧墙间隔开。由此，可利用栅介质层在沉积形成侧墙时对源漏极区和侧墙区的低维材料层进行保护。
14.根据本发明的实施例，所述侧墙和所述栅极之间进一步具有间隙。由此，可进一步降低源漏和栅极之间的寄生电容。
15.根据本发明的实施例，所述低维材料层被所述栅极、所述栅介质、所述源极、所述
漏极以及所述侧墙包裹。由此，可以形成环栅器件，以及实现环源漏和环侧墙，从而可减小衬底对低维材料层的干扰，且低维材料层被侧墙完全包覆，有利于提高静电掺杂效果。
16.根据本发明的实施例，该晶体管包括多个所述低维材料层，多个所述低维材料层之间至少被所述栅极、所述栅介质、所述源极、所述漏极以及所述侧墙间隔开。由此，可进一步提高该晶体管的性能。
17.根据本发明的实施例，所述栅极远离所述栅介质层的一侧进一步包括介质层，所述介质层和所述栅极的厚度比为(1:1)-(20:1)。由此，可在后续工艺中可以起到保护栅极的效果。
18.根据本发明的实施例，所述介质层包括氮化硅以及氧化硅的至少之一，所述栅极包括tan、tin以及多晶硅。由此，可进一步提高该晶体管的性能。
19.根据本发明的实施例，所述介质层的厚度为100-2000nm，所述栅极的厚度为5-100nm。由此，可进一步提高该晶体管的性能。
20.根据本发明的实施例，所述栅极在所述衬底上的正投影位于所述介质层在所述衬底上的正投影之内，由此，可进一步提高该晶体管的性能。
21.根据本发明的实施例，所述源极和栅极之间的距离或者所述漏极和栅极之间的距离为d1，与所述源极和所述漏极之间的距离为d2，d1和d2之比为0.1～0.4，所述d2为20nm-5μm。由此，可进一步提高该晶体管的性能。
22.在本发明的另一方面，本发明提出了一种制备前面所述的晶体管的方法。该方法包括：在所述衬底上形成低维材料层、栅介质层、源极、漏极以及栅极，并令所述栅介质层位于所述低维材料层和所述栅极之间，并在所述源极和所述栅极之间、所述漏极和所述栅极之间形成侧墙，所述侧墙是通过对用于形成所述栅极的栅极材料层进行刻蚀之后沉积侧墙材料而形成的，所述侧墙中具有固定电荷。由此，可简便地获得前述的晶体管。
23.根据本发明的实施例，该方法包括：在所述衬底上依次形成所述低维材料层，所述栅介质材料层和所述栅极材料层；对所述栅极材料层进行图案化处理，以形成所述栅极并暴露除所述栅极所在区域以外的所述栅介质材料层；利用原子层沉积或化学气相沉积，在所述栅极的顶部和侧壁，以及暴露在外的所述栅介质材料层上形成所述侧墙材料；利用干法刻蚀去除部分所述侧墙材料，并保留所述栅极侧壁处的所述侧墙材料以形成所述侧墙；刻蚀去除所述侧墙远离所述栅极一侧处的所述栅介质材料层以形成所述栅介质层，并沉积金属以形成所述源极和所述漏极。由此，可基于刻蚀工艺形成侧墙以及源漏极等结构，从而有利于提高该方法的良率，便于实现规模制备。
24.根据本发明的实施例，所述栅介质材料层是由氧化钇形成的，形成所述栅介质层包括利用湿法刻蚀去除所述氧化钇，刻蚀剂包括稀盐酸，刻蚀温度为0度至30度；所述栅介质材料层包括所述氧化钇和高k介质，形成所述栅介质层包括利用所述湿法刻蚀去除所述氧化钇，以及利用干法刻蚀去所述高k介质的操作。由此，可简便的对栅介质材料层进行刻蚀。
25.根据本发明的实施例，形成所述栅极材料层之后进一步包括在所述栅极材料层远离所述栅介质材料层的一侧形成介质层材料的步骤，并在形成所述栅极时对所述介质材料层进行图案化处理，以形成所述介质层。由此，可简便的形成介质层。
26.根据本发明的实施例，所述介质材料层包括氮化硅和氧化硅，所述栅极材料层包
括氮化钽，形成所述介质层和所述栅极包括：利用反应离子刻蚀对所述介质材料层和所述栅极材料层进行纵向刻蚀处理，所述纵向刻蚀气体包括三氟甲烷和氩气，所述三氟甲烷在所述纵向刻蚀气体中的体积百分比为30％-95％，或者利用电感耦合等离子体刻蚀对所述介质材料层进行纵向刻蚀处理，并令下电极功率大于上电极功率的10％；利用所述反应离子刻蚀对所述栅极材料层进行横向刻蚀处理，所述横向刻蚀气体包括六氟化硫和氩气，所述六氟化硫在所述横向刻蚀气体中的体积比为30％-95％；或者利用所述电感耦合等离子体刻蚀对所述栅极材料层进行横向刻蚀处理，并令所述下电极功率小于所述上电极功率的15％。由此，可形成介质层宽度大于栅极宽度的结构。
附图说明
27.本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
28.图1显示了根据本发明一个实施例的晶体管的结构示意图；
29.图2显示了根据本发明另一个实施例的晶体管的结构示意图；
30.图3显示了根据本发明又一个实施例的晶体管的结构示意图；
31.图4显示了根据本发明又一个实施例的晶体管的结构示意图；
32.图5显示了根据本发明又一个实施例的晶体管的结构示意图；
33.图6显示了根据本发明又一个实施例的晶体管的结构示意图；
34.图7显示了根据本发明一个实施例的制备晶体管的方法的流程示意图
35.图8显示了根据本发明另一个实施例的制备晶体管的方法的流程示意图；
36.图9显示了根据本发明实施例1的晶体管特性曲线；
37.图10显示了根据本发明实施例2的晶体管特性曲线；
38.图11显示了根据本发明实施例3的晶体管特性曲线；
39.图12显示了根据本发明对比例1的晶体管结构示意图；
40.图13显示了根据本发明对比例1的晶体管特性曲线；
41.图14显示了根据本发明对比例2的晶体管结构示意图；
42.图15显示了根据本发明对比例2的晶体管特性曲线；
43.图16显示了根据本发明对比例3的晶体管结构示意图；
44.图17显示了根据本发明对比例3的晶体管特性曲线。
45.附图标记说明：
46.100：衬底；200：低维材料层；310：栅介质层；320：栅极；330：介质层；410：漏极；420：源极；500：侧墙。
具体实施方式
47.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
48.在本发明的一个方面，本发明提出了一种晶体管。根据本发明的实施例，参考图1，该晶体管包括：衬底100，低维材料层200位于所述衬底上，低维材料层200可由低维(一维或
二维)的半导体材料形成。源极410、漏极420分别位于栅极320的两侧，所述栅极320以及低维材料层200之间间隔有栅介质层310。源极410和栅极320之间，漏极420和栅极320之间均具有侧墙500，侧墙500中具有固定电荷。该晶体管利用侧墙中具有的固定电荷对侧墙区的沟道材料进行静电掺杂，从而可缓解甚至解决传统掺杂方式对低维半导体材料为沟道层的晶体管的负面影响。
49.为了方便理解，下面首先对该晶体管可实现上述有益效果的原理进行简单说明：
50.如前所述，传统掺杂方式难以适用于低维半导体材料为沟道层的晶体管，且选择功函数匹配的金属材料作为源漏极，利用高k栅介质自对准工艺实现的晶体管，存在源漏极和栅极之间寄生电容较大、阈值电压较难调控、关态隧穿电流较大等问题；或者采用底栅结构，包括局域底栅结构，同时在沟道材料层表面覆盖含固定电荷的材料层实现静电掺杂的晶体管，存在栅控较差、或者阈值电压较难调控、或者开态的接触电阻较大、跨导降低以及难以实现自对准工艺等问题。根据本发明实施例的侧墙，位于源漏极区和栅极区之间，且侧墙侧壁与源极、漏极的侧壁接触。首先利用侧墙中的固定电荷可对侧墙区的低维材料进行静电掺杂，而保障栅极区低维材料的本征性能不被静电掺杂影响。并且，与源漏紧邻的侧墙，通过对侧墙区沟道材料的静电掺杂，调节其能带弯曲，从而避免在晶体管导通状态下漏端产生大量的热电子导致器件结构的损伤，进而还可延长器件的寿命，提高器件的可靠性，同时在晶体管关断状态下，缓解了漏极侧能带过度弯曲导致的势垒减薄，抑制了漏极载流子的反向隧穿，减小了关态漏电流，降低了晶体管的功耗，提高了晶体管的开关比。侧墙的至少一侧与源极、漏极或栅极接触时还可以与自对准工艺兼容，例如可以利用已经制备好的栅极作为沉积侧墙过程中的掩模，或者利用侧墙作为掩膜，通过自对准的方式制备栅极和源漏电极，从而可大幅降低具有该结构的晶体管的生产成本。并且，侧墙静电掺杂的方式可以降低低维材料本身性质的不同(如碳管的管径分布)带来的差异，提高开态的一致性：此时器件的开态电流分布由侧墙静电掺杂强度和碳管管径分布共同决定。特别是对于低维的半导体材料形成的低维材料层而言，不同批次或同一批次的不同器件难以保证低维材料层的电学特性完全一致，例如碳纳米管的管径不同。而碳纳米管本身的态密度有限，通过侧墙区的静电掺杂，可以使不同管径的碳纳米管最终的开态接触电阻更接近，从而降低本征碳纳米管管径分布带来的开态电流差异。并且，侧墙可以采用多种绝缘材料形成，在侧墙中形成固定电荷的方式多样，不会对侧墙材料的选择造成特别限制。选择合适的侧墙材料和侧墙尺寸，以满足对侧墙下方沟道静电掺杂的需求。由此，可根据晶体管的具体需求选择适当的侧墙材料和侧墙尺寸。另外，当采用导热性好的无机材料等做侧墙时，有助于器件散热，可以实现更好器件的热稳定性。当采用低k介质作为侧墙时，可以减少源漏和栅极之间的寄生电容。侧墙材料本身可以隔绝沟道和空气，从而可保护器件免受空气中水、氧等的影响。并且，侧墙材料可以对源漏接触进行钝化保护，以碳纳米管nmos为例，采用活泼的功函数金属(例如钪)作为接触时，由于钪(sc)很活泼，容易与大多数金属氧化物在热处理过程中发生反应，通过选择合适的侧墙材料，如sin侧墙，可以保护sc接触，避免sc和氧化物栅介质的界面反应。由此，可在有效对沟道材料进行静电掺杂的同时，保证该晶体管的核心性能满足需求。
51.根据本发明的实施例，形成低维材料层的材料不受特别限制，例如可以包括碳纳米管、硅纳米线、ii-vi族元素纳米线、iii-v族元素纳米线以及二维层状半导体材料，具体
可包括单壁碳纳米管、多壁碳纳米管，网络状碳纳米管或是碳纳米管阵列(碳纳米管延伸方向为沟道延伸的方向)。或者，也可采用包括但不限于黑磷、二硫化钼等二维层状纳米材料为低维材料层，由此，可进一步提高该晶体管的性能。
52.如前所述，形成侧墙500的材料不受特别限制，本领域技术人员可根据实际情况进行选择。例如形成侧墙500的材料可包括高k介质，例如氧化铝、氧化铪、氮化铝等，也可以为低k介质，低k介质可减少源漏和栅极之间的寄生电容，从而可进一步提升该晶体管的性能。根据本发明的实施例，形成所述侧墙的材料包括金属氧化物，或者含氮、硅的金属氧化物。金属氧化物包含的材料种类更多，具有更多的材料选择性，以满足侧墙中固定电荷密度和分布调控的需要。由此，形成侧墙500的材料可以是不同材料的组合，以满足晶体管性能指标的需求，例如侧墙500由两个侧墙亚层组成，侧墙第一亚层和侧墙第二亚层，分别是两种不同的绝缘材料，侧墙第一亚层靠近低维材料层，其中含有固定电荷，侧墙第二亚层在侧墙第一亚层远离低维材料层的一侧形成，为低k介质，从而同时满足侧墙静电掺杂和降低源漏和栅极之间寄生电容的要求，进一步提升晶体管的性能。
53.根据本发明的具体实施例，形成侧墙的材料可以包括氧化硅、氮化硅、氮氧化硅以及氧化钼的至少之一。例如，通过选择不同材料的侧墙可以实现不同种类的掺杂，p型静电掺杂可以通过氧化钼(mox)材料形成的侧墙实现，n型静电掺杂可以通过氮化硅、氧化铪等材料形成的侧墙实现：可通过调节沉积侧墙材料的工艺参数，例如，采用原子层沉积的方式生长氧化铪，通过改变铪脉冲的时间和水脉冲的时间，或改变沉积温度，可以调整氧化铪的组分(即铪氧原子配比)和结构，从而调节氧化铪材料中固定电荷的密度。
54.根据本发明的具体实施例，侧墙500的尺寸、其中固定电荷的密度等也不受特别限制，本领域技术人员可根据晶体管的具体需求确认。通过调节侧墙的尺寸、其中的固定电荷密度等，可以实现对静电掺杂水平的调节，进而实现对晶体管的阈值、开态、关态、均一性、可靠性等的调节。具体而言，侧墙材料层固定电荷的密度和分布，及侧墙的尺寸决定了其对侧墙区低维材料的静电掺杂程度，即侧墙区沟道的能带弯曲情况，因此通过调控侧墙材料层及其中的固定电荷，可实现类似硅基器件ldd(lightlydopeddrain)的结构，即源漏极区重掺杂，侧墙区轻掺杂，从而可调节晶体管的阈值电压，开态时的接触电阻，以及关态时对隧穿电流的抑制。侧墙的材料优选为无机材料，从而可以利用具有更好的导热性和可靠性的无机材料，提高该晶体管的导热性、热稳定性和可靠性。
55.根据本发明的实施例，形成栅介质层310的材料也不受特别限制，本领域技术人员可根据需要进行选择，例如可选用晶体管常用的绝缘材料形成栅介质层310。根据本发明的一些具体实施例，形成栅介质层310的材料可以包括氧化钇以及高k介质的至少之一。由此，可进一步提高该晶体管的性能。发明人发现，采用氧化钇为栅介质层310时，还可利用氧化钇作为刻蚀工艺的刻蚀停止层，进而可保护栅介质层310下方的低维材料层200免于被刻蚀工艺损伤。
56.根据本发明的实施例，参考图2，栅介质层310还可以延伸至源漏极区，即栅介质层310可以位于源极侧和漏极侧的沟道区，并将低维材料层200与栅极和侧墙间隔开。由此，可利用栅介质层在沉积形成侧墙时对源漏极区的低维材料层进行保护。具体地，栅介质层310可以作为保护层，保护碳管材料形成的等低维材料层200不受损伤，进而可以采用热原子层沉积、等离子体增强原子层沉积等方式沉积侧墙材料。
57.根据本发明的实施例，参考图3，在一些实例中侧墙500和栅极320之间还进一步具有间隙10。由此，可进一步降低源漏极和栅极之间的寄生电容。
58.根据本发明的实施例，参考图4以及图5，低维材料层200也可不与衬底100相接触，低维材料层200与衬底100之间可以被栅介质、栅极、源极、漏极以及侧墙间隔开。即低维材料层200位于栅极、栅介质、源极、漏极以及侧墙内部，并被完全包覆。由此，可以形成环栅器件，以及实现环源漏和环侧墙，从而可减小衬底对低维材料层的干扰，且低维材料层可被侧墙完全包覆，从而有利于提高侧墙静电掺杂效果。这种器件结构可以减小衬底对低维材料层200性能的干扰，减少衬底对载流子的散射等带来的器件性能下降，减少栅介质和基底界面对器件均一性、可靠性等的影响。
59.根据本发明的实施例，该晶体管还可以包括多个低维材料层(如图5中所示出的200a以及200b)，多个低维材料层之间至少被栅极、栅介质、源极、漏极以及侧墙间隔开。低维材料层被栅介质、栅极、源极、漏极和侧墙完全包覆。由此，可进一步提高该晶体管的性能。
60.根据本发明的实施例，参考图6，栅极320远离栅介质层的一侧进一步包括介质层330。介质层330可包括氮化硅以及氧化硅的至少之一。该介质层在形成栅极等结构的刻蚀工艺中，可起到保护其下方的栅介质层和栅极320避免受到刻蚀的影响，并起到绝缘的效果。根据本发明一些具体的实施例，介质层和栅极的厚度比可以为(1:1)-(20:1)。根据一些具体的示例，介质层330的厚度可以为栅极厚度的2倍或2倍以上。例如，介质层的厚度为100-2000nm，栅极的厚度为5-100nm。较厚的介质层可更好的起到绝缘作用，且可以在刻蚀工艺中更好地保护下方的栅极和栅介质层。由此，可进一步提高该晶体管的性能。
61.根据本发明的实施例，参考图6，栅极320的尺寸可小于介质层330的尺寸，即栅极320在衬底上的正投影位于介质层在衬底上的正投影之内。由此，可以利用栅极上方的栅介质作为自对准掩模，制备源极和漏极，并进一步降低栅极和源漏电极之间的寄生电容。形成栅极的材料可包括tan、tin以及多晶硅。由此，可简便地利用刻蚀参数的调节，实现对栅极进行横向刻蚀，从而形成宽度小于介质层的栅极320。
62.根据本发明的实施例，源极和栅极之间的距离(即侧墙区的尺寸)，或者漏极和栅极之间的距离(即侧墙区的尺寸)d1，与沟道长度d2(源极和漏极之间的距离)之比为0.1～0.4，沟道长度为20nm-5μm。由此，通过调节侧墙的尺寸，调控晶体管的阈值电压、接触电阻和寄生电容等参数，满足晶体管在实际应用中的对综合指标的要求。
63.在本发明的另一方面，本发明提出了一种制备前面所述的晶体管的方法。参考图7，该方法包括：
64.s100：在衬底上形成低维材料层、栅介质层、源极、漏极以及栅极
65.在该步骤中，在衬底上形成低维材料层、栅介质层，源极、漏极以及栅极。关于低维材料层、栅介质层，源极、漏极以及栅极的位置前面已经进行了详细的描述，在此不再赘述。
66.s200：在源极和栅极之间、漏极和栅极之间形成侧墙
67.在该步骤中，形成前述的侧墙。具体地，侧墙可以是通过对用于形成栅极的栅极材料层进行刻蚀之后沉积侧墙材料而形成的，侧墙中具有固定电荷。由此，可简便地获得前述的晶体管。
68.需要特别说明的是，该方法中形成低维材料层、栅介质层、源极、漏极以及栅极和
侧墙的先后顺序不受特别限制，本领域技术人员可以根据具体的晶体管结构(如图1-图6中所示出的)以及形成工艺进行选择。
69.根据本发明一些具体的示例，该晶体管可以是基于刻蚀工艺而形成的。相对于剥离工艺而言，刻蚀工艺具有更好的产品良率，当规模制备时可避免由于剥离不彻底而导致的污染低维材料层或器件短路等不良的出现。下面根据本发明的具体实施例，对基于刻蚀工艺的方法的各个步骤进行详细说明。具体地，参考图8，该方法可包括以下步骤：
70.s100：在衬底上依次形成低维材料层，栅介质材料层和栅极材料层
71.根据本发明的实施例，在该步骤中可基于沉积工艺依次形成低维材料层，栅介质材料层和栅极材料层。具体地，衬底可以是sio2/si衬底，石英衬底，al2o3衬底、玻璃衬底、聚合物衬底等绝缘基底。低维材料层可以是阵列状的碳纳米管薄膜，网络状碳纳米管薄膜、纳米线(可以为硅纳米线以及ii-vi族元素纳米线、iii-v族元素纳米线)、二维半导体材料等。低维材料层形成方式不受特别限制，例如可通过溶液沉积或转移技术转移至衬底表面。栅介质材料层可以根据低维材料层的种类进行相应的选择。当低维材料层为碳纳米管薄膜时，可以选择氧化钇(y2o3)作为栅介质材料层，或者可采用y2o3和高k介质的组合为栅介质材料层。其中氧化钇还可以用作刻蚀阻挡层，保护碳纳米管避免等离子体刻蚀的损伤。氧化钇可使用原子层沉积、化学气相沉积、等离子增强化学气相沉积、物理气相沉积、电子束蒸发沉积等工艺实现。具体地，可使用电子束蒸发镀钇，再通过热氧化制备氧化钇。
72.栅极材料层可以由金属材料(tan、tin等)或化合物材料(多晶硅等)形成，例如可以为tan。tan具有相对成熟的刻蚀工艺，选择tan为栅极材料层有助于提高成品率，同时降低工艺成本。在后续步骤中，通过刻蚀图案化栅极材料层和栅介质材料层即可以形成器件的栅极以及栅介质层。氮化钽可以是采用化学气相沉积、物理气相沉积或电子束蒸发沉积等工艺实现。具体可采用物理气相沉积，沉积一层氮化钽以获得栅极材料层。
73.根据本发明的另一些实施例，还可在栅极材料层的上方进一步形成介质层材料。介质层材料可以由sio2或si3n4材料形成，以在后续的刻蚀工艺中保护其下方的栅介质层和栅极层的部分，避免受到刻蚀的影响，并起到绝缘的效果，作为刻蚀工艺中的硬质掩膜使用，以及作为后续形成源极和漏极过程中的自对准掩模。sio2或si3n4材料的形成方式不受特别限制，具体可采用等离子体增强化学气相沉积形成氧化硅。
74.s200：对所述栅极材料层进行图案化处理，以形成所述栅极并暴露栅介质材料层
75.根据本发明的实施例，在该步骤中对栅极材料层进行图案化处理，以形成栅极并暴露除栅极所在区域以外部分的栅介质材料层。具体地，可在栅极材料层的上方设置刻蚀掩膜，并去除栅极区以外部分的栅极材料层。
76.根据本发明的一些具体实施例，当栅极材料层上方具有介质层材料时，可在介质层材料的上方设置光刻胶形成的掩膜，随后刻蚀去除掩膜覆盖区域以外的介质层材料，再以介质层为硬掩模，刻蚀去除栅极区以外的栅极材料层。采用氧化钇为栅介质材料层时，栅介质材料层可作为刻蚀停止层，在形成栅极时保护低维材料层不被刻蚀损伤。
77.s300：在栅极的顶部和侧壁，以及暴露在外的栅介质材料层上形成所述侧墙材料
78.根据本发明的实施例，在该步骤中可利用原子层沉积或化学气相沉积，在栅极的顶部和侧壁，以及暴露在外的栅介质材料层上形成侧墙材料。由于前序步骤中已经去除了源极区和漏极区的栅极材料层，因此此时沉积的侧墙材料可覆盖栅极(或介质层)的顶部以
及侧壁，以及暴露在外的源漏极区处的栅介质层表面。由此，可形成与栅极的侧壁相接处的侧墙。随后仅需要在侧墙远离栅极的一侧形成源极和漏极，即可获得侧壁与源漏极相接处的侧墙结构。关于侧墙的具体材料、以及其中含有固定电荷的情况前面已经进行了详细的描述，在此不再赘述。
79.具体地，侧墙材料可通过选择不同类型的材质，以对侧墙区的低维材料实现p型静电掺杂或n型静电掺杂。
80.s400：利用干法刻蚀去除部分侧墙材料，并保留栅极侧壁处的侧墙材料以形成侧墙
81.根据本发明的实施例，在该步骤中利用干法刻蚀去除部分侧墙材料，并保留栅极侧壁处的侧墙材料以形成侧墙。例如可去除覆盖需要形成源极和漏极处的侧墙材料，以及位于介质层顶部的侧墙材料。干法刻蚀的具体工艺参数不受特别限制，本领域技术人员可根据侧墙材料的具体情况进行控制。
82.s500：刻蚀去除侧墙远离栅极一侧处的栅介质材料层以形成栅介质层，并形成源极和漏极
83.根据本发明的实施例，在该步骤中可去除覆盖需要形成源极和漏极处的栅介质材料层，并进行形成源极和漏极的操作，具体可沉积源漏极金属材料，通过刻蚀工艺去除源漏极以外的源漏极金属材料，以形成源漏极。由此，可基于刻蚀工艺形成侧墙以及源漏极等结构，从而有利于提高晶体管制备的良率，便于规模制备。具体地，栅介质材料层可以是由氧化钇形成的，形成栅介质层时可利用湿法刻蚀去除氧化钇，刻蚀剂包括稀盐酸，具体可以为利用37％的浓盐酸，以(1：20)～(1：100)的水稀释形成的水溶液为刻蚀剂。刻蚀温度可为0度至30度。栅介质材料层包括氧化钇和高k介质时可利用干法刻蚀去高k介质，再利用前述的湿法刻蚀去除氧化钇。由此，形成栅介质层。
84.根据本发明的实施例，该方法可通过对刻蚀工艺的具体参数进行调节，制备如图6中所示出的结构。根据本发明的具体实施例，介质材料层可为氮化硅或氧化硅，栅极材料层可氮化钽。可利用反应离子刻蚀或是电感耦合等离子体刻蚀形成介质层和栅极，具体可首先调节刻蚀参数，对介质材料层和栅极材料层进行纵向刻蚀处理，随后再调节刻蚀参数，以实现对栅极材料层进行横向刻蚀处理。由此形成的栅极的横向宽度小于介质层的横向宽度。具体地，可利用反应离子刻蚀对介质材料层和栅极材料层进行纵向刻蚀处理，纵向刻蚀气体包括三氟甲烷和氩气，三氟甲烷在纵向刻蚀气体中的体积百分比为30％-95％，或者利用电感耦合等离子体刻蚀对介质材料层进行纵向刻蚀处理，并令下电极功率大于上电极功率的10％。随后进行横向刻蚀处理，具体可利用反应离子刻蚀对栅极材料层进行横向刻蚀处理，横向刻蚀气体包括六氟化硫和氩气，六氟化硫在横向刻蚀气体中的体积比为30％-95％；或者利用电感耦合等离子体刻蚀对栅极材料层进行横向刻蚀处理，并令下电极功率小于上电极功率的15％。由此，可形成介质层宽度大于栅极宽度的结构。
85.在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
86.实施例1制备碳纳米管nmos晶体管
87.在该实施例中，低维材料层为单壁半导体碳纳米管材料，源漏极为低功函数的金
属钪(sc)，栅介质为氧化钇(y2o3)，栅金属为氮化钽(tan)，侧墙材料为氧化铝(al2o3)，侧墙中含有固定正电荷，以对侧墙区的沟道进行电子静电掺杂，调节其能带弯曲，从而有效调节晶体管的阈值电压和开关态，特别是抑制关态时漏极侧的反向隧穿，降低关态电流。获得的晶体管结构如图1所示。侧墙材料直接与碳纳米管接触，沉积方式为热原子层沉积，从而可避免等离子体工艺对碳纳米管造成损伤。该碳纳米管晶体管的特征参数如下：栅极长度约4μm，沟道宽度约20μm，栅介质厚度约20nm，侧墙宽度约200nm，与沟道材料接触的衬底材料为热氧化二氧化硅，厚度约300nm，其下方为重掺杂硅。对该晶体管的转移特性进行测试，转移特性曲线如图9所示。
88.实施例2制备碳纳米管nmos晶体管
89.在该实施例中，低维材料层为单壁半导体碳纳米管材料，源漏极为低功函数的金属钪(sc)，栅介质为氧化钇(y2o3)，栅金属为氮化钽(tan)，侧墙材料为氧化铪(hfo
x
，1<x<2)，侧墙中含有固定正电荷。获得的晶体管结构图如2所示，栅介质层将侧墙以及碳纳米管间隔开。该碳纳米管晶体管的特征参数如下：栅极长度(l)约4μm，沟道宽度(w)约30μm，栅介质厚度约20nm，侧墙宽度约150nm，与沟道材料接触的衬底材料为热氧化二氧化硅，厚度约300nm，其下方为重掺杂硅。该晶体管的转移特性曲线如图10所示。
90.实施例3制备碳纳米管nmos晶体管
91.低维材料层为单壁半导体碳纳米管材料，源漏极为低功函数的金属钪(sc)，栅介质为氧化钇(y2o3)，栅金属为氮化钽(tan)，侧墙材料为氧化铪(hfox，1<x<2)，侧墙中含有固定正电荷，以对侧墙区的沟道进行电子静电掺杂，调节其能带弯曲，从而有效调节晶体管的阈值电压和开关态，特别是抑制关态时漏极侧的反向隧穿，降低关态电流。获得的晶体管结构图如6所示，栅极上方具有介质层，在形成栅极的过程中，以介质层为掩模，对栅极进行了横向刻蚀，然后采用原子层沉积的方式形成侧墙材料，侧墙材料填充了被横向刻蚀的栅极形成的凹槽。再以介质层为硬掩模，通过反应离子刻蚀，去除部分侧墙材料，形成图6的侧墙结构。
92.该碳纳米管晶体管的特征参数如下：栅极长度约4μm，沟道宽度约20μm，栅介质厚度约20nm，侧墙宽度约250nm(源极和栅极或漏极和栅极之间的距离)，与沟道材料接触的衬底材料为热氧化二氧化硅，厚度约300nm，其下方为重掺杂硅。该晶体管的转移特性曲线如图11所示。
93.对比例1
94.源漏极材料为钪(sc)，栅介质材料为氧化铪，栅极材料为钯(pd)，沟道材料为单壁半导体碳纳米管，获得的晶体管结构如图12所示，该晶体管的特征参数如下：栅极长度l＝5μm，沟道宽度w＝25μm，栅介质hfo2厚度18nm，栅极金属厚度15nm，源漏电极厚度80nm，转移特性曲线如图13所示。
95.对比例2
96.碳纳米管nmos源漏极材料为钯(pd)，底栅栅介质为二氧化硅，底栅栅极为重掺杂硅，特征参数为：栅极长度4μm，沟道宽度50μm。晶体管结构如图14所示，转移特性曲线如图15所示。
97.对比例3
98.碳纳米管nmos源漏极材料为钛(ti)，局域底栅栅极为铂(pt)，栅介质为氧化铝和
氧化铪叠层，特征参数为：栅极长度约1.5μm，沟道宽度约19μm。晶体管结构如图16所示，转移特性曲线如图17所示。
99.对比可知，实施例1-3与对比例1中的高k栅介质自对准碳纳米管晶体管相比较，实施例1-3的碳纳米管晶体管的关态电流显著降低，具有更高的开关比和更合适的阈值电压；与对比例2中的底栅碳纳米管晶体管相比较，或对比例3中的局域底栅碳纳米管晶体管相比较，实施例1中的碳纳米管晶体管表现出更好的栅控，更合适的阈值电压，或更高的开关比，其综合指标更优异，更能满足实际应用的要求；具体的，对比例2和3中的碳纳米管晶体管，当晶体管处于导通状态时，载流子从源极注入沟道是通过隧穿的方式进行的，注入效率较低，源漏极的接触电阻较大；而实施例1中，当晶体管处于导通状态时，载流子可以无势垒的从源极注入到沟道中，接触电阻较小；当晶体管处于关态时，对比例2和3中的碳纳米管晶体管，由于栅极区的沟道也同时被沟道上方覆盖的材料静电掺杂，导致晶体管在零栅压下较难关断，引起静电功耗较大；另外，栅极区的沟道被沟道上方覆盖的材料静电掺杂，也会对栅控造成不利影响，并在载流子输运过程中，引起库伦散射，降低晶体管的跨导。另外，底栅器件或局域底栅器件很难实现自对准制备工艺，不利于规模集成，源漏极和栅极之间寄生电容也较大。而实施例1中，侧墙的静电掺杂效果不会影响栅极区的栅控，从而晶体管表现出更好的栅控特性。实施例2和3的晶体管特性也显著优于对比例1-3。特别地，与实施例2中的碳纳米管晶体管相较，实施例3中的碳纳米管晶体管源漏极和栅极之间的寄生电容更小，同时源漏极和栅极之间具有更好的绝缘效果，器件的成品率更高，更有利于规模制备。
100.在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
101.尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。