CMOS光电二极管及集成外围电路的CMOS光电二极管的制造方法与流程

cmos光电二极管及集成外围电路的cmos光电二极管的制造方法
技术领域
1.本发明涉及半导体制造领域，特别是涉及一种cmos光电二极管，还涉及一种集成外围电路的cmos光电二极管的制造方法。


背景技术：

2.图像传感器广泛应用于图像采集设备中，如数码相机、摄像机、手机镜头等，随着智能手机与5g技术的发展，这一市场不断扩大。图像传感器的生产技术包括分立器件组装(电耦合器件ccd)和cmos(互补金属氧化物半导体)兼容光电二极管集成电路两种。借助集成电路技术的发展，cmos兼容光电二极管集成电路克服以往的缺点，凭借其体积小、分辨率高、功耗低的特点，占据的市场份额逐渐增大，也成为各企业争先抢占的高地。
3.cmos兼容光电二极管集成电路是将光电二极管cell区(即光电二极管单元区)与外围电路两部分集成在一颗芯片上。cell区包含红外窗口区(infrared window，iw)与非窗口区，其中红外窗口区是指接受入射光，将si价带上的电子激发到导带上，形成空穴电子对的区域；非窗口区是指深p阱(up)与深n阱(un)形成的pn结区域。红外窗口区产生的空穴电子对进入非窗口区的耗尽区，能够有效地增加光电二极管的电流，从而实现光电信号的转换。在一个cell内，红外窗口区占比越大，则吸收与进入耗尽区的光子数量越多，光电转换效率越高。因此提高光吸收面积(红外窗口区面积)在cell区的占比是提高光电转换效率的关键，也是我们设计cell区的核心。


技术实现要素：

4.基于此，有必要提供一种cmos光电二极管及集成外围电路的cmos光电二极管的制造方法。
5.一种cmos光电二极管，包括：衬底，具有第二导电类型；第一阱区，具有第一导电类型，设于所述衬底内；第二阱区，具有第二导电类型，设于所述第一阱区内；红外窗口，形成于所述第二阱区的上表面；第一阱区接触区，具有第一导电类型，设于所述第一阱区上表面处，且掺杂浓度大于所述第一阱区的掺杂浓度；第二阱区接触区，具有第二导电类型，设于所述第二阱区上表面处，且掺杂浓度大于所述第二阱区的掺杂浓度；氧化绝缘结构，包括设于所述第一阱区与第二阱区的交界处、所述第一阱区接触区与第二阱区接触区之间的第一结构；其中，所述第一导电类型和第二导电类型为相反的导电类型。
6.在其中一个实施例中，所述氧化绝缘结构还包括设于所述第一阱区上表面与衬底上表面的交界处的第二结构。
7.在其中一个实施例中，所述氧化绝缘结构是浅沟槽隔离结构。
8.在其中一个实施例中，还包括具有第二导电类型的衬底接触区，所述衬底接触区设于所述衬底的上表面处，所述第二结构位于所述衬底接触区与第一阱区接触区之间，所述衬底接触区的掺杂浓度大于所述衬底的掺杂浓度和所述第二阱区的掺杂浓度。
9.在其中一个实施例中，所述第一阱区的宽度为23微米，所述第二阱区的宽度为17.8微米，所述红外窗口的宽度为14微米。
10.在其中一个实施例中，所述第一导电类型为n型，所述第二导电类型为p型。
11.上述cmos光电二极管采用氧化绝缘结构(第一结构)对第一阱区接触区和第二阱区接触区之间进行绝缘，并且设置于第一阱区与第二阱区的交界处的该第一结构可以有效减少第二阱区在热过程中向第一阱区的扩散，即缩短第二阱区向第一阱区的扩散距离，因此可以缩短第二阱区的外侧边缘到第一阱区接触区的设计距离，从而根据该缩短的距离相应增大红外窗口区的宽度，提高光电转换效率。
12.一种集成外围电路的cmos光电二极管的制造方法，包括：
13.使用有源区光刻版形成光电二极管有源区、外围逻辑电路有源区、光电二极管氧化绝缘结构及外围逻辑电路隔离区；使用第一深阱光刻版形成第一阱区和外围逻辑电路第一导电类型隔离区；所述第一阱区具有第一导电类型，且形成于所述光电二极管有源区内；使用第二深阱光刻版形成第二阱区；所述第二阱区具有第二导电类型，且形成于所述第一阱区内，所述第一导电类型和第二导电类型为相反的导电类型；使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区；所述第一阱区接触区具有第一导电类型，设于所述第一阱区上表面处，且掺杂浓度大于所述第一阱区的掺杂浓度；使用第二导电类型重掺杂光刻版形成第二阱区接触区和外围逻辑电路第二导电类型重掺杂区；所述第二阱区接触区具有第二导电类型，设于所述第二阱区上表面处，且掺杂浓度大于所述第二阱区的掺杂浓度，所述光电二极管氧化绝缘结构包括形成于所述第一阱区与第二阱区的交界处、所述第一阱区接触区与第二阱区接触区之间的第一结构；使用红外窗口光刻版形成红外窗口；所述红外窗口形成于所述第二阱区的上表面。
14.在其中一个实施例中，所述使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区的步骤和使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区的步骤之后，所述使用红外窗口光刻版形成红外窗口的步骤之前，还包括：使用接触孔光刻版形成接触孔；使用第一金属层光刻版形成第一金属层；使用顶层通孔光刻版形成通孔；使用顶层金属光刻版形成顶层金属；使用焊垫光刻版形成焊垫。
15.在其中一个实施例中，所述使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区的步骤和使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区的步骤之后，所述使用接触孔光刻版形成接触孔的步骤之前，还包括使用自对准硅化物阻挡层光刻版形成自对准硅化物阻挡层的步骤。
16.在其中一个实施例中，所述使用有源区光刻版形成光电二极管有源区、外围逻辑电路有源区、光电二极管氧化绝缘结构及外围逻辑电路隔离区的步骤之后，所述使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区的步骤和使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区的步骤之前，还包括：使用第一阱光刻版形成外围逻辑电路的第一导电类型阱区；使用第二阱光刻版形成外围逻辑电路的第二导电类型阱区；使用高压栅氧光刻版形成外围逻辑电路的第一栅氧层；使用多晶硅栅光刻版形成外围逻辑电路的多晶硅栅；使用第一导
电类型轻掺杂漏极光刻版形成外围逻辑电路的第一导电类型轻掺杂漏极区；使用第二导电类型轻掺杂漏极光刻版形成外围逻辑电路的第二导电类型轻掺杂漏极区。
17.在其中一个实施例中，所述使用有源区光刻版形成光电二极管有源区、外围逻辑电路有源区、光电二极管氧化绝缘结构及外围逻辑电路隔离区的步骤中，形成的光电二极管氧化绝缘结构还包括设于所述第一阱区上表面与光电二极管有源区上表面的交界处的第二结构。
18.在其中一个实施例中，所述光电二极管氧化绝缘结构是浅沟槽隔离结构。
19.在其中一个实施例中，所述使用第二导电类型重掺杂光刻版形成第二阱区接触区和外围逻辑电路第二导电类型重掺杂区的步骤，还包括使用第二导电类型重掺杂光刻版形成第二导电类型的衬底接触区；所述衬底接触区设于所述衬底的上表面处，所述第二结构位于所述衬底接触区与第一阱区接触区之间，所述衬底接触区的掺杂浓度大于所述衬底的掺杂浓度和所述第二阱区的掺杂浓度。
20.在其中一个实施例中，所述第一导电类型为n型，所述第二导电类型为p型。
21.上述集成外围电路的cmos光电二极管的制造方法，采用氧化绝缘结构(第一结构)对第一阱区接触区和第二阱区接触区之间进行绝缘，并且形成于第一阱区与第二阱区的交界处的该第一结构可以有效减少第二阱区在热过程中向第一阱区的扩散，即缩短第二阱区向第一阱区的扩散距离，因此可以缩短第二阱区的外侧边缘到第一阱区接触区的设计距离，从而根据该缩短的距离相应增大红外窗口区的宽度，提高光电转换效率。并且cmos光电二极管与外围逻辑电路共用光刻层次/光刻版(有源区光刻版、第一深阱光刻版、第一导电类型重掺杂光刻版、第二导电类型重掺杂光刻版等)，能够减少光刻版数量和光刻次数，降低成本。
附图说明
22.为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
23.图1是一对比例的cmos兼容光电二极管的cell区剖面示意图；
24.图2是一实施例中cmos光电二极管的cell区剖面示意图；
25.图3是再一实施例中cmos光电二极管的cell区剖面示意图；
26.图4是另一实施例中cmos光电二极管的cell区剖面示意图；
27.图5是图1所示结构在深n阱与深p阱交界位置的示意图；
28.图6是图2所示结构在第一阱区与第二阱区的交界位置的示意图；
29.图7是通过光刻工序表示的一实施例中集成外围电路的cmos光电二极管的制造方法的工艺流程；
30.图8是通过光刻工序表示的另一实施例中集成外围电路的cmos光电二极管的制造方法的工艺流程。
具体实施方式
31.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中
给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
32.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
33.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
34.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
35.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
36.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
37.本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于p型和n型杂质，为区分掺杂浓度，简易的将p+型代表重掺杂浓度的p型，p型代表中掺杂浓度的p型，p-型代表轻掺杂浓度的p型，n+型代表重掺杂浓度的n型，n型代表中掺杂浓度的n型，n-型代表轻掺杂浓度的n型。
38.图1是一对比例的cmos兼容光电二极管的cell区剖面示意图，包括p型衬底110、深
n阱120、深p阱130、红外窗口140、n型重掺杂区122、p型重掺杂区132及自对准金属硅化物阻挡层(sab)160。自对准金属硅化物阻挡层160可以防止相邻的掺杂区短接(例如n型重掺杂区122与p型重掺杂区132短接)，但无法阻止深p阱130在热过程中向深n阱120扩散，所以导致深p阱130的外侧边缘到n型重掺杂区122之间需要较大的设计距离。具体地，根据版图与电路设计要求，图1中cmos兼容光电二极管的cell区宽度可以为28微米；深n阱120宽度b1可以为23微米，设计规定两相邻深n阱120最小间距为5微米；深p阱130的宽度c1可以为16.6微米，设计规定深p阱130的一侧至深n阱120的一侧距离为(23-16.6)/2＝3.2微米；红外窗口140的宽度d1可以为12.8微米，设计规定红外窗口140的一侧至深p阱130的一侧距离为(16.6-12.8)/2＝1.9微米。则红外窗口140占cell区面积百分比为12.82/282≈20.9％。
39.图2是一实施例中cmos光电二极管的cell区剖面示意图，包括衬底10、第一阱区20、第二阱区30、红外窗口40、第一阱区接触区22、第二阱区接触区32及第一结构52。衬底10具有第二导电类型。第一阱区20具有第一导电类型，设于衬底10内。第二阱区30具有第二导电类型，设于第一阱区20内。红外窗口40形成于第二阱区30的上表面。第一阱区接触区22具有第一导电类型，设于第一阱区20上表面处，且掺杂浓度大于第一阱区20的掺杂浓度。第二阱区接触区32具有第二导电类型，设于第二阱区30上表面处，且掺杂浓度大于第二阱区30的掺杂浓度。第一结构52为氧化绝缘结构，设于第一阱区20与第二阱区30的交界处、第一阱区接触区22与第二阱区接触区32之间。
40.上述cmos光电二极管，采用氧化绝缘结构(第一结构52)对第一阱区接触区22和第二阱区接触区32之间进行绝缘，并且形成于第一阱区20与第二阱区30的交界处的第一结构52可以有效减少第二阱区30在热过程中向第一阱区20的扩散，即缩短第二阱区30向第一阱区20的扩散距离，因此可以缩短第二阱区30的外侧边缘到第一阱区接触区22的设计距离，从而根据该缩短的距离相应增大红外窗口区140的宽度，提高发光二极管的光电转换效率。
41.衬底10为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在图2所示的实施例中，衬底10的构成材料选用单晶硅。
42.在图2所示的实施例中，第一导电类型是n型，第二导电类型是p型。第一阱区20是深n阱，第二阱区30是深p阱，第一阱区接触区22是n+区，第二阱区接触区32是p+区。
43.在一个实施例中，氧化绝缘结构是浅沟槽隔离(sti)结构。sti内填充有sio2，具有吸收p型杂质(例如硼)、排斥n型杂质(例如磷)的作用。当第二阱区30中的p型杂质(例如b原子)扩散经过sti区域时，会优先进入sio2内，从而使得第二阱区30扩散进入第一阱区20的宽度减小。
44.请一并查看图5和图6，图5是图1所示结构在深n阱120与深p阱130交界位置的示意图，图6是图2所示结构在第一阱区20与第二阱区30的交界位置的示意图，图6中虚线表示第一阱区20与第二阱区30的分界线。图5中深p阱130外侧至深n阱120外侧的距离x1＝g1+f1+e1；同理，图6中第二阱区30外侧至第一阱区20外侧的距离x2＝g2+f2+e2。由于设置了第一结构52，第二阱区30的p型杂质在热过程中扩散的尺寸减小，e1可以从0.9微米减小到e2的0.3微米，因此x1可以从3.2微米减小到x2的2.6微米(g1＝g2,f1＝f2)。基于此，图2所示cmos光电二极管的cell区宽度根据电路版图设计为28微米；第一阱区20的宽度为23微米，
设计规定两相邻第一阱区20的间距为5微米；第二阱区30的宽度为17.8微米；第二阱区30外侧至第一阱区20外侧的距离为2.6微米，相对于图1所示结构的3.2微米缩小了0.6微米，左右两侧共缩减1.2微米；红外窗口40的宽度为14微米，设计规定红外窗口40的一侧至第二阱区30的一侧距离为1.9微米。则红外窗口40的面积为14
×
14＝196平方微米，占cell区面积百分比为196/282＝25％，相对于图1所示对比例的光电二极管，红外窗口40占cell区面积百分比提高(25％-20.9％)/20.9％
×
100％≈20％，光电二极管的光电转换效率相应提升，极大地提升了产品的效率与市场竞争力。
45.图3是再一实施例中cmos光电二极管的cell区剖面示意图，其与图2所示实施例的主要区别在于，氧化绝缘结构还包括设于第一阱区20上表面与衬底10上表面的交界处的第二结构54。在一个实施例中，cmos光电二极管还包括具有第二导电类型的衬底接触区(图3中未示)。衬底接触区设于衬底10的上表面处(图3中第二结构54的左侧)，第二结构54位于衬底接触区与第一阱区接触区22之间。衬底接触区的掺杂浓度大于衬底10的掺杂浓度和第二阱区30的掺杂浓度。在一个实施例中，衬底接触区为p+区。
46.图4是另一实施例中cmos光电二极管的cell区剖面示意图，该剖面为左右对称结构，即左侧的第一阱区接触区22、第二阱区接触区32、第一结构52和第二结构54在图4中右侧也同样设置有。
47.本技术相应提供一种集成外围电路的cmos光电二极管的制造方法，通过cmos光电二极管与外围逻辑电路共用光刻版，可以减少光刻次数，降低成本。该集成外围电路的cmos光电二极管的制造方法可以用于制造以上任一实施例所述的cmos光电二极管。图7是通过光刻工序表示的一实施例中集成外围电路的cmos光电二极管的制造方法的工艺流程，包括：
48.s710，有源区光刻。
49.使用有源区光刻版形成光电二极管有源区、外围逻辑电路有源区、光电二极管氧化绝缘结构及外围逻辑电路隔离区，即使用有源区光刻版的光刻划分出有源区和隔离区。
50.在一个实施例中，隔离区(包括外围逻辑电路隔离区和光电二极管氧化绝缘结构)是通过形成sti结构来对相邻的有源区进行隔离，因此步骤s710包括：通过沉积或其他工艺在衬底表面形成一层硬掩膜；在一个实施例中，该硬掩膜可以是氮化硅层。然后通过有源区光刻在硬掩膜上形成一光刻胶层，该光刻胶层通过图形转移工艺将隔离区露出。光刻后再通过刻蚀工艺将光刻胶露出的位置的硬掩膜刻蚀去除，其余位置的硬掩膜被光刻胶保护因而被保留。从硬掩膜被刻蚀掉的位置继续向下刻蚀衬底形成浅沟槽。衬底为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在图7所示的实施例中，衬底的构成材料选用单晶硅。
51.s720，第一深阱光刻。
52.使用第一深阱光刻版形成第一阱区和外围逻辑电路第一导电类型隔离区。第一阱区具有第一导电类型，且形成于光电二极管有源区内。在图7所示的实施例中，第一导电类型是n型，第二导电类型是p型；第一阱区是深n阱，外围逻辑电路第一导电类型隔离区为nmos(n沟道金属氧化物半导体场效应管)的n型掺杂隔离区。具体地，第一阱区和外围逻辑电路第一导电类型隔离区可以在第一深阱光刻后，以光刻胶为注入阻挡层注入第一导电类
型离子形成。
53.s730，第二深阱光刻。
54.使用第二深阱光刻版形成第二阱区。第二阱区具有第二导电类型，且形成于第一阱区内。具体可以在第二深阱光刻后，以光刻胶为注入阻挡层注入第二导电类型离子形成第二阱区。在其他实施例中，步骤s720和s730的顺序可以互换。
55.s740，第一导电类型重掺杂光刻。
56.使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区。第一阱区接触区具有第一导电类型，设于第一阱区上表面处，且掺杂浓度大于第一阱区的掺杂浓度。外围逻辑电路第一导电类型重掺杂区可以是mos管的源漏区。具体可以在第一导电类型重掺杂光刻后，以光刻胶为注入阻挡层注入第一导电类型离子形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区。
57.s750，第二导电类型重掺杂光刻。
58.使用第二导电类型重掺杂光刻版形成第二阱区接触区和外围逻辑电路第二导电类型重掺杂区。第二阱区接触区具有第二导电类型，设于第二阱区上表面处，且掺杂浓度大于第二阱区的掺杂浓度。具体可以在第二导电类型重掺杂光刻后，以光刻胶为注入阻挡层注入第二导电类型离子形成第二阱区接触区和外围逻辑电路第二导电类型重掺杂区。在其他实施例中，步骤s740和s750的顺序可以互换。
59.步骤s710中形成的光电二极管氧化绝缘结构包括第一结构，该第一结构形成于第一阱区与第二阱区的交界处、第一阱区接触区与第二阱区接触区之间。
60.在图7所示的实施例中，第一阱区是深n阱，第二阱区是深p阱，第一阱区接触区是n+区，第二阱区接触区是p+区。
61.s760，红外窗口光刻。
62.使用红外窗口光刻版形成红外窗口。红外窗口形成于第二阱区的上表面，具体可以是在后段工艺中进行红外窗口光刻后，以光刻胶为刻蚀阻挡层向下刻蚀出深槽(将有源区上方的介质层等结构刻开)，使外界的光线能够直接照射到第二阱区在红外窗口位置的表面，即吸光区域。
63.上述集成外围电路的cmos光电二极管的制造方法，采用氧化绝缘结构(第一结构)对第一阱区接触区和第二阱区接触区之间进行绝缘，并且形成于第一阱区与第二阱区的交界处的该第一结构可以有效减少第二阱区在热过程中向第一阱区的扩散，即缩短第二阱区向第一阱区的扩散距离，因此可以缩短第二阱区的外侧边缘到第一阱区接触区的设计距离，从而根据该缩短的距离相应增大红外窗口区的宽度，提高发光二极管的光电转换效率。并且cmos光电二极管与外围逻辑电路共用光刻层次/光刻版(有源区光刻版、第一深阱光刻版、第一导电类型重掺杂光刻版、第二导电类型重掺杂光刻版等)，能够减少光刻版数量和光刻次数，降低成本。
64.在一个实施例中，步骤s710形成的光电二极管氧化绝缘结构还包括设于第一阱区上表面与光电二极管有源区上表面的交界处的第二结构。
65.在一个实施例中，步骤s750还包括使用第二导电类型重掺杂光刻版形成第二导电类型的衬底接触区。衬底接触区设于衬底的上表面处，第二结构位于衬底接触区与第一阱区接触区之间，衬底接触区的掺杂浓度大于衬底的掺杂浓度和第二阱区的掺杂浓度。
66.图8是通过光刻工序表示的另一实施例中集成外围电路的cmos光电二极管的制造方法的工艺流程，包括：
67.s810，有源区光刻。
68.使用有源区光刻版形成光电二极管有源区、外围逻辑电路有源区、光电二极管氧化绝缘结构及外围逻辑电路隔离区，即使用有源区光刻版的光刻划分出有源区和隔离区。
69.在一个实施例中，隔离区(包括外围逻辑电路隔离区和光电二极管氧化绝缘结构)是通过形成sti结构来对相邻的有源区进行隔离，因此步骤s810包括：通过沉积或其他工艺在衬底表面形成一层硬掩膜；在一个实施例中，该硬掩膜可以是氮化硅层。然后通过有源区光刻在硬掩膜上形成一光刻胶层，该光刻胶层通过图形转移工艺将隔离区露出。光刻后再通过刻蚀工艺将光刻胶露出的位置的硬掩膜刻蚀去除，其余位置的硬掩膜被光刻胶保护因而被保留。从硬掩膜被刻蚀掉的位置继续向下刻蚀衬底形成浅沟槽。衬底为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在图8所示的实施例中，衬底的构成材料选用单晶硅。
70.s812，第一深阱光刻。
71.使用第一深阱光刻版形成第一阱区和外围逻辑电路第一导电类型隔离区。第一阱区具有第一导电类型，且形成于光电二极管有源区内。在图8所示的实施例中，第一导电类型是n型，第二导电类型是p型；第一阱区是深n阱，外围逻辑电路第一导电类型隔离区为nmos的n型掺杂隔离区。第一阱区和外围逻辑电路第一导电类型隔离区具体可以在第一深阱光刻后，以光刻胶为注入阻挡层注入第一导电类型离子形成。
72.s814，第二深阱光刻。
73.使用第二深阱光刻版形成第二阱区。第二阱区具有第二导电类型，且形成于第一阱区内。具体可以在第二深阱光刻后，以光刻胶为注入阻挡层注入第二导电类型离子形成第二阱区。在其他实施例中，步骤s812和s814的顺序可以互换。
74.s816，第一阱光刻。
75.使用第一阱光刻版形成外围逻辑电路的第一导电类型阱区。具体可以在第一阱光刻后，以光刻胶为注入阻挡层注入第一导电类型离子形成外围逻辑电路的第一导电类型阱区。
76.s818，第二阱光刻。
77.使用第二阱光刻版形成外围逻辑电路的第二导电类型阱区。具体可以在第二阱光刻后，以光刻胶为注入阻挡层注入第二导电类型离子形成外围逻辑电路的第二导电类型阱区。在其他实施例中，步骤s816和s818的顺序可以互换。
78.s820，高压栅氧光刻。
79.使用高压栅氧光刻版形成外围逻辑电路的第一栅氧层。在一个实施例中，第一栅氧层包括高压栅氧层。
80.s822，多晶硅栅光刻。
81.使用多晶硅栅光刻版形成外围逻辑电路的多晶硅栅极。具体可以通过沉积或其他工艺在衬底表面形成一层多晶硅，然后在该多晶硅层上光刻形成图形化的光刻胶，以光刻胶为刻蚀阻挡层刻蚀形成所需的多晶硅栅图案。
82.s824，第一导电类型轻掺杂漏极光刻。
83.使用第一导电类型轻掺杂漏极光刻版形成外围逻辑电路的第一导电类型轻掺杂漏极区。具体可以在第一导电类型轻掺杂漏极光刻后，以光刻胶为注入阻挡层进行ldd注入(注入第一导电类型离子)，形成外围逻辑电路的第一导电类型轻掺杂漏极区。在一个实施例中，第一导电类型轻掺杂漏极区是低压器件的轻掺杂漏极区。
84.s826，第二导电类型轻掺杂漏极光刻。
85.使用第二导电类型轻掺杂漏极光刻版形成外围逻辑电路的第二导电类型轻掺杂漏极区。具体可以在第二导电类型轻掺杂漏极光刻后，以光刻胶为注入阻挡层进行ldd注入(注入第二导电类型离子)，形成外围逻辑电路的第二导电类型轻掺杂漏极区。在一个实施例中，第二导电类型轻掺杂漏极区是低压器件的轻掺杂漏极区。在其他实施例中，步骤s824和s826的顺序可以互换。
86.s828，第一导电类型重掺杂光刻。
87.使用第一导电类型重掺杂光刻版形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区。第一阱区接触区具有第一导电类型，设于第一阱区上表面处，且掺杂浓度大于第一阱区的掺杂浓度。外围逻辑电路第一导电类型重掺杂区可以是mos管的源漏区。具体可以在第一导电类型重掺杂光刻后，以光刻胶为注入阻挡层注入第一导电类型离子形成第一阱区接触区和外围逻辑电路第一导电类型重掺杂区。
88.s830，第二导电类型重掺杂光刻。
89.使用第二导电类型重掺杂光刻版形成第二阱区接触区和外围逻辑电路第二导电类型重掺杂区。第二阱区接触区具有第二导电类型，设于第二阱区上表面处，且掺杂浓度大于第二阱区的掺杂浓度。具体可以在第二导电类型重掺杂光刻后，以光刻胶为注入阻挡层注入第二导电类型离子形成第二阱区接触区和外围逻辑电路第二导电类型重掺杂区。在其他实施例中，步骤s828和s830的顺序可以互换。
90.步骤s810中形成的光电二极管氧化绝缘结构包括第一结构，该第一结构形成于第一阱区与第二阱区的交界处、第一阱区接触区与第二阱区接触区之间。
91.在图8所示的实施例中，第一阱区是深n阱，第二阱区是深p阱，第一导电类型阱区是n阱，第二导电类型阱区是p阱，第一导电类型轻掺杂漏极区是n型ldd区，第二导电类型轻掺杂漏极区是p型ldd区，第一阱区接触区是n+区，第二阱区接触区是p+区。
92.s832，自对准硅化物阻挡层光刻。
93.使用自对准硅化物阻挡层光刻版形成自对准硅化物阻挡层。自对准金属硅化物(salicide)是一种相当简单方便的接触金属化程序，但是在半导体器件的制作过程中，有一些区域需要salicide过程，而有些区域需要非自对准金属硅化物(non-salicide)过程，对于需要non-salicide过程的器件，就要利用上述salicide的特性，用不会与金属反应的材料把需要non-salicide的区域覆盖起来。这种用于覆盖non-salicide器件的材料就称为自对准硅化物阻挡层(sab)。在一个实施例中，自对准硅化物阻挡层包括氧化物层，例如氧化硅。进一步地，自对准硅化物阻挡层还可以为多层结构，例如包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层。在一个实施例中，氮化物层是氮化硅。在一个实施例中，氮氧化物层是氮氧化硅。具体可以通过沉积或其他工艺在衬底表面形成一层sab材料，然后在该层sab材料上光刻形成图形化的光刻胶，以光刻胶为刻蚀阻挡层刻蚀形成所需的sab图
案。
94.s834，接触孔光刻。
95.使用接触孔光刻版形成接触孔。在一个实施例中，可以在衬底上形成层间介质层(ild)后通过接触孔光刻版光刻及刻蚀层间介质层形成将器件引出至金属层的接触孔(contact)。接触孔中通过淀积或其他工艺填充导电材料，例如金属钨。
96.s836，第一金属层光刻。
97.使用第一金属层光刻版形成第一金属层。具体地，可以通过沉积或其他工艺在层间介质层上形成一层金属导电材料，然后在该层金属导电材料上光刻形成图形化的光刻胶，以光刻胶为刻蚀阻挡层刻蚀形成所需的第一金属层图案。
98.s838，顶层通孔光刻。
99.使用顶层通孔光刻版形成通孔。
100.在一个实施例中，在ild和第一金属层上形成金属间介质层(imd)后通过顶层通孔光刻版光刻及刻蚀金属间介质层形成将第一金属层引出至顶层金属的通孔(via)。通孔中通过淀积或其他工艺填充导电材料，例如金属钨。
101.s840，顶层金属光刻。
102.使用顶层金属光刻版形成顶层金属。具体地，可以通过沉积或其他工艺在金属间介质层上形成一层金属导电材料，然后在该层金属导电材料上光刻形成图形化的光刻胶，以光刻胶为刻蚀阻挡层刻蚀形成所需的顶层金属图案。
103.s842，焊垫光刻。
104.使用焊垫光刻版形成焊垫。
105.s844，红外窗口光刻。
106.使用红外窗口光刻版形成红外窗口。红外窗口形成于第二阱区的上表面，具体可以是在后段工艺中进行红外窗口光刻后，以光刻胶为刻蚀阻挡层向下刻蚀出深槽(将有源区上方的金属间介质层、层间介质层等结构刻开)，使外界的光线能够直接照射到第二阱区在红外窗口位置的表面，即吸光区域。
107.在一个实施例中，步骤s810形成的光电二极管氧化绝缘结构还包括设于第一阱区上表面与光电二极管有源区上表面的交界处的第二结构。
108.在一个实施例中，步骤s830还包括使用第二导电类型重掺杂光刻版形成第二导电类型的衬底接触区。衬底接触区设于衬底的上表面处，第二结构位于衬底接触区与第一阱区接触区之间，衬底接触区的掺杂浓度大于衬底的掺杂浓度和第二阱区的掺杂浓度。
109.图8所示实施例采用标准cmos工艺，在同一衬底上集成cmos光电二极管和外围逻辑电路，采用18层光刻，7层为外围逻辑电路专有层次，9层为逻辑与光电二极管共用层次(s810、s812、s828、s830、s834、s836、s838、s840、s842)，仅有2层(s814和s844)为光电二极管专有层次。减少了光刻版层数，降低成本，提高了产品的市场竞争力。
110.应该理解的是，虽然图7和图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图7和图8中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次
进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
111.在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
112.上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
113.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。