半导体装置的制作方法

半导体装置
1.相关申请
2.本技术享受以日本专利申请2020－48761号(申请日：2020年3月19日)为基础申请的优先权。本技术通过参照该基础申请而包含基础申请的全部内容。
技术领域
3.实施方式涉及半导体装置。


背景技术：

4.在电力用半导体装置中，要求不增加接通电阻而降低开关损耗。例如，在回流二极管中，要求降低从接通状态移至断开状态时的恢复损耗。


技术实现要素：

5.实施方式提供一种能够有效地降低恢复损耗的半导体装置。
6.实施方式的半导体装置具备半导体部、设于所述半导体部的背面上的第一电极、以及设于所述半导体部的表面上的第二电极。所述半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及所述第二导电型的第三半导体层。所述第一半导体层在所述第一电极与所述第二电极之间延伸，所述第二半导体层设于所述第一半导体层与所述第二电极之间。所述第三半导体层设于所述第二半导体层与所述第二电极之间，包含浓度比所述第二半导体层的第二导电型杂质的浓度高的第二导电型杂质。所述第二电极包括从所述半导体部的所述表面延伸到所述第二半导体层中的埋入接触部、以及与所述半导体部的所述表面相接的表面接触部。所述埋入接触部与所述第二半导体层相接，所述表面接触部与所述第三半导体层相接。
附图说明
7.图1的(a)、(b)是表示第一实施方式的半导体装置的示意剖面图。
8.图2的(a)、(b)是表示第一实施方式的变形例的半导体装置的示意剖面图。
9.图3是表示第二实施方式的半导体装置的示意剖面图。
10.图4的(a)、(b)是表示第二实施方式的变形例的半导体装置的示意剖面图。
11.图5是表示第二实施方式的另一变形例的半导体装置的示意剖面图。
12.图6是表示第二实施方式的其他变形例的半导体装置的示意剖面图。
13.图7是表示第三实施方式的半导体装置的示意剖面图。
具体实施方式
14.以下，参照附图对实施方式进行说明。对附图中的相同的部分标注相同的附图标记而适当省略其详细说明，对不同的部分进行说明。另外，附图是模式性的或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与现实相同。另外，即使在表示
相同的部分的情况下，也存在根据附图而彼此的尺寸、比率被不同地表示的情况。
15.而且，使用各图中所示的x轴、y轴以及z轴对各部分的配置以及构成进行说明。x轴、y轴、z轴相互正交，分别表示x方向、y方向、z方向。另外，有时将z方向设为上方、将其相反方向设为下方而进行说明。
16.(第一实施方式)
17.图1的(a)以及(b)是表示第一实施方式的半导体装置1的示意剖面图。半导体装置1例如是pin二极管。图1的(a)是沿着图1的(b)中所示的a－a线的剖面图。图1的(b)是沿着图1的(a)中所示的b－b线的剖面图。
18.半导体装置1具备半导体部10、第一电极20、第二电极30、以及第三电极40。半导体部10设于第一电极20与第二电极30之间。第三电极40配置在设于半导体部10的表面侧的沟槽ft的内部。第二电极30位于第三电极40的上方。
19.半导体部10包括第一导电型的第一半导体层11、第二导电型的第二半导体层13、第二导电型的第三半导体层15、以及第一导电型的第四半导体层17。半导体部10例如为硅。以下，将第一导电型设为“n型”、将第二导电型设为“p型”而进行说明。
20.第一半导体层11在第一电极20与第二电极30之间延伸。第一半导体层11例如包含1
×
10
12
～1
×
10
15
cm
－2
浓度的第一导电型杂质。第一半导体层11的杂质浓度例如被设定为可获得所希望的耐压。第一半导体层11例如在从第一电极20朝向第二电极30的方向(z方向)上，具有1～1000μm的厚度。第一半导体层11的厚度例如被设定为可获得所希望的耐压的厚度。
21.第二半导体层13设于第一半导体层与第二电极30之间。第二半导体层13例如是p型阳极层。第二半导体层13例如包含面密度为1
×
10
12
～1
×
10
14
cm
－2
的p型杂质。第二半导体层13例如在z方向上具有0.1～几μm的厚度。
22.第三半导体层15设于第二半导体层13与第二电极30之间。第三半导体层15包含浓度比第二半导体层13的第二导电型杂质的浓度高的第二导电型杂质。第三半导体层15例如是p
+
型接触层。第三半导体层15例如包含面密度为1
×
10
13
～1
×
10
15
cm
－2
的第一导电型杂质。第三半导体层15例如在z方向上具有0.1～10μm的厚度。
23.第四半导体层17设于第一半导体层11与第一电极20之间。第四半导体层17包含浓度比第一半导体层11的第一导电型杂质的浓度高的第一导电型杂质。第四半导体层17例如是n型阴极层。第四半导体层17例如包含面密度为1
×
10
13
～1
×
10
15
cm
－2
的第一导电型杂质。另外，第四半导体层17例如在z方向上具有0.1～10μm的厚度。
24.第一电极20例如是阴极电极，设于半导体部10的背面上。第一电极20与第四半导体层17相接，例如被欧姆连接。第一电极20例如是含有从铝(al)、钛(ti)、镍(ni)、钨(w)、金(au)、多晶硅等的组中选择的至少一个元素的金属层。
25.第二电极30例如是阳极电极，设于半导体部10的表面上。第二电极30例如含有从铝(al)、金(au)、多晶硅等的组中选择的至少一个元素。
26.第三电极40例如为导电性的多晶硅，从半导体部10的表面延伸到第一半导体层11中。第三电极40通过绝缘膜43与半导体部10电绝缘。另外，第三电极40例如通过层间绝缘膜45与第二电极30电绝缘。绝缘膜43以及层间绝缘膜45例如为硅氧化膜。
27.第二半导体层13例如隔着绝缘膜43与第三电极40相对地设置。另外，第三半导体
层13隔着绝缘膜43与第三电极40相对地设置。
28.如图1的(a)所示，第二金属层30例如包括埋入接触部35p和表面接触部35q。埋入接触部35p例如被埋入从半导体部10的表面到达第二半导体层13中的深度的接触沟槽的内部。表面接触部35q例如与在半导体部10的表面露出的第三半导体层15相接。另外，半导体部10的“表面”是指除去接触沟槽的内表面以外的表面。
29.例如，通过第二半导体层13与第三半导体层15之间的第二导电型杂质的浓度的不同，埋入接触部35p与第二半导体层13肖特基连接，表面接触部35q与第三半导体层15欧姆连接。换言之，从埋入接触部35p注入到第二半导体层13的空穴所对应的势垒比从表面接触部35q注入到第三半导体层15的空穴所对应的势垒高。
30.如图1的(b)所示，第三电极40例如在沿着半导体部10的表面的y方向上延伸。埋入接触部35p设有多个，并沿y方向并列配置。
31.第三半导体层15设于埋入接触部35p与绝缘膜43之间，并且也设于多个埋入接触部35p中的相邻的两个埋入接触部35p之间。表面接触部35q沿y方向延伸，在图1的(b)中所示的虚线间的接触区域cr中，与第三半导体层15相接。
32.图2的(a)以及(b)是表示第一实施方式的变形例的半导体装置2以及3的示意剖面图。图2的(a)以及(b)是表示与图1的(b)的截面对应的截面的示意图。
33.如图2的(a)所示，第三半导体层15设于多个埋入接触部35p中的相邻的部分。第二半导体层13包括位于埋入接触部35p与绝缘膜43之间的部分。
34.表面接触部35q在接触区域cr中与第二半导体层13以及第三半导体层15这两方相接。表面接触部35q包括与第三半导体层15欧姆连接的部分，并且也包括与第二半导体层13肖特基连接的部分。
35.例如，第二电极30具有与第三半导体层15相接的第一面积、以及与第二半导体层13相接的第二面积，能够使第一面积相对于第二面积的比率比半导体装置1小。即，能够减少从第二电极30经由第三半导体层5注入到第二半导体层13的空穴。
36.如图2的(a)所示，埋入接触部35p也可以设置为，沿着第三电极40在y方向上连续地延伸。表面接触部35q在接触区域cr中与设于埋入接触部35p与绝缘膜43之间的第三半导体层15相接。
37.如此，埋入接触部35p配置为，适当地设定第二电极30的与第三半导体层15相接的面积。由此，能够控制从第二电极30经由第三半导体层15注入到第二半导体层13的空穴的量。
38.例如，在半导体装置1～3的接通状态下，将第二电极30偏置为比第一电极20的电位高的电位，对第一半导体层11与第二半导体层13之间的pn结进行正向偏置。由此，成为从第二半导体层13向第一半导体层11注入空穴、从第四半导体层17向第一半导体层11注入电子的双极动作状态。此时，为了抑制从埋入接触部35p向第二半导体层13的空穴注入，注入到第一半导体层11的空穴的量与不设置埋入接触部35p的情况相比减少。伴随于此，从第四半导体层17向第一半导体层11注入的电子的量也减少。其结果，能够减少接通状态下的第一半导体层11中的载流子密度(电子以及空穴的密度)。换言之，能够避免在接通状态下向第一半导体层11过度地注入载流子。
39.接着，在使半导体装置1～3从接通状态向断开状态转移的情况下，将第二电极30
偏置为比第一电极20的电位低的电位，对第一半导体层11与第二半导体层13之间的pn结进行反向偏置。由此，第一半导体层11中的空穴经由第二半导体层13以及第三半导体层15向第二电极30排出。另外，第一半导体层11中的电子经由第四半导体层17向第一电极20排出。
40.在半导体装置1～3中，由于接通状态下的第一半导体层11中的载流子的密度减少，因此能够排出空穴以及电子，并缩短用于使第一半导体层11空乏化的时间。即，在半导体装置1～3中，能够缩短从接通状态向断开状态的恢复时间，降低恢复损耗。
41.而且，通过对第二电极30与第三电极40之间施加负的控制电压，能够在半导体层11与绝缘膜43之间感应第二导电型的反转层。由此，形成从第一半导体层11到第二半导体层13的经由第二导电型的反转层的空穴的排出路径。由此，能够促进空穴的排出，进一步缩短恢复时间，降低恢复损耗。另外，在第一半导体层11的空乏化的过程中，能够高效地排出因雪崩击穿现象而产生的空穴，提高对元件破坏的耐量。
42.(第二实施方式)
43.图3是表示第二实施方式的半导体装置4的示意剖面图。半导体装置4包括半导体部10、第一电极20、第二电极30、以及第三电极40。
44.半导体装置4的半导体部10包括第一半导体层11、第二半导体层13、以及第四半导体层17。在该例子中，半导体部10不包括第三半导体层15。
45.第二电极30例如包括第一金属部30a和第二金属部30b。第一金属部30a设置为，从半导体部10的表面延伸到第二半导体层13中。第二金属部30b以覆盖半导体部10的表面侧的方式设置，并与第一金属部30a连接。第二金属部30b包括在半导体部10的表面上与第二半导体层13相接的部分。第一金属部30a例如与半导体装置1～3的埋入接触部35p同样地配置。
46.第三电极40设于半导体部10与第二金属部30b之间。第三电极40通过绝缘膜43与半导体部10电绝缘，通过层间绝缘膜45与第二金属部30b电绝缘。
47.第一金属部30a包含在与第二半导体层13之间形成例如肖特基势垒的材料。第二金属部30b包含与第二半导体层13形成例如欧姆连接的材料。即，从第一金属部30a注入到第二半导体层13的空穴所对应的势垒比从第二金属部30b注入到第二半导体层13的空穴所对应的势垒高。
48.第一金属部30a在与第二半导体层13相接的部分，例如含有氮化钛(tin)。第二金属部30b在与第二半导体层13相接的部分，例如含有铝
·
硅合金。
49.在该例中，也能够抑制从第一金属部30a向第二半导体层13的空穴注入，缩短恢复时间，降低恢复损耗。另外，通过不设置第三半导体层15，例如可缓和第一金属部30a与第三电极40的间隔的限制，使半导体部10与第二电极30之间的连接构造的细微化变得容易。
50.图4的(a)以及(b)是表示第二实施方式的变形例的半导体装置5以及6的示意剖面图。半导体装置5以及6的第一金属部30a设置为在z方向上具有锥状的截面。
51.在图4的(a)所示的半导体装置5中，第一金属部30a设置为，在从半导体部10的表面朝向第一电极20的方向上，横向(x方向)的宽度扩展。即，第一金属部30a在第一位置p1具有x方向的第一宽度，在第二位置p2具有x方向的第二宽度。第一位置p1以及第二位置p2沿z方向并列，第一位置p1位于第二位置p2与第一电极20之间。第一宽度比第二宽度宽。
52.在图4的(b)所示的半导体装置6中，第一金属部30a设置为，在从半导体部10的表
面朝向第一电极20的方向上横向(x方向)的宽度变窄。在该例子中，第一宽度也比第二宽度窄。
53.如此，通过将第一金属部30a设置为具有锥形状的截面，能够增加与第二半导体层13接触的面积，进一步抑制从第二电极30向第二半导体层13的空穴注入。
54.另外，第一金属部30a的截面形状并不限定于该例，例如也可以应用于图1以及图7所记载的埋入接触部35p。
55.图5是表示第二实施方式的另一变形例的半导体装置7的示意剖面图。在该例子中，第三电极40与第二电极30电连接。
56.如图5所示，第二电极30包括第一金属部30a与第二金属部30b，第三电极40与第二金属部30b电连接。第三电极40通过绝缘膜43与半导体部10电绝缘。
57.在该例子中，未设置层间绝缘膜45，第三电极40与第二金属部30b直接连接。实施方式并不限定于该例，例如也可以是在第二电极30与第三电极40之间配置层间绝缘膜45的基础上，经由层间绝缘膜45的接触孔将第二电极30与第三电极40电连接的构成。另外，在本说明书的其他实施例中，也能够使用将第二电极30与第三电极40电连接的构成。
58.图6是表示第二实施方式的其他变形例的半导体装置8的示意剖面图。半导体装置2具有将图3所示的半导体装置4与igbt一体化而成的构造。
59.如图6所示，半导体装置8包括二极管区域和igbt区域。半导体装置8除了设于二极管区域的第三电极40之外，还具备设于igbt区域的第四电极50和第五电极60。
60.第四电极50位于半导体部10与第二电极30之间，配置在设于半导体部10的栅极沟槽gt的内部。第四电极50通过绝缘膜53与半导体部10电绝缘，通过层间绝缘膜55与第二电极30电绝缘。
61.第五电极60设于igbt区域的一端。第五电极60位于半导体部10与第二电极30之间，配置在设于半导体部10的沟槽ft的内部。第五电极60通过绝缘膜63与半导体部10电绝缘。第五电极60例如在未图示的部分中，与第二电极30电连接。
62.半导体部10在二极管区域中，包括第一半导体层11、第二半导体层13、以及第四半导体层17。第一半导体层11向二极管区域以及igbt区域这两方延伸。第二半导体层13以及第四半导体层17以与图3所示的半导体装置4相同的方式配置。
63.半导体部10在igbt区域中，还包括第二导电型的第五半导体层21、第一导电型的第六半导体层23、第二导电型的第七半导体层25、第一导电型的第八半导体层27、以及第二导电型的第九半导体层29。
64.第五半导体层21设于第一半导体层11与第二电极30之间。第五半导体层21例如是p型集电层，与第一电极20电连接。另外，第六半导体层23设于第一半导体层11与第五半导体层21之间。第六半导体层23例如是n型缓冲层，包含浓度比第一半导体层11的第一导电型杂质的浓度高的第一导电型杂质。
65.第七半导体层25设于第一半导体层11与第二电极30之间。第七半导体层25例如是p型基底层，隔着绝缘膜53与第四电极50相对地设置。第七半导体层25例如包含浓度与第二半导体层13的第二导电型杂质的浓度大致相同的第二导电型杂质。
66.第八半导体层27选择性地设于第七半导体层25与第二电极30之间。第八半导体层27设于与绝缘膜53相接的位置。第八半导体层27包含浓度比第一半导体层11的第一导电型
杂质的浓度高的第一导电型杂质。
67.第九半导体层29选择性地设于第七半导体层25与第二电极30之间。第九半导体层29包含浓度比第二半导体层13以及第七半导体层25的p型杂质的浓度高的p型杂质。
68.第二电极30例如与第八半导体层27以及第九半导体层29相接且电连接。
69.半导体部10还具备第一导电型的第十半导体层67。第十半导体层67设于二极管区域与igbt区域之间的中间区域。第十半导体层67设于第一半导体层11与第二电极30之间。第十半导体层67位于处于二极管区域的一端的第三电极40与处于igbt区域的一端的第五电极60之间。第十半导体层67例如包含浓度与第二半导体层13以及第七半导体层27的第二导电型杂质的浓度大致相同的第二导电型杂质。
70.半导体装置8在第二电极30被偏置为比第一电极20的电位低的电位的状态下，作为igbt而进行动作。另一方面，在第二电极30被偏置为比第一电极20的电位高的电位的状态下，作为所谓的回流二极管而进行动作。
71.在半导体装置8中，第二电极30具有第一金属部30a以及第二金属部30b，从而能够降低从二极管模式向igbt模式的恢复过程中的开关损耗(即，恢复损耗)。另外，通过适当控制第三电极40，能够进一步降低恢复损耗，并且提高恢复过程中的破坏耐量。
72.实施方式并非限定于第四半导体装置与igbt的组合，例如也可以将第一～第三实施方式所示的各半导体装置与igbt组合。
73.(第三实施方式)
74.图7是表示第三实施方式的半导体装置9的示意剖面图。半导体装置9包括半导体部10、第一电极20、第二电极30、以及第三电极40。
75.半导体装置9的半导体部10包括第一半导体层11、第二半导体层13、以及第四半导体层17。在该例中，半导体部10也不包括第三半导体层15。
76.第二电极30例如具有包括第一金属层33与第二金属层35的层叠构造。第二金属层35设于半导体部10与第一金属层33之间。第二金属层35含有与第一金属层33不同的金属元素。
77.第二金属层35例如包括埋入接触部35p和表面接触部35q。埋入接触部35p从半导体部10的表面延伸到第二半导体层13中。表面接触部35q例如在半导体部10的表面与第二半导体层13相接。埋入接触部35p例如与半导体装置1～3的埋入接触部35p同样地配置。
78.埋入接触部35p以及表面接触部35q相对于第二半导体层13，例如被肖特基连接。即，埋入接触部35p以及表面接触部35q以具有从第二金属层35向第二半导体层13注入的空穴所对应的势垒的方式连接。
79.半导体装置9还具备选择性地设于第二半导体层13与埋入接触部35p之间的合金层37。合金层37位于埋入接触部35p与第一电极20之间。合金层37例如位于设置在半导体部10的表面侧的接触沟槽ct的底面上。合金层37例如是含有钛(ti)、镍(ni)或钴(co)的硅化物层。
80.合金层37例如通过如下方式形成：用硅氧化膜等保护膜覆盖接触沟槽ct的内壁，在使其底面露出之后，以覆盖其内表面的方式形成含有钛、镍或钴的金属层，之后，通过热处理使第二半导体层13与金属层反应。埋入接触部35p在去除了金属层之后，被埋入接触沟槽ct的内部。
81.埋入接触部35p经由合金层37与第二半导体层13例如欧姆连接。即，埋入接触部35p的与第二半导体层13相接的部分的空穴所对应的势垒比从埋入接触部35p经由第合金层37注入到二半导体层13的空穴所对应的势垒高。
82.如此，在半导体装置9中，在埋入接触部35p以及表面接触部35q与第二半导体层13相接的部分中，能够抑制从第二电极30向第二半导体层13的空穴注入。由此，能够缩短恢复时间，降低恢复损耗。在该例中，通过不设置第三半导体层15，也容易使半导体部10与第二电极30之间的连接构造细微化。
83.对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等效的范围内。