显示装置及其制造方法与流程

显示装置及其制造方法
[0001]
本申请要求于2019年8月16日在韩国知识产权局提交的第10-2019-0100276号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
[0002]
公开涉及一种显示装置。


背景技术：

[0003]
随着多媒体的发展，显示装置变得越来越重要。响应于多媒体的发展，正在开发诸如液晶显示器(lcd)、有机发光二极管(oled)显示器和其他类型的显示器的各种类型的显示装置。在显示装置之中，oled显示器使用通过使电子和空穴复合产生光的oled来显示图像。oled显示器可以包括可以将驱动电流提供到oled的晶体管。
[0004]
应当理解的是，技术部分的该背景部分地旨在提供用于理解技术的有用的背景。然而，技术部分的该背景也可以包括在这里公开的主题的相应有效提交日期之前不是相关领域技术人员已知或理解的部分的理念、构思或认识。


技术实现要素：

[0005]
公开的多个方面提供了一种其中可以减少制造工艺中使用的掩模的数量的显示装置。
[0006]
公开的多个方面也提供了一种制造其中可以减少制造工艺中使用的掩模的数量的显示装置的方法。
[0007]
然而，公开的范围不限于上述目的，本领域技术人员可以通过以下描述而清楚地理解其他方面和目的。
[0008]
显示装置的实施例可以包括晶体管和电容器，显示装置可以包括：基底；第一半导体层，设置在基底上且包括第一晶体管的半导体图案；第一栅极绝缘膜，设置在第一半导体层上；第一导电层，设置在第一栅极绝缘膜上且包括第一晶体管的栅电极以及电容器的连接到第一晶体管的栅电极的第一电极；第一层间绝缘膜，设置在第一导电层上；第二半导体层，设置在第一层间绝缘膜上且包括第二晶体管的半导体图案；第二栅极绝缘膜，设置在第二半导体层上；第二导电层，设置在第二栅极绝缘膜上且包括第二晶体管的栅电极；第二层间绝缘膜，设置在第二导电层上；以及第三导电层，设置在第二层间绝缘膜上且包括第一晶体管的第一源/漏电极、第一晶体管的第二源/漏电极、第二晶体管的第一源/漏电极、第二晶体管的第二源/漏电极以及电容器的第二电极，其中，电容器的第二电极设置在其中第二层间绝缘膜被至少部分地去除的沟槽结构中。
[0009]
在实施例中，第一晶体管和第二晶体管可以分别包括可以由不同的半导体层形成的沟道。
[0010]
在实施例中，在电容器的第一电极和第二电极之间可以设置有第一层间绝缘膜而没有第二层间绝缘膜。
[0011]
在实施例中，第一层间绝缘膜的在电容器的第一电极和第二电极之间的厚度可以小于第一层间绝缘膜的在其中第一层间绝缘膜不与第三导电层叠置的区域中的厚度。
[0012]
在实施例中，第二层间绝缘膜的在电容器的第一电极和第二电极之间的厚度可以小于第二层间绝缘膜的在其中第二层间绝缘膜不与第三导电层叠置的区域中的厚度。
[0013]
在实施例中，沟槽结构的侧壁可以由第二层间绝缘膜形成；并且沟槽结构的底表面可以由第一层间绝缘膜的部分形成。
[0014]
在实施例中，沟槽结构的侧壁和底表面可以由第二层间绝缘膜形成。
[0015]
在实施例中，第一导电层还可以包括可以与第二晶体管的半导体图案叠置的遮光图案。
[0016]
在实施例中，遮光图案可以连接到第二晶体管的栅电极或者可以连接到第二晶体管的第一源/漏电极和第二源/漏电极中的一者。
[0017]
在实施例中，第二半导体层可以包括蚀刻停止图案，沟槽结构的底表面可以由蚀刻停止图案形成，并且蚀刻停止图案可以与电容器的第二电极接触，并且可以设置在电容器的第二电极与第一层间绝缘膜之间。
[0018]
在实施例中，第二晶体管的半导体图案可以包括：沟道区，可以与第二晶体管的栅电极叠置；以及源区/漏区，设置在第二晶体管的栅电极的外侧上，并且第二晶体管的源区/漏区和蚀刻停止图案可以具有比第二晶体管的沟道区的电导率大的电导率。
[0019]
在实施例中，蚀刻停止图案可以具有与第二晶体管的源区/漏区相同的电导率。
[0020]
在实施例中，显示装置可以包括：第一晶体管，包括非氧化物半导体；第二晶体管，包括与非氧化物半导体设置在不同的层上的氧化物半导体；电容器；第一导电层，包括电容器的第一电极和第一晶体管的栅电极；第二导电层，包括第二晶体管的栅电极；以及第三导电层，包括第一晶体管的源/漏电极、第二晶体管的源/漏电极以及电容器的第二电极；其中，电容器的第二电极可以设置在由绝缘层形成的沟槽结构中。
[0021]
在实施例中，第一晶体管和第二晶体管中的一者可以是p型金属氧化物半导体(pmos)晶体管，并且第一晶体管和第二晶体管中的另一者可以是n型金属氧化物半导体(nmos)晶体管。
[0022]
在实施例中，绝缘层可以包括：第一绝缘层；以及第二绝缘层，设置在第一绝缘层上，并且沟槽结构可以包括：侧壁，由第二绝缘层形成；以及底表面，由第一绝缘层的部分形成。
[0023]
制造显示装置的方法的实施例可以包括以下步骤：在基底上形成包括第一晶体管的半导体图案的第一半导体图案；在第一晶体管的半导体图案上形成第一栅极绝缘膜；在第一栅极绝缘膜上形成第一导电层，其可以包括形成第一晶体管的栅电极以及形成电容器的连接到第一晶体管的栅电极的第一电极；在第一晶体管的栅电极和电容器的第一电极上形成第一层间绝缘膜；在第一层间绝缘膜上形成包括第二晶体管的半导体图案的第二半导体图案；在第二晶体管的半导体图案上形成第二栅极绝缘膜的绝缘层；在第二栅极绝缘膜的绝缘层上形成第二导电层；利用第一蚀刻掩模蚀刻第二导电层和第二栅极绝缘膜的绝缘层，并且形成第二晶体管的栅电极和第二栅极绝缘膜；在第二晶体管的栅电极上形成第二层间绝缘膜；利用第二蚀刻掩模蚀刻第二层间绝缘膜、第一层间绝缘膜和第一栅极绝缘膜，并且形成暴露第一晶体管的半导体图案的源区/漏区的接触孔；利用第三蚀刻掩模蚀刻第
二层间绝缘膜，并且形成与电容器的第一电极叠置的沟槽结构和暴露第二晶体管的半导体图案的源区/漏区的接触孔；以及在第二层间绝缘膜上形成第三导电层，包括形成第一晶体管的第一源/漏电极和第二源/漏电极、形成第二晶体管的第一源/漏电极和第二源/漏电极、以及在第二层间绝缘膜上形成电容器的设置在沟槽结构中的第二电极。
[0024]
在实施例中，形成第一层间绝缘膜的步骤可以包括：在电容器的第一电极和第二电极之间形成第一层间绝缘膜而不形成第二层间绝缘膜。
[0025]
在实施例中，形成第一层间绝缘膜的步骤可以包括：将第一层间绝缘膜的在电容器的第一电极和第二电极之间的厚度形成为小于第一层间绝缘膜的在其中第一层间绝缘膜不与第三导电层叠置的区域中的厚度。
[0026]
在实施例中，形成第二半导体图案的步骤可以包括形成可以与电容器的第一电极叠置的蚀刻停止图案。
[0027]
在实施例中，形成沟槽结构的步骤可以包括暴露蚀刻停止图案。
[0028]
在实施例中，形成电容器的第二电极的步骤可以包括形成电容器的与蚀刻停止图案接触的第二电极。
[0029]
根据依照实施例的显示装置和制造显示装置的方法，可以减少掩模的数量，从而降低工艺成本且提高工艺效率。
[0030]
根据公开的实施例的效果不受以上例示内容的限制，更多不同的效果包括在说明书的精神和范围中。
附图说明
[0031]
通过参照附图详细描述公开的实施例，公开的上述和其他方面和特征将变得更加清楚，在附图中：
[0032]
图1是根据实施例的显示装置的平面图；
[0033]
图2是图1的显示装置的侧视图；
[0034]
图3是根据实施例的显示装置的一个像素的等效电路图；
[0035]
图4是示出一个像素和弯曲区域的外围的剖面的示意性剖视图；
[0036]
图5是示出制造根据实施例的显示装置的方法的流程图；
[0037]
图6至图21是示出制造根据实施例的显示装置的方法的工艺操作的示意性剖视图；
[0038]
图22是根据实施例的显示装置的示意性剖视图；
[0039]
图23是根据实施例的显示装置的示意性剖视图；
[0040]
图24是根据实施例的显示装置的示意性剖视图；
[0041]
图25是根据实施例的显示装置的示意性剖视图；
[0042]
图26是根据实施例的显示装置的示意性剖视图；
[0043]
图27是示出制造根据图26的实施例的显示装置的方法的流程图；以及
[0044]
图28至图30是示出制造根据图26的实施例的显示装置的方法的工艺操作的示意性剖视图。
具体实施方式
[0045]
现在将在下文中参照附图更全面地描述公开，在附图中示出了公开的实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于在此所阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达公开的范围。
[0046]
为了描述公开的实施例，可以不提供多个部分(部件)中的与描述不相关的一些部分(部件)，并且在整个说明书中，同样的附图标记表示同样的元件。
[0047]
在附图中，为了更好地理解、清楚和易于其描述，可以放大元件的尺寸和厚度。然而，公开不限于示出的尺寸和厚度。在附图中，为了清楚起见，可以夸大层、膜、面板、区域和其他元件的厚度。在附图中，为了更好地理解和易于描述，可以夸大一些层和区域的厚度。
[0048]
此外，在说明书中，短语“在平面图中”是指当从上方观察目标部分时的情形，短语“在示意性剖视图中”是指当从侧面观察通过竖直地切割目标部分所截取的示意性剖面时的情形。
[0049]
另外，术语“叠置”或其变型是指第一物体可以在第二物体的上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括层叠、堆叠、面对或面向、在
……
之上延伸、覆盖或部分覆盖或者如本领域普通技术人员将领会和理解的任意其他合适的术语。术语“面对”和“面向”是指第一元件可以直接或间接地与第二元件相对。在第三元件插置在第一元件与第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接地相对，不过仍然彼此面对。当元件被描述为与另一元件“不叠置”或“不”与另一元件“叠置”时，这可以包括元件彼此分隔开、彼此偏移或彼此分开或者如本领域普通技术人员将领会和理解的任意其他合适的术语。
[0050]
当层、膜、区域、基底或区被称为“在”另一层、膜、区域、基底或区“上”时，所述层、膜、区域、基底或区可以直接在所述另一层、膜、区域、基底或区上，或者在它们之间可以存在中间层、膜、区域、基底或区。相反，当层、膜、区域、基底或区被称为“直接在”另一层、膜、区域、基底或区“上”时，在它们之间可以不存在中间层、膜、区域、基底或区。此外，当层、膜、区域、基底或区被称为“在”另一层、膜、区域、基底或区“下方”时，所述层、膜、区域、基底或区可以直接在所述另一层、膜、区域、基底或区下方，或者在它们之间可以存在中间层、膜、区域、基底或区。相反，当层、膜、区域、基底或区被称为“直接在”另一层、膜、区域、基底或区“下方”时，在它们之间可以不存在中间层、膜、区域、基底或区。此外，“在
……
之上”或“在
……
上”可以包括定位在物体上或下方，并且不必暗示基于重力的方向。
[0051]
为了易于描述，可以在此使用空间相对术语“在
……
下方”、“在
……
之下”、“下”、“在
……
上方”、“上”等，以描述如附图中所示的一个元件或组件与另外的元件或组件之间的关系。将理解的是，空间相对术语除涵盖图中描绘的方位以外还旨在涵盖装置在使用或操作中的不同方位。例如，在附图中示出的装置被翻转的情况下，被定位“在”另一装置“下方”或“之下”的装置可以被放置“在”所述另一装置“上方”。因此，示例性术语“在
……
下方”可以包括下位置和上位置两者。装置也可以在其他方向上被定位，因此，可以根据方位不同地解释空间相对术语。
[0052]
在整个说明书中，当元件被称为“连接”到另一元件时，所述元件可以“直接连接”到所述另一元件，或者“间接连接”到所述另一元件并且在它们之间插置有一个或更多个中
间元件。还将理解的是，当术语“包括”、“包含”和/或其变型用在本说明书中时，这些术语或者该术语可以说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或附加其他特征、整体、步骤、操作、元件、组件和/或它们的任何组合。
[0053]
尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语可以用于将一个元件与另一元件区分开。因此，下面讨论的第一元件可以被命名为第二元件而不脱离一个或更多个实施例的教导。将元件描述为“第一”元件可以不要求或暗示第二元件或其他元件的存在。术语“第一”、“第二”等也可以在此用于区分元件的不同类或组。为了简洁，术语“第一”、“第二”等可以分别表示“第一类(或第一组)”、“第二类(或第二组)”等。
[0054]
如在此所使用的“大约(约)”或“近似”包括所陈述的值，并且意味着：考虑到所提及的测量和与特定量的测量有关的误差(即，测量系统的局限性)，在对于如由本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约(约)”可以意味着在一个或更多个标准偏差内，或者在所陈述值的
±
30％、
±
20％、
±
5％之内。
[0055]
在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任意组合。例如，“a和/或b”可以被理解为是指“a、b或a和b”。术语“和”和“或”可以以连接或分离的意义使用，并且可以被理解为等同于“和/或”。在说明书和权利要求中，出于其含义和解释的目的，短语
“……
中的至少一个”旨在包括“选自于
……
的组中的至少一个(者)”的含义。例如，“a和b中的至少一个(者)”可以被理解为表示“a、b或a和b”[0056]
除非另有定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下的含义一致的含义，并且将不以理想化或过于形式化的含义来解释它们，除非在说明书中清楚地限定。
[0057]
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般和描述性意义上使用，而不是出于限制的目的。
[0058]
在下文中，将参照附图描述公开的实施例。
[0059]
图1是根据实施例的显示装置的平面图。图2是图1的显示装置的侧视图。图2示出显示装置的在其厚度方向上弯曲的侧表面的形状。
[0060]
显示装置1可以是用于显示运动图像或静止图像的装置，显示装置1可以用作便携式电子装置(诸如移动电话、智能电话、平板个人计算机(pc)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(pmp)、导航系统和超移动pc(umpc))的显示屏，并且用于各种产品(诸如电视、膝上型计算机、监视器、广告牌和物联网)的显示屏。然而，公开不限于此。其他显示装置也可以包括在公开的精神和范围内。
[0061]
根据实施例的显示装置1在平面图中可以具有基本上矩形的形状。显示装置1在平面图中可以具有其拐角可以是直角的矩形形状。然而，公开不限于此，显示装置1在平面图中可以具有其拐角可以是圆形的角的矩形形状。
[0062]
在附图中，第一方向dr1可以表示平面图中的显示装置1的横向方向，第二方向dr2可以表示平面图中的显示装置1的纵向方向。第三方向dr3可以表示显示装置1的厚度方向。第一方向dr1和第二方向dr2可以彼此垂直地交叉，第三方向dr3可以是与其中放置有第一
方向dr1和第二方向dr2的平面交叉的方向，并且可以与第一方向dr1和第二方向dr2两者垂直地交叉。然而，将在实施例中描述的方向应当被理解为指相对方向，实施例不限于所描述的方向。
[0063]
除非另有定义，否则在本说明书中，相对于第三方向dr3表示的术语“上部”、“上表面”或“上侧”可以指显示表面的相对于显示面板100的一侧，术语“下部”、“下表面”或“下侧”可以指显示表面的相对于显示面板100的相对侧。
[0064]
参照图1和图2，显示装置1可以包括显示面板100。显示面板100可以是包括诸如聚酰亚胺的柔性聚合物材料或在公开的范围内的其他材料的柔性基底。因此，显示面板100可以是柔性的、可弯曲的、可折叠的或可卷曲的。
[0065]
显示面板100可以是有机发光显示面板。在以下实施例中，示出了有机发光显示面板被应用作为显示面板100的示例，但是公开不限于此，其他类型的显示面板(诸如液晶显示(lcd)面板、量子点有机发光显示(qd-oled)面板、量子点lcd(qd-lcd)面板、量子纳米发光显示面板(纳米发光显示(ned)面板)、微型led面板和其他类型的显示面板)可以被应用作为显示面板100。
[0066]
显示面板100可以包括其中一个图像或多个图像可以显示在屏幕上的显示区域da以及其中一个图像或多个图像不显示在屏幕上的非显示区域nda。显示面板100在平面图中可以被划分为显示区域da和非显示区域nda。非显示区域nda可以定位为或设置为围绕显示区域da。非显示区域nda可以形成边框或边缘。
[0067]
显示区域da在平面图中可以具有其拐角可以是直角的矩形形状或者在平面图中可以具有其拐角可以是圆形的角的矩形形状。显示区域da可以具有短边和长边。显示区域da的短边可以是在第一方向dr1上延伸的边。显示区域da的长边可以是在第二方向dr2上延伸的边。然而，显示区域da的平面形状不限于矩形形状，而是可以是圆形形状或椭圆形形状或各种其他形状。
[0068]
显示区域da可以包括像素。像素可以以矩阵形式或形状布置。像素中的每个可以包括发光层和可以控制发光层的发光量的电路层。电路层可以包括线、电极和至少一个晶体管。发光层可以包括有机发光材料。发光层可以被封装膜密封。下面将描述像素的详细构造。
[0069]
非显示区域nda可以定位为或设置为与显示区域da的两条短边和两条长边相邻。在这种情况下，非显示区域nda可以围绕显示区域da的所有边且形成显示区域da的边缘。然而，公开不限于此，非显示区域nda可以定位为或设置为仅与显示区域da的两条短边或两条长边相邻。
[0070]
显示面板100可以包括主区域ma和在第二方向dr2上连接到主区域ma的一侧的弯曲区域ba。显示面板100可以包括子区域sa，子区域sa的一侧可以在第二方向dr2上连接到弯曲区域ba，并且子区域sa可以在其厚度方向上弯曲以在厚度方向上与主区域ma叠置或部分叠置。
[0071]
显示区域da可以定位或设置在主区域ma中。非显示区域nda可以定位或设置在主区域ma的显示区域da的外围边缘部分中。
[0072]
主区域ma在平面图中可以具有与显示装置1的外部的形状类似的形状。主区域ma可以是定位或设置在一个表面中或一个表面上的平坦区域。然而，公开不限于此，除了主区
域ma的连接到弯曲区域ba的边缘(或边)之外的剩余边缘中的至少一个可以弯曲以形成弯曲表面或者可以在竖直方向上弯曲。
[0073]
当除了主区域ma的连接到弯曲区域ba的边缘(或边)之外的剩余边缘中的至少一个弯折或弯曲时，显示区域da也可以定位或设置在相应的边缘处。然而，公开不限于此，其中屏幕可以不显示的非显示区域nda可以定位或设置在弯折或弯曲边缘处，或者显示区域da和非显示区域nda可以一起定位或设置在弯折或弯曲边缘处。
[0074]
主区域ma的非显示区域nda可以放置在从显示区域da的外边界延伸到显示面板100的边缘的区域中。用于将信号施加到显示区域da的信号线或驱动电路可以定位或设置在主区域ma的非显示区域nda中。
[0075]
弯曲区域ba可以连接到主区域ma的一条短边。弯曲区域ba的宽度(在第一方向dr1上的宽度)可以比主区域ma的宽度(短边的宽度)小。主区域ma与弯曲区域ba之间的连接部分可以具有l形切割形状，以便减小边框的宽度。
[0076]
在弯曲区域ba中，显示面板100可以在与其显示表面的方向相反的方向上以一定曲率弯曲。由于显示面板100可以在弯曲区域ba中弯曲，因此显示面板100的表面可以反转。例如，显示面板100的面向上的一个表面可以通过弯曲区域ba面对显示面板100的侧表面的外侧，然后可以改变为面向下。
[0077]
子区域sa可以从弯曲区域ba延伸。子区域sa可以在与主区域ma平行的方向上从弯曲端点延伸。子区域sa可以在显示面板100的厚度方向上与主区域ma叠置。子区域sa可以在主区域ma的边缘处与非显示区域nda叠置，并且可以与主区域ma的显示区域da叠置。子区域sa的宽度可以与弯曲区域ba的宽度相等或相似，但是公开不限于此。
[0078]
垫部(pad portions，或称为“焊盘部”)可以定位或设置在显示面板100的子区域sa中。外部装置可以安装在垫部上(或附着到垫部)。外部装置的示例可以包括驱动芯片200、形成为柔性印刷板或刚性印刷板的驱动基底300等。例如，线连接膜、连接器或其他外部装置可以安装在垫部上作为外部装置。一个或更多个外部装置可以安装在子区域sa中。例如，如图1和图2中所示，驱动芯片200可以定位或设置在显示面板100的子区域sa中，驱动基底300可以附着到子区域sa的端部。作为示例，显示面板100可以包括连接到驱动芯片200的垫部和连接到驱动基底300的垫部两者。作为示例，驱动芯片200可以安装在膜上，并且膜可以附着到显示面板100的子区域sa。
[0079]
驱动芯片200可以安装在可以与显示面板100的显示表面共面的一个表面上。如上所述，由于弯曲区域ba可以弯曲和/或反转，因此驱动芯片200可以安装在显示面板100的在厚度方向上面向下的表面上，因此驱动芯片200的上表面可以面向下。
[0080]
例如，驱动芯片200可以使用各向异性导电膜附着到显示面板100上，或者可以通过超声波结合附着到显示面板100上。驱动芯片200的横向宽度可以比显示面板100的横向宽度小。驱动芯片200可以在横向方向(第一方向dr1)上定位或设置在子区域sa的中心部分中，驱动芯片200的左边缘和右边缘可以分别与子区域sa的左边缘和右边缘分隔开。
[0081]
驱动芯片200可以包括可以驱动显示面板100的集成电路。在实施例中，集成电路可以是可以产生并提供数据信号的数据驱动集成电路，但是公开不限于此。驱动芯片200可以连接到设置在显示面板100的垫部上的线垫(未示出)，以将数据信号提供到线垫(未示出)。连接到线垫(未示出)的线可以延伸到像素，以将数据信号施加到相应的像素。
[0082]
图3是根据实施例的显示装置的像素的等效电路图。
[0083]
参照图3，有机发光显示装置的像素的电路可以包括有机发光二极管oled、晶体管t1至t7以及电容器cst。数据信号data、第一扫描信号gw-p、第二扫描信号gw-n、第三扫描信号gi、发光控制信号em、第一电源电压elvdd、第二电源电压elvss和初始化电压vint可以施加到像素的电路。
[0084]
有机发光二极管oled可以包括阳极电极和阴极电极。电容器cst可以包括第一电极和第二电极。
[0085]
晶体管可以包括第一晶体管t1至第七晶体管t7。晶体管t1至t7中的每个可以包括栅电极、第一源/漏电极和第二源/漏电极。晶体管t1至t7中的每个的第一源/漏电极和第二源/漏电极中的任意一个可以变为源电极，另一个可以变为漏电极。
[0086]
晶体管t1至t7中的每个可以是薄膜晶体管。晶体管t1至t7中的每个可以是p型金属氧化物半导体(pmos)晶体管或n型金属氧化物半导体(nmos)晶体管中的任意一个。在实施例中，用作驱动晶体管的第一晶体管t1、用作数据传输晶体管的第二晶体管t2、用作第一发光控制晶体管的第五晶体管t5以及用作第二发光控制晶体管的第六晶体管t6可以是pmos晶体管。另一方面，用作补偿晶体管的第三晶体管t3、用作第一初始化晶体管的第四晶体管t4以及用作第二初始化晶体管的第七晶体管t7可以是nmos晶体管。pmos晶体管和nmos晶体管可以具有不同的特性。第三晶体管t3、第四晶体管t4和第七晶体管t7可以形成为具有相对高的截止特性的nmos晶体管，因此可以减少在有机发光二极管oled的发射时段期间驱动电流的泄漏。然而，公开不限于此。在公开的精神和范围内，晶体管可以是nmos和/或pmos的任意组合。
[0087]
在下文中，将详细描述各个组件。
[0088]
第一晶体管t1的栅电极可以连接到电容器cst的第一电极。第一晶体管t1的第一源/漏电极可以经由第五晶体管t5连接到第一电源电压elvdd的端子。第一晶体管t1的第二源/漏电极可以经由第六晶体管t6连接到有机发光二极管oled的阳极电极。第一晶体管t1可以根据第二晶体管t2的开关操作来接收数据信号data，并将驱动电流供应到有机发光二极管oled。
[0089]
第二晶体管t2的栅电极可以连接到第一扫描信号gw-p的端子。第二晶体管t2的第一源/漏电极可以连接到数据信号data的端子。第二晶体管t2的第二源/漏电极可以在连接到第一晶体管t1的第一源/漏电极的同时经由第五晶体管t5连接到第一电源电压elvdd的端子。第二晶体管t2可以根据第一扫描信号gw-p导通，以执行其中数据信号data可以被传输到第一晶体管t1的第一源/漏电极的开关操作。
[0090]
第三晶体管t3的栅电极可以连接到第二扫描信号gw-n的端子。第三晶体管t3的第一源/漏电极可以在连接到第一晶体管t1的第二源/漏电极的同时经由第六晶体管t6连接到有机发光二极管oled的阳极电极。第三晶体管t3的第二源/漏电极可以连接到电容器cst的第一电极、第四晶体管t4的第一源/漏电极以及第一晶体管t1的栅电极。第三晶体管t3可以根据第二扫描信号gw-n导通，以将第一晶体管t1的栅电极连接到第二源/漏电极且二极管连接第一晶体管t1。因此，可以通过第一晶体管t1的阈值电压在第一晶体管t1的第一源/漏电极与栅电极之间产生电压差。因此，其阈值电压可以被补偿的数据信号data可以供应到第一晶体管t1的栅电极，以补偿第一晶体管t1的阈值电压的偏差。
[0091]
第四晶体管t4的栅电极可以连接到第三扫描信号gi的端子。第四晶体管t4的第二源/漏电极可以连接到初始化电压vint的端子。第四晶体管t4的第一源/漏电极可以连接到电容器cst的第一电极、第三晶体管t3的第二源/漏电极以及第一晶体管t1的栅电极。第四晶体管t4可以根据第三扫描信号gi导通，以执行其中初始化电压vint可以被传输到第一晶体管t1的栅电极的操作，使得第一晶体管t1的栅电极的电压可以被初始化。
[0092]
第五晶体管t5的栅电极可以连接到发光控制信号em的端子。第五晶体管t5的第一源/漏电极可以连接到第一电源电压elvdd的端子。第五晶体管t5的第二源/漏电极可以连接到第一晶体管t1的第一源/漏电极和第二晶体管t2的第二源/漏电极。
[0093]
第六晶体管t6的栅电极可以连接到发光控制信号em的端子。第六晶体管t6的第一源/漏电极可以连接到第一晶体管t1的第二源/漏电极和第三晶体管t3的第一源/漏电极。第六晶体管t6的第二源/漏电极可以连接到有机发光二极管oled的阳极电极。
[0094]
第五晶体管t5和第六晶体管t6可以根据发光控制信号em同时地导通，使得驱动电流可以流入到有机发光二极管oled中。
[0095]
第七晶体管t7的栅电极可以连接到发光控制信号em的端子。第七晶体管t7的第一源/漏电极可以连接到有机发光二极管oled的阳极电极。第七晶体管t7的第二源/漏电极可以连接到初始化电压vint的端子。第七晶体管t7可以根据发光控制信号em导通，以使有机发光二极管oled的阳极电极初始化。
[0096]
第七晶体管t7可以接收与第五晶体管t5和第六晶体管t6相同的发光控制信号em。然而，由于第七晶体管t7可以是nmos晶体管，而第五晶体管t5和第六晶体管t6可以是pmos晶体管，因此第七晶体管t7可以以与第五晶体管t5和第六晶体管t6不同的时序导通。例如，当发光控制信号em可以是高电平时，第七晶体管t7可以导通且第五晶体管t5和第六晶体管t6可以截止。当发光控制信号em可以是低电平时，第七晶体管t7可以截止且第五晶体管t5和第六晶体管t6可以导通。因此，可以在第五晶体管t5和第六晶体管t6可以导通的发射时间点不执行通过第七晶体管t7的初始化操作，并且可以在第五晶体管t5和第六晶体管t6可以截止的非发射时间点执行通过第七晶体管t7的初始化操作。
[0097]
在实施例中，示出了其中第七晶体管t7的栅电极可以接收发光控制信号em的示例。然而，作为示例，像素的电路可以被构造为使得第七晶体管t7的栅电极可以接收第三扫描信号gi。
[0098]
电容器cst的第二电极可以连接到第一电源电压elvdd的端子。电容器cst的第一电极可以连接到第一晶体管t1的栅电极、第三晶体管t3的第二源/漏电极和第四晶体管t4的第一源/漏电极。有机发光二极管oled的阴极电极可以连接到第二电源电压elvss的端子。有机发光二极管oled可以从第一晶体管t1接收驱动电流，并且可以发光以显示图像。
[0099]
在下文中，将参照图4详细描述显示面板100的示意性剖面结构。图4示出显示面板100的显示区域da的像素和包括弯曲区域ba的非显示区域nda的示意性剖面结构的示例。
[0100]
图4是示出显示区域的像素和弯曲区域的外围的剖面的示意性剖视图。
[0101]
将参照图4描述显示面板100的显示区域da。
[0102]
显示区域da可以包括硅晶体管区域ar1和氧化物晶体管区域ar2，包括用作沟道的多晶硅的非氧化物无机半导体晶体管(在下文中，简称为“硅晶体管”)可以定位或设置在硅晶体管区域ar1中，包括用作沟道的氧化物半导体的氧化物半导体晶体管(在下文中，简称
为“氧化物晶体管”)可以定位或设置在氧化物晶体管区域ar2中。定位或设置在硅晶体管区域ar1中的硅晶体管可以是pmos晶体管，在图4中，用作驱动晶体管的第一晶体管t1可以被示出为硅晶体管的示例。定位或设置在氧化物晶体管区域ar2中的氧化物晶体管可以是nmos晶体管，在图4中，用作补偿晶体管的第三晶体管t3可以被示出为氧化物晶体管的示例。尽管在图4中未示出，但是可以是定位或设置在硅晶体管区域ar1中的其他硅晶体管的第二晶体管t2、第五晶体管t5和第六晶体管t6可以具有与第一晶体管t1基本上相同的堆叠结构。可以是定位或设置在氧化物晶体管区域ar2中的其他氧化物晶体管的第四晶体管t4和第七晶体管t7可以具有与第三晶体管t3基本上相同的堆叠结构。下面将描述硅晶体管和氧化物晶体管的详细描述。
[0103]
基体基底101、阻挡层102、缓冲层103、硅半导体层105、第一栅极绝缘膜gi1、第一导电层120、第一层间绝缘膜ild1、氧化物半导体层135、第二栅极绝缘膜gi2、第二导电层140、第二层间绝缘膜ild2、第三导电层150、第一过孔层via1、第四导电层160、第二过孔层via2、像素电极ano(或称为“阳极电极ano”)和像素限定膜pdl可以顺序地定位或设置在显示面板100的显示区域da中。上述层中的每个可以形成为单个膜或者可以形成为包括多个膜的堆叠膜。另一层可以定位或设置在层之间。
[0104]
基体基底101可以支撑定位或设置在基体基底101上方的各个层。基体基底101可以由例如绝缘材料(诸如聚合物树脂或其他合适的材料)制成。聚合物材料的示例可以包括聚醚砜(pes)、聚丙烯酸酯(pa)、聚芳酯(par)、聚醚酰亚胺(pei)、聚萘二甲酸乙二醇酯(pen)、聚对苯二甲酸乙二醇酯(pet)、聚苯硫醚(pps)、聚烯丙基化物、聚酰亚胺(pi)、聚碳酸酯(pc)、三乙酸纤维素(cat)、乙酸丙酸纤维素(cap)或它们的组合。基体基底101可以包括金属材料。
[0105]
基体基底101可以是柔性基底，柔性基底可以是可弯曲的、可折叠的或可卷曲的。制成柔性基底的材料的示例可以包括pi，但是公开不限于此，可以实现弯曲、折叠或卷曲的任何其他材料可以包括在公开的精神和范围内。
[0106]
当有机发光显示装置是背侧或双侧发射型时，可以使用透明基底。当有机发光显示装置是顶发射型时，不仅可以使用透明基底，还可以使用半透明或不透明基底。
[0107]
阻挡层102可以定位或设置在基体基底101上。阻挡层102可以防止杂质离子的扩散，防止湿气或外部空气的渗透，并且可以执行表面平坦化功能。阻挡层102可以包括氮化硅、氧化硅、氮氧化硅或其他材料。可以根据基体基底101的类型、工艺条件或其他条件省略阻挡层102。
[0108]
缓冲层103可以定位或设置在阻挡层102上。缓冲层103可以包括氮化硅、氧化硅、氮氧化硅和其他材料中的至少一种。可以根据基体基底101的类型、工艺条件或其他条件省略缓冲层103。
[0109]
硅半导体层105可以定位或设置在缓冲层103上。硅半导体层105可以定位或设置在硅晶体管区域ar1中。
[0110]
硅半导体层105可以由多晶硅、单晶硅、非晶硅或其他合适的材料制成。在硅半导体层105由多晶硅制成的情况下，可以通过使用结晶法(诸如快速热退火(rta)法、固相结晶(spc)法、准分子激光退火(ela)法、金属诱导结晶(mic)法、金属诱导横向结晶(milc)法、顺序横向固化(sls)法或在公开的精神和范围内的其他合适的方法)使非晶硅结晶来形成多
晶硅。
[0111]
硅半导体层105可以包括沟道区105c以及第一源区/漏区105a和第二源区/漏区105b，沟道区105c可以定位或设置为在其厚度方向上与其上方的第一栅电极121叠置，第一源区/漏区105a和第二源区/漏区105b可以分别定位或设置在沟道区105c的一侧和另一侧(或相对侧)上。硅半导体层105的第一源区/漏区105a和第二源区/漏区105b可以包括载流离子，因此可以具有比沟道区105c高的电导率和低的电阻。
[0112]
硅半导体层105可以是上述的第一晶体管t1、第二晶体管t2、第五晶体管t5和第六晶体管t6中的每个的半导体层，并且可以形成对应的晶体管的沟道。
[0113]
第一栅极绝缘膜gi1可以定位或设置在硅半导体层105上。第一栅极绝缘膜gi1可以覆盖硅半导体层105的除了其上可以形成有接触孔cnt1和cnt2的部分之外的上表面，并且也可以覆盖硅半导体层105的侧表面。第一栅极绝缘膜gi1可以大致定位或设置在基体基底101的整个表面上。
[0114]
第一栅极绝缘膜gi1可以包括硅化合物、金属氧化物或其他材料。例如，第一栅极绝缘膜gi1可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛或其他材料。上述材料可以单独使用或以它们的组合来使用。第一栅极绝缘膜gi1可以是单个膜或形成为不同材料的堆叠膜的多层膜。
[0115]
第一导电层120可以定位或设置在第一栅极绝缘膜gi1上。第一导电层120可以包括选自于钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的一种或更多种的金属。第一导电层120可以是单个膜或多层膜。
[0116]
第一导电层120可以包括定位或设置在硅晶体管区域ar1中的第一栅电极121以及定位或设置在氧化物晶体管区域ar2中的遮光图案122。第一栅电极121和遮光图案122可以包括相同或相似的材料。
[0117]
第一栅电极121可以是硅晶体管的栅电极。第一栅电极121可以连接到电容器cst的第一电极。电容器cst的第一电极可以使用第一栅电极121本身形成，或者可以使用从第一栅电极121延伸的部分形成。例如，第一导电层120的图案的一部分可以与硅半导体层105叠置，以在相应的部分处用作第一栅电极121，第一导电层120的图案的另一部分可以不与硅半导体层105叠置，以用作电容器cst的第一电极，电容器cst的第一电极可以与其上方的电容器cst的第二电极155叠置。
[0118]
遮光图案122可以用于防止可能会从显示面板100的下部入射的光进入定位或设置在遮光图案122上方的氧化物半导体层135。遮光图案122可以与氧化物半导体层135的沟道区135c叠置。
[0119]
在实施例中，遮光图案122可以用作氧化物晶体管的另一栅电极。例如，遮光图案122可以电连接到定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154中的任意一个或第二栅电极142。
[0120]
第一层间绝缘膜ild1可以定位或设置在第一导电层120上。第一层间绝缘膜ild1可以包括硅化合物、金属氧化物或其他材料。例如，第一层间绝缘膜ild1可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛或其他材料。上述材料可以单独使用或以它们的组合来使用。第一层间绝缘膜ild1可以是单个膜或形成为不同材料的堆叠
膜的多层膜。
[0121]
氧化物半导体层135可以定位或设置在第一层间绝缘膜ild1上。氧化物半导体层135可以定位或设置在氧化物晶体管区域ar2中。氧化物半导体层135可以包括氧化物半导体。氧化物半导体可以包括选自于锌(zn)、铟(in)、镓(ga)、锡(sn)、镉(cd)、锗(ge)和铪(hf)中的一种或更多种元素的一种或更多种氧化物。氧化物半导体可以包括氧化铟镓锌(igzo)、氧化锌锡(zto)、氧化铟锌(izo)和其他合适的材料中的至少一种。
[0122]
氧化物半导体层135可以包括沟道区135c以及第一源区/漏区135a和第二源区/漏区135b，沟道区135c定位或设置为在其厚度方向上与其上方的第二栅电极142叠置，第一源区/漏区135a和第二源区/漏区135b分别定位在沟道区135c的一侧和另一侧(或相对侧)上。氧化物半导体层135的第一源区/漏区135a和第二源区/漏区135b可以是导电区，并且可以具有比沟道区135c高的电导率和低的电阻。
[0123]
氧化物半导体层135可以是上述的第三晶体管t3、第四晶体管t4和第七晶体管t7中的每个的半导体层，并且可以形成对应的晶体管的沟道。
[0124]
第二栅极绝缘膜gi2可以定位或设置在氧化物半导体层135上。第二栅极绝缘膜gi2可以定位或设置在部分区域中，或者与第一栅极绝缘膜gi1不同地仅定位或设置在部分区域中。例如，第二栅极绝缘膜gi2可以覆盖氧化物半导体层135的沟道区135c，以暴露第一源区/漏区135a和第二源区/漏区135b的上表面和侧表面。第二栅极绝缘膜gi2可以具有与其上方的第二栅电极142的图案形状基本上相同的图案形状。
[0125]
第二栅极绝缘膜gi2可以包括硅化合物、金属氧化物或其他材料。例如，第二栅极绝缘膜gi2可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛或其他材料。上述材料可以单独使用或以它们的组合来使用。第二栅极绝缘膜gi2可以是单个膜，或者形成为不同材料的堆叠膜的多层膜。
[0126]
第二导电层140可以定位或设置在第二栅极绝缘膜gi2上。第二导电层140可以包括定位或设置在氧化物晶体管区域ar2中的晶体管的第二栅电极142。第二导电层140可以包括选自于钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的一种或更多种金属。第二导电层140可以是单个膜或多层膜。
[0127]
第二层间绝缘膜ild2可以定位或设置在第二导电层140上。第二层间绝缘膜ild2可以包括硅化合物、金属氧化物或其他材料。例如，第二层间绝缘膜ild2可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛或其他材料。上述材料可以单独使用或以它们的组合来使用。第二层间绝缘膜ild2可以是单个膜或形成为不同材料的堆叠膜的多层膜。
[0128]
沟槽结构op1可以形成在第二层间绝缘膜ild2中。沟槽结构op1的侧壁可以由第二层间绝缘膜ild2形成，沟槽结构op1的底表面可以由第一层间绝缘膜ild1形成。例如，沟槽结构op1可以形成为第二层间绝缘膜ild2的可以部分地暴露第一层间绝缘膜ild1的开口。即使在其中第二层间绝缘膜ild2可以被沟槽结构op1堆叠的状态下，也可以暴露第一层间绝缘膜ild1的可以与第一栅电极121叠置的部分。
[0129]
第二层间绝缘膜ild2的厚度可以比上述的第一栅极绝缘膜gi1、第二栅极绝缘膜gi2和第一层间绝缘膜ild1中的每个的厚度大。第二层间绝缘膜ild2可以由与第一层间绝
缘膜ild1相同的材料或相似的材料形成，但是公开不限于此。
[0130]
第三导电层150可以定位或设置在第二层间绝缘膜ild2上。第三导电层150可以包括选自于铝(al)、钼(mo)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的一种或更多种金属。第三导电层150可以是单个膜或多层膜。
[0131]
第三导电层150可以包括定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极152、电容器cst的第二电极155以及定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154。例如，电容器cst的第二电极155可以形成在与其上可以定位或设置有定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极152以及定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154的层相同的层上。
[0132]
在定位或设置在硅晶体管区域ar1中的晶体管中，第一源/漏电极151可以通过第一接触孔cnt1连接到硅半导体层105的第一源区/漏区105a，第一接触孔cnt1可以穿过第二层间绝缘膜ild2、第一层间绝缘膜ild1和第一栅极绝缘膜gi1且可以暴露硅半导体层105的第一源区/漏区105a。第二源/漏电极152可以通过第二接触孔cnt2连接到硅半导体层105的第二源区/漏区105b，第二接触孔cnt2可以穿过第二层间绝缘膜ild2、第一层间绝缘膜ild1和第一栅极绝缘膜gi1且可以暴露硅半导体层105的第二源区/漏区105b。
[0133]
在定位或设置在氧化物晶体管区域ar2中的晶体管中，第一源/漏电极153可以通过第三接触孔cnt3连接到氧化物半导体层135的第一源区/漏区135a，第三接触孔cnt3可以穿过第二层间绝缘膜ild2且可以暴露氧化物半导体层135的第一源区/漏区135a。第二源/漏电极154可以通过第四接触孔cnt4连接到氧化物半导体层135的第二源区/漏区135b，第四接触孔cnt4可以穿过第二层间绝缘膜ild2且可以暴露氧化物半导体层135的第二源区/漏区135b。
[0134]
电容器cst的第二电极155可以定位或设置在第二层间绝缘膜ild2上。电容器cst的第二电极155可以定位或设置在比定位或设置在氧化物晶体管区域ar2中的晶体管的第二栅电极142高的水平处。换句话说，第二栅电极142可以定位或设置在氧化物半导体层135上，氧化物半导体层135定位或设置在第一层间绝缘膜ild1上，第二层间绝缘膜ild2可以形成在第二栅电极142上，电容器cst的第二电极155可以定位或设置在第二层间绝缘膜ild2上。
[0135]
电容器cst的定位或设置在第二层间绝缘膜ild2上的第二电极155的一部分可以定位或设置在沟槽结构op1中。电容器cst的第二电极155可以与第一层间绝缘膜ild1的可以在沟槽结构op1内部形成沟槽结构op1的底表面的上表面直接接触。电容器cst的在沟槽结构op1中的第二电极155的部分和电容器cst的第一电极(第一电极连接到第二电极155下方的第一栅电极121)可以形成电容器cst，并且第一层间绝缘膜ild1插置在第二电极155与第一电极之间。
[0136]
如上所述，尽管电容器cst的第二电极155可以定位或设置在与其上可以定位或设置有定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极152以及定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154的层相同的层上，但是电容器cst可以通过沟槽结构op1仅由作为电容器cst的电介质
的第一层间绝缘膜ild1而不是第二层间绝缘膜ild2来保持。因此，可以减小电容器cst的第二电极155与第一栅电极121之间的间隔，因此可以增大电容器cst的电容。
[0137]
作为示例，由于电容器cst的第二电极155可以定位或设置在第二层间绝缘膜ild2上，因此两个绝缘层(例如，第一层间绝缘膜ild1和第二层间绝缘膜ild2)可以定位或设置在电容器cst的第二电极155与第一栅电极121之间。然而，由于电容器cst的第二电极155可以通过沟槽结构op1定位或设置在第一层间绝缘膜ild1上以在对应的区域中形成电容器cst，因此仅一个绝缘层(例如，第一层间绝缘膜ild1)可以定位或设置在电容器cst的第二电极155与第一栅电极121之间，使得电容器cst的电容可以进一步增大。
[0138]
作为示例，在实施例中，也可以在形成沟槽结构op1的同时蚀刻第一层间绝缘膜ild1的上侧的一部分。在这种情况下，可以减小电容器cst的电介质的厚度，使得可以进一步增大电容器cst的电容。
[0139]
电容器cst的第二电极155可以使用一个掩模与定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极152以及定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154同时地形成。如上所述，由于电容器cst的第二电极155可以使用同一掩模与另一源/漏电极同时地形成而不通过使用单独的导电层的单独的掩模工艺形成，因此可以减少掩模工艺的数量。
[0140]
第一过孔层via1可以定位或设置在第三导电层150上。第一过孔层via1可以包括无机绝缘材料或诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、苯并环丁烯(bcb)树脂或其他材料的有机绝缘材料。第一过孔层via1可以是单个膜或形成为不同材料的堆叠膜的多层膜。
[0141]
第四导电层160可以定位或设置在第一过孔层via1上。第四导电层160可以包括选自于钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的一种或更多种金属。第四导电层160可以是单个膜或多层膜。
[0142]
第四导电层160可以包括连接电极161。可以暴露定位或设置在硅晶体管区域ar1中的晶体管的第二源/漏电极152的第五接触孔cnt5可以定位或设置在第一过孔层via1中，连接电极161可以通过第五接触孔cnt5连接到第二源/漏电极152。
[0143]
第二过孔层via2可以定位或设置在连接电极161上。第二过孔层via2可以包括无机绝缘材料或诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、bcb树脂或其他材料的有机绝缘材料。第二过孔层via2可以是单个膜或形成为不同材料的堆叠膜的多层膜。
[0144]
像素电极ano可以定位或设置在第二过孔层via2上。像素电极ano可以是阳极电极。像素电极ano可以针对每个像素单独地定位或设置。像素电极ano可以通过第六接触孔cnt6电连接到连接电极161，第六接触孔cnt6可以穿过第二过孔层via2且可以暴露连接电极161的一部分。
[0145]
像素电极ano不限于此，并且可以具有堆叠膜结构，在所述堆叠膜结构中可以堆叠诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)或氧化铟(in2o3)的具有高逸出功的材料层和诸如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、铅(pb)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)或它们的混合物的反射材料层。具有高逸出功的层可以定位或设置在反射材
料层上方，并且可以定位或设置为靠近发光层el。像素电极ano可以具有ito/mg、ito/mgf2、ito/ag和ito/ag/ito的多层结构，但是公开不限于此。
[0146]
像素限定膜pdl可以定位或设置在像素电极ano上。像素限定膜pdl可以包括可以部分地暴露像素电极ano的开口。像素限定膜pdl可以由有机绝缘材料或无机绝缘材料制成。例如，像素限定膜pdl可以包括聚酰亚胺树脂、丙烯酸树脂、硅树脂化合物、聚丙烯酸树脂和其他材料中的至少一种。
[0147]
发光层el可以定位或设置在被像素限定膜pdl暴露的像素电极ano上。发光层el可以包括有机材料层。发光层的有机材料层可以包括有机发光层，并且可以包括空穴注入层/空穴传输层和/或电子注入层/电子传输层。
[0148]
阴极电极cat可以定位或设置在发光层el上。阴极电极cat可以是定位或设置在整个像素之上而不区分像素的共电极，或者定位或设置成连续层。像素电极ano、发光层el和阴极电极cat中的每个可以形成有机发光二极管oled。
[0149]
阴极电极cat可以包括诸如li、ca、lif/ca、lif/al、al、mg、ag、pt、pd、ni、au、nd、ir、cr、baf2、ba、它们的化合物或它们的混合物(例如，ag和mg的混合物或其他材料)的具有低逸出功的材料层。阴极电极cat还可以包括定位或设置在具有低逸出功的材料层上的透明金属氧化物层。
[0150]
像素电极ano、发光层el和阴极电极cat可以构成有机发光二极管oled。
[0151]
包括第一无机膜171、第一有机膜172和第二无机膜173的薄膜封装层170可以定位或设置在阴极电极cat上方。第一无机膜171和第二无机膜173可以在薄膜封装层170的端部处彼此接触。第一有机膜172可以被第一无机膜171和第二无机膜173密封。
[0152]
第一无机膜171和第二无机膜173中的每个可以包括氮化硅、氧化硅、氮氧化硅或其他材料。第一有机膜172可以包括有机绝缘材料。
[0153]
在下文中，将描述非显示区域nda。
[0154]
基体基底101、阻挡层102、缓冲层103、第一栅极绝缘膜gi1、第一层间绝缘膜ild1、第二层间绝缘膜ild2、第一过孔层via1、第四导电层160、第二过孔层via2和像素限定膜pdl可以顺序地定位或设置在显示面板100的非显示区域nda中。上述层中的每个可以形成为单个膜，或者可以形成为包括多个膜的堆叠膜。另一层可以定位或设置在层之间。
[0155]
非显示区域nda可以包括弯曲区域ba和弯曲开口op2。
[0156]
弯曲区域ba可以是非显示区域nda的其中可以未定位或设置有阻挡层102、缓冲层103、第一栅极绝缘膜gi1、第一层间绝缘膜ild1和第二层间绝缘膜ild2的区域以及其中可以暴露基体基底101的上表面的区域。
[0157]
在非显示区域nda中，弯曲开口op2可以穿过阻挡层102、缓冲层103、第一栅极绝缘膜gi1、第一层间绝缘膜ild1和第二层间绝缘膜ild2，基体基底101的一部分可以通过弯曲开口op2暴露。在弯曲开口op2中，阻挡层102、缓冲层103、第一栅极绝缘膜gi1、第一层间绝缘膜ild1和第二层间绝缘膜ild2的侧表面可以被暴露。阻挡层102、缓冲层103、第一栅极绝缘膜gi1、第一层间绝缘膜ild1和第二层间绝缘膜ild2的暴露的侧表面可以堆叠成如图4中所示的布置，但是公开不限于此。
[0158]
弯曲开口op2可以通过形成第一接触孔cnt1至第四接触孔cnt4的工艺和形成沟槽结构op1的工艺(这将在下面描述)来形成。由于弯曲开口op2的形成，因此可以防止当上述
显示装置1可以在弯曲区域ba中弯曲时可能会产生的弯曲应力。
[0159]
弯曲开口op2可以填充有第一过孔层via1。第一过孔层via1可以在非显示区域nda中定位或设置在第二层间绝缘膜ild2上，并且可以在弯曲区域ba中定位或设置在阻挡层102、缓冲层103、第一栅极绝缘膜gi1、第一层间绝缘膜ild1和第二层间绝缘膜ild2的暴露的侧表面上。第一过孔层via1可以与基体基底101的暴露的上表面直接接触。
[0160]
在非显示区域nda和弯曲区域ba中，连接线165可以定位或设置在第一过孔层via1上。连接线165可以由第四导电层160形成。连接线165可以与上述的连接电极161一起形成，并且可以由与形成连接电极161的材料相同的材料或类似的材料制成。
[0161]
第二过孔层via2和像素限定膜pdl可以定位或设置在连接线165上。在非显示区域nda中，可以省略第二过孔层via2和像素限定膜pdl中的至少一个。
[0162]
在下文中，将描述制造根据实施例的显示装置的方法。
[0163]
图5是示出制造根据实施例的显示装置的方法的流程图，图6至图21是示出制造根据实施例的显示装置的方法的工艺操作的示意性剖视图。
[0164]
参照图5和图6，首先，可以限定包括硅晶体管区域ar1和氧化物晶体管区域ar2的显示区域da以及定位或设置在显示区域da周围的非显示区域nda，并且可以在硅晶体管区域ar1中提供其上可以定位或设置硅半导体层105的基体基底101(s01)。
[0165]
如图6中所示，可以在基体基底101上顺序地堆叠阻挡层102和缓冲层103，可以在缓冲层103上形成硅半导体层，然后通过光刻工艺对硅半导体层进行图案化，使得可以形成硅半导体层105。
[0166]
参照图7和图8，可以在硅半导体层105上形成第一栅极绝缘膜gi1，并且可以在第一栅极绝缘膜gi1上形成包括第一栅电极121和遮光图案122的第一导电层120(s02)。
[0167]
可以在其上可以形成有硅半导体层105的缓冲层103的整个表面上形成第一栅极绝缘膜gi1。可以在第一栅极绝缘膜gi1上同时地形成第一栅电极121和遮光图案122。可以通过一个掩模工艺形成图案化的第一栅电极121和图案化的遮光图案122。例如，如图8中所示，可以在第一栅极绝缘膜gi1的整个表面上沉积用于第一导电层120的材料层，然后通过光刻工艺对所述材料层进行图案化，使得可以形成第一栅电极121和遮光图案122。
[0168]
参照图9和图10，可以在第一栅电极121和遮光图案122上形成第一层间绝缘膜ild1，并且可以在第一层间绝缘膜ild1上形成氧化物半导体层135(s03)。
[0169]
可以在其上可以形成有第一栅电极121和遮光图案122的第一栅极绝缘膜gi1的整个表面上形成第一层间绝缘膜ild1。可以在第一层间绝缘膜ild1上形成氧化物半导体层135。可以通过掩模工艺形成氧化物半导体层135。例如，如图10中所示，可以在第一层间绝缘膜ild1的整个表面上沉积用于氧化物半导体层135的材料层，然后通过光刻工艺对所述材料层进行图案化，使得可以形成氧化物半导体层135。
[0170]
参照图11，可以在氧化物半导体层135上形成第二栅极绝缘膜gi2，并且在第二栅极绝缘膜gi2上形成第二栅电极142(s04)。
[0171]
可以通过一个掩模工艺形成图案化的第二栅极绝缘膜gi2和图案化的第二栅电极142。可以在其上可以形成有氧化物半导体层135的第一层间绝缘膜ild1的整个表面上沉积用于第二栅极绝缘膜gi2的材料层，随后，可以在用于第二栅极绝缘膜gi2的材料层的沉积的整个表面上沉积用于第二栅电极142的材料层。可以用光致抗蚀剂层涂覆用于第二栅电
极142的材料层，可以通过曝光和显影形成光致抗蚀剂图案，并且可以使用光致抗蚀剂图案作为蚀刻掩模顺序地蚀刻用于第二栅电极142的材料层和用于第二栅极绝缘膜gi2的材料层。此后，可以通过剥离或灰化工艺去除光致抗蚀剂图案。在上文中，示出了其中光致抗蚀剂图案被用作蚀刻掩模直到第二栅极绝缘膜gi2可以被图案化的情况。然而，当下层通过图案化的上层被蚀刻时，上层可以用作硬掩模。在这种情况下，光致抗蚀剂图案可以与硬掩模一起用作蚀刻掩模。作为示例，在形成硬掩模之后，可以去除光致抗蚀剂图案，并且可以使用硬掩模作为蚀刻掩模来蚀刻下层。
[0172]
参照图12和图13，可以在第二栅电极142上堆叠第二层间绝缘膜ild2，并且可以在显示区域da中形成可以暴露硅半导体层105的一部分的第一接触孔cnt1和第二接触孔cnt2(s05)。
[0173]
可以通过一个掩模工艺形成接触孔cnt1和cnt2。可以使用同一掩模同时地形成第一接触孔cnt1和第二接触孔cnt2。例如，可以在其上可以形成有氧化物半导体层135、第二栅极绝缘膜gi2和第二栅电极142的第一层间绝缘膜ild1的整个表面上沉积用于第二层间绝缘膜ild2的绝缘层。可以在用于第二层间绝缘膜ild2的绝缘层上形成可以暴露硅半导体层105的一部分的第一光致抗蚀剂图案pr1，并且可以使用第一光致抗蚀剂图案pr1作为蚀刻掩模来蚀刻用于第二层间绝缘膜ild2的绝缘层、第一层间绝缘膜ild1和第一栅极绝缘膜gi1，使得可以形成可以暴露硅半导体层105的部分的第一接触孔cnt1和第二接触孔cnt2。
[0174]
可以通过形成第一接触孔cnt1和第二接触孔cnt2的操作s05和形成沟槽结构op1(沟槽结构op1可以暴露第一层间绝缘膜ild1的部分)、第三接触孔cnt3和第四接触孔cnt4的操作s06(这将在下面描述)而无需任何附加的工艺在非显示区域nda中形成弯曲开口op2，并且可以通过形成第一接触孔cnt1和第二接触孔cnt2的操作s05形成弯曲开口op2的部分。
[0175]
第一光致抗蚀剂图案pr1可以形成为暴露硅半导体层105的部分和弯曲区域ba的弯曲开口op2。当使用第一光致抗蚀剂图案pr1执行蚀刻时，可以在形成第一接触孔cnt1和第二接触孔cnt2的操作s05中同时地蚀刻弯曲区域ba中的第二层间绝缘膜ild2、第一层间绝缘膜ild1和第一栅极绝缘膜gi1，因此可以暴露对应的区域中的缓冲层103的部分。由于可以在操作s05中蚀刻第一接触孔cnt1和第二接触孔cnt2以暴露硅半导体层105的部分，因此也可能会在蚀刻工艺期间部分地蚀刻或损坏硅半导体层105。为了使可能会施加到硅半导体层105的损坏最小化，可以执行操作s05以仅蚀刻弯曲区域ba中的第二层间绝缘膜ild2、第一层间绝缘膜ild1和第一栅极绝缘膜gi1。因此，在操作s05中，非显示区域nda的缓冲层103可以保留而不被去除。可以通过形成第三接触孔cnt3、第四接触孔cnt4和沟槽结构op1的操作s06(这将在下面描述)来完成形成可以暴露基体基底101的表面的弯曲开口op2的工艺。
[0176]
参照图14，可以形成可以暴露氧化物半导体层135的部分的第三接触孔cnt3和第四接触孔cnt4以及可以暴露第一层间绝缘膜ild1的部分的沟槽结构op1(s06)。
[0177]
可以通过掩模工艺形成接触孔cnt3和cnt4、沟槽结构op1和弯曲开口op2。可以通过同一掩模同时地形成第三接触孔cnt3、第四接触孔cnt4和沟槽结构op1。例如，可以在其中可以形成有第一接触孔cnt1和第二接触孔cnt2的第二层间绝缘膜ild2上形成可以暴露氧化物半导体层135的部分和第一层间绝缘膜ild1的部分的第二光致抗蚀剂图案pr2，并且
可以使用第二光致抗蚀剂图案pr2作为蚀刻掩模来蚀刻第二层间绝缘膜ild2，使得可以形成可以暴露氧化物半导体层135的部分的第三接触孔cnt3和第四接触孔cnt4以及可以暴露第一层间绝缘膜ild1的部分的沟槽结构op1。通过以上工艺，也可以在其中可以形成有沟槽结构op1的区域中蚀刻第一层间绝缘膜ild1的上侧的部分。
[0178]
可以通过操作s06完成在非显示区域nda中形成弯曲开口op2的工艺。可以在操作s06中蚀刻在形成第一接触孔cnt1和第二接触孔cnt2的操作s05中未被蚀刻的非显示区域nda中的缓冲层103和阻挡层102。因此，可以完成形成可以暴露基体基底101的部分的弯曲开口op2的工艺。
[0179]
缓冲层103和阻挡层102的厚度可以与第二层间绝缘膜ild2的厚度类似。例如，当蚀刻缓冲层103和阻挡层102时，蚀刻两个组件的方法可以与蚀刻第二层间绝缘膜ild2的方法基本上相同，单独的工艺可以是不必要的。因此，可以通过操作s06蚀刻缓冲层103和阻挡层102，使得可以完成形成弯曲开口op2的工艺。
[0180]
参照图15，可以在第二层间绝缘膜ild2上形成图案化的第三导电层150(s07)。第三导电层150可以包括定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极152、定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154以及电容器cst的第二电极155。可以通过掩模工艺形成图案化的第三导电层150。例如，可以在第二层间绝缘膜ild2的整个表面上沉积用于第三导电层150的材料层。在沉积工艺中，可以在第一接触孔cnt1至第四接触孔cnt4的内侧以及沟槽结构op1的内侧上定位或沉积用于第三导电层150的材料层。因此，定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极152、定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154以及电容器cst的第二电极155可以分别连接到硅半导体层105、氧化物半导体层135和第一层间绝缘膜ild1。可以用光致抗蚀剂层涂覆用于第三导电层150的材料层，可以通过曝光和显影形成光致抗蚀剂图案，然后可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻用于第三导电层150的材料层。此后，如图15中所示，可以通过剥离或灰化工艺去除光致抗蚀剂图案，因此完成形成图案化的第三导电层150的工艺。
[0181]
参照图16和图17，可以在第三导电层150上形成第一过孔层via1，可以形成可以暴露定位或设置在硅晶体管区域ar1中的晶体管的第二源/漏电极152的部分的第五接触孔cnt5(s08)。
[0182]
第一过孔层via1可以包括例如包括感光材料的有机材料。第一过孔层via1可以堆叠在显示区域da和非显示区域nda中，并且可以具有大致平坦的表面。在这种情况下，非显示区域nda的弯曲区域ba的弯曲开口op2也可以填充有第一过孔层via1。可以在第三导电层150上施用用于第一过孔层via1的有机材料层，然后可以通过曝光和显影形成第五接触孔cnt5，第五接触孔cnt5可以暴露定位或设置在硅晶体管区域ar1中的晶体管的第二源/漏电极152的部分。
[0183]
参照图18，可以在第一过孔层via1上形成第四导电层160(s09)。
[0184]
第四导电层160可以包括定位或设置在显示区域da中的连接电极161以及定位或设置在非显示区域nda中的连接线165。可以通过掩模工艺形成图案化的第四导电层160。例如，可以在第一过孔层via1的整个表面上定位或沉积用于第四导电层160的材料层。在沉积
工艺中，可以在第五接触孔cnt5的内侧上沉积用于第四导电层160的材料层。因此，连接电极161可以连接到定位或设置在硅晶体管区域ar1中的晶体管的第二源/漏电极152。可以用光致抗蚀剂层涂覆用于第四导电层160的材料层，可以通过曝光和显影形成光致抗蚀剂图案，然后可以使用光致抗蚀剂图案作为蚀刻掩模来蚀刻用于第四导电层160的材料层。此后，可以通过剥离或灰化工艺去除光致抗蚀剂图案，因此如图18中所示，可以完整地形成图案化的第四导电层160。
[0185]
参照图19，可以在第四导电层160上形成第二过孔层via2，并且可以形成可以暴露连接电极161的部分的第六接触孔cnt6(s10)。
[0186]
第二过孔层via2可以包括例如包括感光材料的有机材料。第二过孔层via2可以堆叠在显示区域da和非显示区域nda中或仅堆叠在显示区域da中，并且可以具有大致平坦的表面。可以在第四导电层160上施用用于第二过孔层via2的有机材料层，然后可以通过曝光和显影形成可以暴露连接电极161的部分的第六接触孔cnt6。
[0187]
参照图20，可以在第二过孔层via2上形成阳极电极ano(s11)。
[0188]
可以通过掩模工艺形成图案化的阳极电极ano。例如，可以在第二过孔层via2的整个表面上沉积用于阳极电极ano的材料层。在沉积工艺中，用于阳极电极ano的材料层可以沉积在第六接触孔cnt6的内侧上且连接到连接电极161。
[0189]
参照图21，可以在其中可以形成有阳极电极ano的第二过孔层via2上形成图案化的像素限定膜pdl(s12)。
[0190]
像素限定膜pdl可以包括例如包含感光材料的有机材料。在这种情况下，可以通过施用用于堤层的有机材料层然后执行曝光和显影来形成图案化的像素限定膜pdl。
[0191]
像素限定膜pdl可以沿着像素的边界形成，并且可以与阳极电极ano部分地叠置。像素限定膜pdl可以形成为与第六接触孔cnt6叠置。当第六接触孔cnt6的内部空间被阳极电极ano部分地填充时，第六接触孔cnt6的剩余的内部空间可以被像素限定膜pdl完全地填充。
[0192]
如上所述，根据实施例，用于形成有机电容器cst的两个电极中的一个的单独的掩模工艺是不必要的。因此，可以减少掩模工艺的数量，从而可以提高工艺效率。
[0193]
在下文中，将描述其他实施例。在以下实施例中，可以省略或简化对与上述实施例相同的构造的描述，并且将主要描述以下实施例与上述实施例之间的差异。
[0194]
图22是根据实施例的显示装置的示意性剖视图。
[0195]
参照图22，根据实施例的显示装置1_1与图4的实施例中的显示装置1的不同之处可以在于沟槽结构op1_1的侧壁可以包括第二层间绝缘膜ild2和第一层间绝缘膜ild1的部分。
[0196]
在用于形成沟槽结构op1_1的蚀刻工艺中，可以在蚀刻第二层间绝缘膜ild2之后进一步蚀刻暴露的第一层间绝缘膜ild1。在这种情况下，沟槽结构op1_1的侧壁可以由第二层间绝缘膜ild2和第一层间绝缘膜ild1的部分形成。第一层间绝缘膜ild1的在电容器cst的第二电极155_1(第二电极155_1可以形成在沟槽结构op1_1上)与第一栅电极121之间的厚度可以比第一层间绝缘膜ild1的另一部分的厚度小或少或薄。
[0197]
在实施例中，可以进一步减小电容器cst的第二电极155_1与电容器cst的第一电极(第一电极连接到第一栅电极121)之间的间隔，因此可以进一步增大电容器cst的形成在
两个电极之间的电容。
[0198]
图23是根据实施例的显示装置的示意性剖视图。
[0199]
参照图23，根据实施例的显示装置1_2与图4的实施例中的显示装置1的不同之处可以在于沟槽结构op1_2的底表面可以由第二层间绝缘膜ild2形成。
[0200]
在实施例中，示出了其中当可以形成沟槽结构op1_2时可以不完全地去除第二层间绝缘膜ild2且第二层间绝缘膜ild2可以以小的厚度保留的示例。在这种情况下，沟槽结构op1_2可以在第二层间绝缘膜ild2上具有凹槽形状，并且沟槽结构op1_2的侧壁和底表面可以由第二层间绝缘膜ild2形成。
[0201]
在实施例中，电容器cst的第二电极155_2的定位或设置在沟槽结构op1_2中的部分可以不与第一层间绝缘膜ild1的上表面直接接触，第二层间绝缘膜ild2的部分和第一层间绝缘膜ild1可以定位或设置在电容器cst的第二电极155_2与第一栅电极121之间。然而，即使在这种情况下，第二层间绝缘膜ild2的厚度也可以比另一区域中的第二层间绝缘膜ild2的厚度小或少或薄，使得电容器cst的第二电极155_2与电容器cst的第一电极之间的间隔可以减小。
[0202]
图24是根据实施例的显示装置的示意性剖视图。
[0203]
参照图24，根据实施例的显示装置1_3与图4的实施例中的显示装置1的不同之处可以在于显示装置1_3可以包括在电容器cst的第二电极155_3与第一层间绝缘膜ild1之间的蚀刻停止图案137_3，蚀刻停止图案137_3可以与氧化物半导体层135形成在同一层上。
[0204]
蚀刻停止图案137_3可以在硅晶体管区域ar1中定位或设置在电容器cst的第二电极155_3与第一层间绝缘膜ild1之间，并且堆叠在第一层间绝缘膜ild1上。与其中沟槽结构op1的底表面可以由第一层间绝缘膜ild1形成的图4的实施例不同，根据实施例的沟槽结构op1_3的底表面可以由蚀刻停止图案137_3形成。因此，电容器cst的第二电极155_3可以不与第一层间绝缘膜ild1直接接触，而是可以与定位或设置在第一层间绝缘膜ild1上的蚀刻停止图案137_3直接接触。蚀刻停止图案137_3可以具有比沟槽结构op1_3的宽度(或长度)大的宽度(或长度)，并且可以至少从沟槽结构op1_3的侧壁向外突出。
[0205]
蚀刻停止图案137_3可以具有比氧化物半导体层135的沟道区135c的电导率大的电导率。蚀刻停止图案137_3可以具有与氧化物半导体层135的第一源区/漏区135a和第二源区/漏区135b相同或相似的电导率。因此，蚀刻停止图案137_3可以用作电极而不是用作电容器cst的电介质。例如，蚀刻停止图案137_3和电容器cst的与蚀刻停止图案137_3的上部接触的第二电极155_3可以构成电容器cst的堆叠型第二电极。
[0206]
电容器cst的第二电极155_3可以与蚀刻停止图案137_3的至少一部分叠置。在这种情况下，蚀刻停止图案137_3和第一层间绝缘膜ild1可以定位或设置在电容器cst的第二电极155_3与第一栅电极121之间。
[0207]
蚀刻停止图案137_3可以在形成沟槽结构op1时用作蚀刻停止件。因此，通过使电容器cst的电介质的厚度均匀，可以进一步改善电容器cst的均匀性和稳定性。
[0208]
在形成氧化物半导体层135的操作s03中，可以通过同一掩模同时地形成蚀刻停止图案137_3和氧化物半导体层135。因此，形成蚀刻停止图案137_3的材料可以与形成氧化物半导体层135的材料相同，蚀刻停止图案137_3可以定位或设置在与其上可以定位或设置氧化物半导体层135的层相同的层上。由于用于形成蚀刻停止图案137_3的单独的掩模可以是
不必要的，因此可以不增加工艺所需的掩模的数量。
[0209]
即使在这种情况下，单独的导电层对于形成第一栅电极121和电容器cst也可以是不必要的，用于形成单独的导电层的掩模也可以是不必要的，因此可以减少工艺所需的掩模的数量。
[0210]
图25是根据实施例的显示装置的示意性剖视图。
[0211]
参照图25，根据实施例的显示装置1_4与图24的实施例中的显示装置1_3的不同之处可以在于电容器cst的第二电极155_4可以与蚀刻停止图案137_4完全地叠置。
[0212]
在硅晶体管区域ar1中，蚀刻停止图案137_4可以定位或设置在电容器cst的第二电极155_4与第一层间绝缘膜ild1之间，蚀刻停止图案137_4可以堆叠在第一层间绝缘膜ild1上，电容器cst的第二电极155_4可以与蚀刻停止图案137_4完全地叠置。因此，可以进一步改善由电容器cst的第二电极155_4和蚀刻停止图案137_4与第一栅电极121形成的电容器cst的均匀性和稳定性。
[0213]
即使在这种情况下，单独的导电层对于形成第一栅电极121和电容器cst也可以是不必要的，用于形成单独的导电层的掩模也可以是不必要的，因此可以减少工艺所需的掩模的数量。
[0214]
图26是根据实施例的显示装置的示意性剖视图。
[0215]
参照图26，根据实施例的显示装置1_5与图4的实施例中的显示装置1的不同之处可以在于显示装置1_5可以不包括第二过孔层via2和第四导电层160，而是可以包括在非显示区域nda中的弯曲过孔层via0。
[0216]
例如，在非显示区域nda中，弯曲开口op2_5可以填充有弯曲过孔层via0而不是第一过孔层via1。弯曲过孔层via0可以包括无机绝缘材料或诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂、bcb树脂或其他材料的有机绝缘材料。弯曲过孔层via0可以是单个膜或形成为不同材料的堆叠膜的多层膜。弯曲过孔层via0可以由与第一过孔层via1相同或相似的材料制成，但是公开不限于此。
[0217]
非显示区域线156_5可以定位或设置在弯曲过孔层via0上。非显示区域线156_5可以由第三导电层150形成。非显示区域线156_5可以与上面描述的定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极151和152、定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154以及电容器cst的第二电极155一起形成，并且可以由与形成上述组件151、152、153、154和155的材料相同或相似的材料制成。
[0218]
第一过孔层via1可以定位或设置在非显示区域线156_5上，第一过孔层via1可以与显示区域da的第一过孔层via1同时地形成，以具有与显示区域da的第一过孔层via1的高度基本上相同的高度。
[0219]
在显示区域da中，阳极电极ano和像素限定膜pdl可以形成在第一过孔层via1上，并且阳极电极ano可以堆叠在第五接触孔cnt5_5中。
[0220]
即使在这种情况下，单独的导电层对于形成第一栅电极121和电容器cst也可以是不必要的，用于形成单独的导电层的掩模也可以是不必要的，因此可以减少工艺所需的掩模的数量。
[0221]
在下文中，将描述制造根据图26的实施例的显示装置的方法。
[0222]
图27是示出制造根据图26的实施例的显示装置的方法的流程图。图28至图30是示出制造根据图26的实施例的显示装置的方法的工艺操作的示意性剖视图。
[0223]
参照图27和图28，如上所述，可以通过形成第一接触孔cnt1至第四接触孔cnt4、沟槽结构op1和弯曲开口op2_5的操作s05和s06来形成弯曲开口op2_5。在操作s05和s06之后，可以在弯曲开口op2_5上形成弯曲过孔层via0(s06_5)。弯曲开口op2_5可以填充有弯曲过孔层via0，弯曲过孔层via0可以在弯曲开口op2_5中与基体基底101的上表面接触，并且与阻挡层102、缓冲层103、第一栅极绝缘膜gi1、第一层间绝缘膜ild1和第二层间绝缘膜ild2的侧表面以及第二层间绝缘膜ild2的上表面接触。
[0224]
参照图29和图30，可以在第二层间绝缘膜ild2和弯曲过孔层via0上形成第三导电层150(s07)。第三导电层150可以包括定位或设置在硅晶体管区域ar1中的晶体管的第一源/漏电极151和第二源/漏电极152、定位或设置在氧化物晶体管区域ar2中的晶体管的第一源/漏电极153和第二源/漏电极154、电容器cst的第二电极155以及定位或设置在弯曲过孔层via0上的非显示区域线156_5。
[0225]
可以在第三导电层150上形成第一过孔层via1(s08)。第一过孔层via1可以在显示区域da和非显示区域nda中具有相同的高度。
[0226]
虽然已经参照附图描述了公开的实施例，但是本领域技术人员将理解的是，可以在不脱离公开的精神和范围的情况下进行各种修改。因此，上述实施例应仅在描述性意义上考虑，而不是出于限制的目的。