三维存储器及其制造方法与流程

本发明涉及半导体技术领域，尤其涉及一种三维存储器的制造方法。

背景技术：

三维存储器通过垂直堆叠多层数据存储单元来解决二维或者平面闪存带来的限制，支持在更小的空间内容纳更高的存储容量，进而有效降低成本和能耗。然而，随着垂直堆叠数据存储单元的层数的不断增加，在堆叠结构中进行深孔刻蚀一次性形成沟道孔的难度越来越高。实际应用中，采用子沟道孔叠加的制造方法来降低一次性形成沟道孔的工艺难度。子沟道孔叠加的制造方法具体为：首先，将三维存储器的堆叠结构规划成多个子堆叠结构，针对多个子堆叠结构，对应地将沟道孔规划成多个子沟道孔；接着，在制造三维存储器的过程中，在最底层的子堆叠结构上先进行刻蚀形成贯穿最底层的子堆叠结构的最底层子沟道孔，再在最底层的子堆叠结构上依次形成第二层的子堆叠结构及第二层的子沟道孔，接下来，在第二层的子堆叠结构及第二层的子沟道孔上依次形成第三层的子堆叠结构及第三层的子沟道孔，重复上述方法，直到形成最终的堆叠结构和沟道孔。其中，叠加时每个子堆叠结构中的子沟道孔均连通，所有连通的子沟道孔一起形成最终的沟道孔。

然而，相关技术中采用子沟道孔叠加的制造方法形成的最终沟道孔，在后续的制程中存在漏电的风险。

技术实现要素：

为解决相关技术问题，本发明实施例提出一种三维存储器及其制造方法。

本发明实施例提供了一种三维存储器制造方法，包括：

提供基底结构；所述基底结构至少包括：第一子堆叠结构；多排穿过所述第一子堆叠结构的第一子沟道孔；

在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停止层；所述m为正整数；

在所述第一子堆叠结构上形成第二子堆叠结构；

在所述第二子堆叠结构中形成多排第二子沟道孔；其中，所述多排第二子沟道孔中的第m排第二子沟道孔延伸至所述第一停止层中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道孔均延伸至对应的第一子沟道孔中；在所述第m排第二子沟道孔所在的位置处，形成有分割顶部选择栅极(tsg，topselectgate)的沟槽。

上述方案中，所述第一停止层的材料包括钨或者氧化铝。

上述方案中，所述在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停止层，包括：

在所述第m排第一子沟道孔的表面形成第一沟槽；

在所述第一沟槽中填充第一材料，形成所述第一停止层。

上述方案中，所述第一沟槽的径宽大于所述第m排第一子沟道孔中各第一子沟道孔的顶部径宽。

上述方案中，所述基底结构还包括：位于所述多排第一子沟道孔中的第一牺牲层；

所述方法还包括：

去除所述第一牺牲层；其中，在去除所述第一牺牲层的过程中，所述第m排第一子沟道孔中的第一牺牲层未被去除；

形成存储器材料层，所述存储器材料层覆盖所述第m排第二子沟道孔的侧壁和所述第一停止层的顶面，且覆盖连通的第一子沟道孔和第二子沟道孔的侧壁和底面；

对所述存储器材料层进行刻蚀，以去除覆盖在所述顶面以及所述底面的存储器材料层；

填充介质材料。

上述方案中，所述基底结构还包括：多排穿过所述第一子堆叠结构的虚设第一子沟道孔；

所述在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停止层时，包括：

在多排虚设第一子沟道孔上形成第二停止层；

所述在所述第二子堆叠结构中形成多排第二子沟道孔时，包括：

在所述第二子堆叠结构中形成多排虚设第二子沟道孔；其中，所述多排虚设第二子沟道孔均延伸至对应的所述第二停止层中。

本发明实施例还提供了一种三维存储器，包括：

第一子堆叠结构；

多排穿过所述第一子堆叠结构的第一子沟道孔；

位于多排第一子沟道孔中的第m排第一子沟道孔上的第一停止层；所述m为正整数；

位于所述第一子堆叠结构上的第二子堆叠结构；

位于所述第二子堆叠结构中的多排第二子沟道孔；其中，所述多排第二子沟道孔中的第m排第二子沟道孔延伸至所述第一停止层中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道均孔延伸至对应的第一子沟道孔中；在所述第m排第二子沟道孔所在的位置处，形成有分割顶部选择栅极tsg的沟槽。

上述方案中，所述第一停止层的材料包括钨或者氧化铝。

上述方案中，用于形成所述第一停止层的第一沟槽的径宽大于所述第m排第一子沟道孔中各第一子沟道孔的顶部径宽。

上述方案中，所述三维存储器还包括：

位于所述第m排第一子沟道孔中的第一牺牲层；

存储器材料层；所述存储器材料层覆盖所述第m排第二子沟道孔的侧壁，且覆盖连通的第一子沟道孔和第二子沟道孔的侧壁；

位于第m排第二子沟道孔及所述连通的第一子沟道孔和第二子沟道孔中的介质材料。

上述方案中，所述三维存储器还包括：

多排穿过所述第一子堆叠结构的虚设第一子沟道孔；

位于多排虚设第一子沟道孔上的第二停止层；

位于所述第二子堆叠结构中的多排虚设第二子沟道孔；其中，所述多排虚设第二子沟道孔均延伸至对应的第二停止层中。本发明实施例提供了一种三维存储器及其制造方法；其中，方法包括：提供基底结构；所述基底结构至少包括：第一子堆叠结构；多排穿过所述第一子堆叠结构的第一子沟道孔；在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停止层；所述m为正整数；在所述第一子堆叠结构上形成第二子堆叠结构；在所述第二子堆叠结构中形成多排第二子沟道孔；其中，所述多排第二子沟道孔中的第m排第二子沟道孔延伸至所述第一停止层中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道孔均延伸至对应的第一子沟道孔中；在所述第m排第二子沟道孔所在的位置处，形成有分割tsg的沟槽。可以理解的是，在形成沟道孔的过程中，由于第m排沟道孔处需要叠加形成用于分割tsg的沟槽，基于此，在刻蚀第m排沟道孔时，第m排沟道孔出现变形的概率较其它排沟道孔出现变形的概率大。本发明实施例中，在第m排第一子沟道孔的顶部设置停止栓塞(即第一停止层)，并通过该停止栓塞将第m排第一子沟道和第m排第二子沟道的连通切断，以制止第m排第二子沟道的变形对第m排第一子沟道的影响，从而可以避免第m排第一子沟道侧壁的存储器材料层受到损伤，也就避免了后续制程中第m排第一子沟道侧壁中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中沟道孔漏电的风险。

附图说明

图1a为本发明实施例提供的三维存储器中沟道孔的二维分布示意图；

图1b为本发明实施例提供的三维存储器中形成有分隔tsg的半导体结构的剖面示意图；

图1c为本发明实施例提供的电镜下观察到的三维存储器中沟道孔的圆度情况；

图1d为本发明实施例提供的利用两种不同的制造方法得到的九排沟道孔中各排沟道孔的圆度平均值情况；

图2为本发明实施例提供的三维存储器的制造方法的实现流程示意图一；

图3a-3e为本发明实施例提供的三维存储器的制造方法的过程示意图一；

图4a-4e为本发明实施例提供的一种第一停止层制造的过程示意图；

图5a-5d为本发明实施例提供的对虚设沟道孔填充的方法的过程示意图；

图6为本发明实施例提供的利用黑盒检测的方式检查晶圆上各裸片中沟道孔的穿通情况的统计结果的示意图；

图7为本发明实施例提供的三维存储器的制造方法的实现流程示意图二；

图8a至8d-2为本发明实施例提供的三维存储器的制造方法的过程示意图二。

附图标记说明：

10-基底结构；110-第一子堆叠结构；111-第一材料层；112-第二材料层；120-第一子沟道孔；120a-第一子沟道孔中的第m排第一子沟道孔；120b-第一子沟道孔中除第m排第一子沟道孔之外的其它排第二子沟道孔；130-第一停止层；140-第一牺牲层；210-第二子堆叠结构；220-第二子沟道孔；220a-第二子沟道孔中的第m排第一子沟道孔；220b-第二子沟道孔中除第m排第一子沟道孔之外的其它排第二子沟道孔；120＇-虚设第一子沟道孔；130＇-第二停止层；220＇-虚设第二子沟道孔。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。

三维存储器技术向着高密度和高容量转移，如三维nand型存储器从64层到128层架构甚至更多层架构的转移，垂直于衬底的垂直方向上栅极层的数量已经显著增加。栅极层的数量增加导致三维nand型的块尺寸显著增大，这又引起更长的读取和擦除时间、更长的数据传输时间和更低的存储效率。

为了解决存储效率低的问题，通过一个或多个沟槽将tsg划分成多个子tsg，从而将每个块分隔成多个子块。每个子块都具有相应的子tsg，可以通过控制相应的子tsg而单独操作每个子块。

在一些实施例中，如图1a的方框中所示，所述三维存储器可以包括多排沟道孔，其中，多排沟道孔中每九排沟道孔中包括有栅缝隙(gls，gatelineslit)，每九排沟道孔中第五排沟道孔的位置处叠加有分隔所述tsg的沟槽。

在一些实施例中，三维存储器中包括多个沟道孔，形成沟道孔的过程包括：在衬底上形成第一子堆叠结构；在所述第一子堆叠层中形成第一子沟道孔；在第一子沟道孔中填充多晶硅，形成第一牺牲层；在第所述一子堆叠结构上形成第二子堆叠结构；在所述第二子堆叠结构上形成tsg；对所述tsg及部分所述第二子堆叠结构进行刻蚀，形成沟槽，以分隔所述tsg；其中，所述第一子堆叠结构和第二子堆叠结构均包括若干间隔排列的第一材料层和第二材料层；在形成分隔所述tsg的沟槽时，该沟槽延伸至第二子堆叠结构的三层隔排列的第一材料层和第二材料层中；利用氧化物对分隔所述tsg的沟槽进行填充(该处形成的半导体结构如图1b所示)；在所述第二子堆叠结构中形成第二子沟道孔；其中，所述第二子沟道孔与对应的第一子沟道孔连通；在形成分隔所述tsg的沟槽的位置处同样会形成第二子沟道孔。

可以理解的是，tsg切割沟槽位于通道第五排区域，沟槽填充氧化物导致第五行位置处的第二子沟道孔变形和局部倾斜比其他排第二子沟道孔更严重。如图1c所示，在显微镜的观测下，可以看到第五第五排区域位置处的第二子沟道孔呈椭圆形状，明显比其他排的第二子沟道孔的圆度差。如图1d所示，对三维存储器的九排沟道孔的圆度值进行统计发现，第五排沟道孔的圆度值最差。

此时，当连通的第一子沟道孔和第二子沟道孔一起进行穿通处理时，第五排沟道孔侧壁的存储器材料层容易出现破损。在后续制程中，第五排沟道孔侧壁中填充的多晶硅会与堆叠结构中牺牲层去除后填充的栅极介质导通，而由于第五排沟道孔内部具有与其它排沟道孔一致的结构，所述堆叠结构中各层填充栅极介质相连，即在第五排沟道孔中两层子堆叠结构叠加处的多晶硅与沟道孔中两层子堆叠结构叠加处的栅极介质导通，此时，当对其它排沟道孔中的栅极介质施加电压时，第五排沟道孔中的多晶硅也会带电，从而出现漏电的现象。

基于此，在本发明实施例的各种实施例中，在第m排第一子沟道孔的顶部设置停止栓塞，并通过该停止栓塞将第m排第一子沟道和第m排第二子沟道的连通切断，以制止第m排第二子沟道的变形对第m排第一子沟道的影响，从而可以避免第m排第一子沟道侧壁的存储器材料层受到损伤，也就避免了后续制程中第m排第一子沟道侧壁中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中沟道孔漏电的风险。

本发明实施例提供一种三维存储器的制造方法，图2为本发明实施三维存储器的制造方法流程示意图。如图2所示，所述方法包括以下步骤：

步骤201：提供基底结构；所述基底结构至少包括：第一子堆叠结构；多排穿过所述第一子堆叠结构的第一子沟道孔；

步骤202：在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停止层；所述m为正整数；

步骤203：在所述第一子堆叠结构上形成第二子堆叠结构；

步骤204：在所述第二子堆叠结构中形成多排第二子沟道孔；其中，所述多排第二子沟道孔中的第m排第二子沟道孔延伸至所述第一停止层中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道孔均延伸至对应的第一子沟道孔中；在所述第m排第二子沟道孔所在的位置处，形成有分割tsg的沟槽。

图3a-3e为本发明一实施例的三维存储器制造的过程示意图。下面结合图5a-5d描述本实施例的三维存储器的形成过程。

其中，在步骤201中，参考图3a，所述基底结构10至少包第一子堆叠结构110、第一子沟道孔120。

实际应用时，本发明实施中所述基底结构10的制造方法可以包括以下步骤：

步骤201a：形成第一子堆叠结构110；

步骤201b：形成穿过所述第一子堆叠结构110的第一子沟道孔120，得到所述基底结构10。

其中，在步骤201a中，实际应用时，可以在衬底上形成所述第一子堆叠结构110。这里，所述衬底，可以包括至少一个单质半导体材料(如，硅(si)衬底、锗(ge)衬底)、至少一个有机半导体材料或者在本领域已知的其他半导体材料。

述第一子堆叠结构110包括若干间隔排列的第一材料层111和第二材料层112；所述第一材料层111也可以称为介电层，第一材料层111的材料包括但不限于硅氧化物层、碳化硅层中的一种或多种；所述第二材料层112也可以称为伪栅极层或牺牲层，第二材料层112的材料包括但不限于硅氮化物层、硅氮氧化物中的一种或多种；在后续的制程中，所述第二材料层112可以被去除，并在被去除后的位置处填充栅极材料(如，金属钨(w))，在填充栅极材料后，该第二材料层对应位置处被称为栅极层(该工艺也被称为后栅工艺)。在一些具体实施例中，第一材料层111可以由氧化硅(sio2)形成；第二材料层112可由氮化硅(sin)形成，从而形成的第一子堆叠结构110为氮化物-氧化物(no)叠层。实际应用时，第一材料层111和第二材料层112均可以通过化学气相沉积(cvd，chemicalvapourdeposition)或原子层沉积(ald，atomiclayerdeposition)等工艺形成；其中，第一材料层111和第二材料层112可以具有彼此相同的厚度，也可以具有彼此不同的厚度。

在步骤201b中，第一子沟道孔120中可以包含两类子沟道孔；其中，第一类子沟道孔包括第一子沟道孔120中的第m排第一子沟道孔120a，第二类子沟道孔包括第一子沟道孔120中的除第m排之外的其它排第二子沟道孔120b。这里，在一些具体实施例中，第一类子沟道孔具体可以为九排第一子沟道孔120中的第五排第一子沟道孔120a，第二类子沟道孔具体可以为九排第一子沟道孔120中的第一至四以及第六至九排第一子沟道孔120b。实际应用中，所述第一子沟道孔120的横截面形状可以包括圆形或者方形等。实际应用时，第一子沟道孔120可以通过干法刻蚀工艺形成。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是cf4等，或者在本领域已知的其它可用于刻蚀第一材料层111和第二材料层112的刻蚀气体。

实际应用中，基底结构10还可以包括位于所述第一子沟道孔120底部的外延层等。所述外延层用于将沟道孔中沟道层与衬底中阱区电性连接。

需要说明的是，这里仅介绍了基底结构10仅包括一层子沟道孔的情况。实际应用中，基底结构10还可以包括子堆叠结构及多层子沟道孔，当子沟道孔的层数大于两层时，第一子堆叠结构110及第一子沟道孔120的下方还存在其它堆叠的子堆叠结构和子沟道孔。

在步骤202中，参考图3b，在多排第一子沟道孔120中的第m排第一子沟道孔120a上形成第一停止层130。

这里，所述第m排第一子沟道孔120a为多排第一子沟道孔120中特定的一排或几排，该一排或几排第一子沟道孔120a上方的第m排第二子沟道孔的部分位置处会叠加分割的沟槽，因此，第m排第二子沟道孔的几何规格程度较差，如圆度较差。需要说明的是，第m排沟道孔(包括第m排第一子沟道孔120a及后续的第m排第二子沟道孔220a)不用于存储数据。

实际应用时，在一些实施例中，所述在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停止层的制造方法可以包括以下步骤：

步骤202a：在所述第m排第一子沟道孔120a的表面形成第一沟槽；

步骤202b：在所述第一沟槽中填充第一材料，形成所述第一停止层130。

图4a-4e为本发明一实施例的第一停止层130制造的过程示意图。下面结合图4a-4e描述本实施例的第一停止层130的形成过程。

在步骤202a中，首先参考图4a，在所述第m排第一子沟道孔120a的表面形成第一掩模，所述第一掩模中图案的几何中心与形成第m排第一子沟道孔120a时的第二掩模中图案的几何中心相同，但考虑到第m排第二子沟道孔220b可能与第m排第一子沟道孔120b存在沿子沟道孔径向方向的偏移，第一掩模中图案的尺寸比第二掩模中图案的尺寸大，实际应用中，该大出的尺寸不能影响相邻子沟道孔的尺寸。实际应用中，所述第一掩模可以包括沿第一子堆叠结构堆叠方向依次设置的碳层、氮氧化硅(sion)层及光刻胶(pr)

接下来参考图4b，按照第一掩模进行光刻。

接下来参考图4c，去掉第一掩模，形成第一沟槽。可以理解的是，所述第一沟槽的径宽大于所述第m排第一子沟道孔中各第一子沟道孔的顶部径宽。这里，所述第一沟槽的径宽可以理解为第一沟槽开口沿子沟道孔径向方向的宽度尺寸；所述第m排第一子沟道孔中各第一子沟道孔的顶部径宽可以理解为各第一子沟道孔的顶部开口沿子沟道孔径向方向的宽度。

在步骤202b中，参考图4d，在第一沟槽中沉积第一材料，形成第一材料层。所述第一材料可以通过cvd或ald等工艺实现沉积。在一些实施例中，第一材料即第一停止层的材料可以包括钨或者氧化铝。

实际应用时，参考图4e，还需要对第一材料层的顶面进行抛光处理，以使第一停止层130的顶面与第一子堆叠结构110的表面平齐。实际应用中，可以通过化学机械研磨(cmp，chemicalmechanicalpolishing)对第一材料层的顶面进行抛光处理。

可以理解的是，当本发明实施例中的三维存储器仅包括两层堆叠的子沟道孔时，第一停止层可以设置在第m排两层堆叠的子沟道孔之间的位置处；而当本发明实施例中的三维存储器包括两层以上堆叠的子沟道孔时，第一停止层可以设置在第m排最高层堆叠的子沟道孔与最高层堆叠的子沟道孔相邻的次高层堆叠的子沟道孔之间的位置处。

在步骤203中，参考图3c，形成覆盖所述第一子堆叠结构110的第二子堆叠结构210。实际应用时，所述第二子堆叠结构120的总高度可以与所述第一子堆叠结构110的总高度相同或不同。实际应用时，在第一子堆叠结构110上形成第二子堆叠结构210的过程类似于步骤201a中在衬底上形成第一子堆叠结构110的过程。所述第二子堆叠结构210的组成、材料、形成工艺等均与第一子堆叠结构110相同。

在步骤204中，参考图3d，在第二子堆叠结构210中，且位于每个第一子沟道孔120上方对应的位置处形成第二子沟道孔结构220。对应地，第二子沟道孔220中可以包含两类子沟道孔即第三类子沟道孔和第四类子沟道孔；其中，所述第三类子沟道孔包括第二子沟道孔220中的第m排第二子沟道孔220a，第四类子沟道孔包括第二子沟道孔220中的除第m排之外的其它排第二子沟道孔220b。这里，在一些具体实施例中，第三类子沟道孔具体可以为九排第二子沟道孔220中的第五排第二子沟道孔220a，第四类子沟道孔具体可以为九排第二子沟道孔220中的第一至四以及第六至九排第二子沟道孔220b。实际应用时，在第二子堆叠结构210上形成第二子沟道孔220的过程类似于步骤201b中在第一子堆叠结构110中形成第一子沟道孔120的过程。

需要说明的是，每个第m排第二子沟道孔220a的底部延伸至对应的每个第m排第一子沟道孔120a上方的第一停止层130中，即每个第m排第二子沟道孔220a与对应的每个第m排第一子沟道孔120a被相应的第一停止层隔断，不导通；而每个第二子沟道孔220中的除第m排之外的其它排第二子沟道孔220b的底部延伸至对应的每个第一子沟道孔120b中，即每个第二子沟道孔220b与对应的每个第一子沟道孔120b连通。

实际应用中，所述基底结构10还可以包括第一牺牲层140，所述第一牺牲层140位于所述第一子沟道孔120中。在所述步骤201b之后，所述基底结构10的制造方法还包括：

步骤201c：在所述第一子沟道孔120中形成第一牺牲层140；

步骤201d：将所述第一牺牲层140的顶面进行抛光处理；所述第一牺牲层140的顶面与所述第一子堆叠结构110的顶面平齐。

在步骤201c中，实际应用时，所述第一牺牲层140在第一子堆叠结构110及第一子沟道孔120上形成第二子堆叠结构210时起到支撑的作用。所述第一牺牲层140可以通过cvd或ald等工艺形成，第一牺牲层140的材料可以包括多晶硅等。

在步骤201d中，实际应用时，为了使第二子堆叠结构150能够在平坦的结构面上生长需要对第一牺牲层140的顶面进行抛光处理。实际应用中，可以通过cmp对第一牺牲层140的顶面进行抛光处理。

实际应用中，在步骤204之后，还需要在沟道孔中形成存储器层，所述方法包括：

步骤a：去除所述第一牺牲层140；其中，在去除所述第一牺牲层140的过程中，所述第m排第一子沟道孔120a中的第一牺牲层未被去除；

步骤b：形成存储器材料层，所述存储器材料层覆盖所述第m排第二子沟道孔120a的侧壁和所述第一停止层130的顶面，且覆盖连通的第一子沟道孔120和第二子沟道孔220的侧壁和底面；

步骤c：对所述存储器材料层进行刻蚀，以去除覆盖在所述顶面以及所述底面的存储器材料层；

步骤d：填充介质材料。

在步骤a中，可以理解的是，由于第一停止层130的作用，第一子沟道孔120中的第m排第一子沟道孔120a中的第一牺牲层未被去除，而第一子沟道孔120中的除第m排之外的其它排第一子沟道孔120b中的第一牺牲层均被去除。实际应用时，可以通过湿法刻蚀去除所述第一牺牲层140。这里，湿法刻蚀可以采用显影剂执行，如，四甲基氢氧化铵(tmah)。

在步骤b中，在沟道孔中形成存储器材料层的过程可以包括：沿所述第一沟道孔及第二沟道孔的径向方向，由外向内依次形成阻挡层、电荷捕获层、隧穿层和沟道层，其中，阻挡层覆盖于所述第一沟道孔及第二沟道孔的侧壁表面，电荷捕获层覆盖于所述阻挡层表面，隧穿层覆盖于所述电荷捕获层表面，沟道层覆盖于所述隧穿层表面，构成onop(氧化物-氮化物-氧化物-多晶硅)结构。所述阻挡层用于阻挡所述存储器层中的电荷流出；所述电荷捕获层用于捕获并存储电荷；所述隧穿层用于产生电荷；所述沟道层用于起到支撑的作用。实际应用中，所述存储器材料层可以通过cvd或ald等工艺形成。实际应用中，第m排第一子沟道孔120a中仍保留第一牺牲层140，而第m排第二子沟道孔220b中形成了存储器材料层，连通的第一子沟道孔120b和第二子沟道孔220b中均形成了存储器材料层。

在步骤c中，主要是对存储器材料层的底部进行穿通处理，得到存储器层。实际应用中，可以采用干法刻蚀实现所述穿通处理过程。实际应用中，如图3e，第m排第一子沟道孔120a中仍保留第一牺牲层140，而第m排第二子沟道孔220b中形成了存储器层，连通的第一子沟道孔120b和第二子沟道孔220b中均形成了存储器层。

在步骤d中，实际应用中，所述介质材料可以起到支撑和绝缘的作用，所述介质材料可以包括氧化硅。实际应用中，可以通过cvd或ald等工艺实现该介质材料的填充。实际应用中，如图3e，第m排第一子沟道孔120a中仍保留第一牺牲层140，而第m排第二子沟道孔220b中填充了该介质材料，连通的第一子沟道孔120b和第二子沟道孔220b中均填充了该介质材料。

本发明实施例提供的三维存储器的制造方法，本发明实施例提供了一种三维存储器及其制造方法；其中，方法包括：提供基底结构；所述基底结构至少包括：第一子堆叠结构；多排穿过所述第一子堆叠结构的第一子沟道孔；在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停止层；所述m为正整数；在所述第一子堆叠结构上形成第二子堆叠结构；在所述第二子堆叠结构中形成多排第二子沟道孔；其中，所述多排第二子沟道孔中的第m排第二子沟道孔延伸至所述第一停止层中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道孔均延伸至对应的第一子沟道孔中；在所述第m排第二子沟道孔所在的位置处，形成有分割tsg的沟槽。可以理解的是，在形成沟道孔的过程中，由于第m排沟道孔处需要叠加形成用于分割tsg的沟槽，基于此，在刻蚀第m排沟道孔时，第m排沟道孔出现变形的概率较其它排沟道孔出现变形的概率大。本发明实施例中，在第m排第一子沟道孔的顶部设置停止栓塞，并通过该停止栓塞将第m排第一子沟道和第m排第二子沟道的连通切断，以制止第m排第二子沟道的变形对第m排第一子沟道的影响，从而可以避免第m排第一子沟道侧壁的存储器材料层受到损伤，也就避免了后续制程中第m排第一子沟道侧壁中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中沟道孔漏电的风险。

实际应用中，在采用后栅工艺形成三维存储器的控制栅极的过程中，当已经去除牺牲层还未填充栅极介质时，整个器件通过沟道孔支撑，但随着现有的三维存储器在高度上垂直堆叠的数据存储单元层数的增大，并且随着沟道通孔尺寸的日益缩减，牺牲层的去除后沟道通孔的支撑力不够，容易导致整体结构的坍塌，造成损失。

为了解决牺牲层去除后整体结构坍塌的问题，用来起到支撑作用的虚设沟道孔应运而生。可以理解的是，虚设沟道孔与沟道孔仅作用不同，虚设沟道孔与沟道孔的制造工艺完全相同，结构也完全一致。

在一些实施例中，三维存储器中包括多个沟道孔和虚设沟道孔，形成沟道孔和虚设沟道孔的过程包括：在衬底上形成堆叠结构；在所述堆叠层中分别形成沟道孔和虚设沟道孔；其中，所述沟道孔和虚设沟道孔穿过所述堆叠结构且延伸至所述衬底；在所述沟道孔和虚设沟道孔的底部形成导电连接层(也称为外延层)；在所述沟道孔和虚设沟道孔的侧壁以及所述沟道孔和虚设沟道孔底部的导电连接层的顶面形成存储器材料层；对所述沟道孔和虚设沟道孔底部的导电连接层的顶面的存储器材料层进行刻蚀(也可以称为穿通处理)，以穿过所述存储器材料层暴露所述沟道孔和虚设沟道孔底部的导电连接层，从而使后续制程中沟道孔和虚设沟道孔中的沟道层与导电连接层导通；在沟道孔和虚设沟道孔中填充沟道介质。

为了解决由于存储器层数过高而导致深孔刻蚀困难，在一些实施例中，对一定堆叠层数如，64层的子堆叠结构，先进行刻蚀形成贯穿所述子堆叠结构的子沟道孔，再将多层子堆叠结构叠加(如两层子堆叠结构叠加，可以形了128层堆叠结构)，叠加时保证所述多层子堆叠结构中的各子堆叠结构中的子沟道孔均对齐连接；这些对齐连接的子沟道孔形成了所述沟道孔和虚设沟道孔。然而，实际应用中，在对两层子堆叠结构进行叠加的过程中，为了保证沟道孔中子沟道孔的完全对齐，会牺牲虚设沟道孔中子沟道孔的对齐的精确性，从而使得多层虚设沟道孔之间的对齐存在偏移。此外，还可能存在虚设沟道孔的形貌失真以及光刻中需要对各层电路图样进行对准较差的情况，这些都进一步使得多层虚设沟道孔之间的对齐存在偏移。此时，当沟道孔和所述虚设沟道孔一起进行穿通处理时，虚设沟道孔侧壁的存储器材料层容易出现破损。当虚设沟道孔侧壁存储器材料层破损时，在后续制程中，虚设沟道孔中填充的多晶硅会与堆叠结构中牺牲层去除后填充的栅极介质导通，而由于虚设沟道孔内部具有与沟道孔一致的结构，所述堆叠结构中各层填充栅极介质相连，即在虚设沟道孔中两层子堆叠结构叠加处的多晶硅与沟道孔中两层子堆叠结构叠加处的栅极介质导通，此时，当对沟道孔中两层子堆叠结构叠加处的栅极介质施加电压时，虚设沟道孔中的多晶硅也会带电，从而出现漏电的现象。

基于此，相关技术中，采用对虚设沟道孔填充的方式来降低该漏电的风险。具体地，如图5a-5d所示，在对沟道孔及虚设沟道孔一起进行穿通处理之前，利用填充材料对虚设沟道孔进行填充，并通过消耗该填充材料来避免对位于虚设沟道孔的侧壁和虚设沟道孔底部的导电连接层顶面的存储器材料层的刻蚀作用，以使该刻蚀工艺仅对沟道孔底部的导电连接层顶面的存储器材料层产生刻蚀作用，进而可以保证虚设沟道孔侧壁的存储器材料层不会受到损伤，也就避免了后续制程中虚设沟道孔中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中虚设沟道孔漏电的风险。

然而，实际应用中，采用上述对虚设沟道孔填充的方式，包括高深宽比的工艺，对工具的要求高，较难保证所有的沟道孔均不被填充而所有的虚设沟道孔均填充到预设高度，可能存在沟道孔中的穿通处理不能正常进行的情况，不能保证沟道孔的产量。图6示出了利用黑盒检测(dvc，darkvisiblecheck)的方式检查晶圆上各裸片中沟道孔的穿通情况的统计结果。图6中显示出沟道孔的穿通情况存在差异。考虑到起到虚设沟道孔仅用作支撑，而不用于存储数据。基于与前述实施例相同的构思，可以采用在虚设子沟道孔上形成停止栓塞的方式替代上述对虚设沟道孔填充的方式，并通过该停止栓塞将不同层虚设子沟道孔的连通切断，以制止上层虚设子沟道孔的变形对下层虚设子沟道孔的影响。该工艺过程实现简单、方便，且能够保证沟道孔的产量。

基于此，本发明实施例又提供一种三维存储器制造方法，本发明实施例中的基底结构10还包括：多排穿过所述第一子堆叠结构的虚设第一子沟道孔，如图7所示，所述三维存储器的制造方法包括以下步骤：

步骤701：提供基底结构；所述基底结构至少包括：第一子堆叠结构；多排穿过所述第一子堆叠结构的第一子沟道孔及虚设第一子沟道孔；

步骤702：在多排第一子沟道孔中的第m排第一子沟道孔上形成第一停层，在多排虚设第一子沟道孔上形成第二停止层；所述m为正整数；

步骤703：在所述第一子堆叠结构上形成第二子堆叠结构；

步骤704：在所述第二子堆叠结构中形成多排第二子沟道孔及虚设第二子沟道孔；其中，所述多排第二子沟道孔中的第m排第二子沟道孔延伸至所述第一停止层中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道孔均延伸至对应的第一子沟道孔中；所述多排虚设第二子沟道孔均延伸至对应的所述第二停止层中；在所述第m排第二子沟道孔所在的位置处，形成有分割顶部选择栅极tsg的沟槽。

图8a、8b-1、8b-2、8c-1、8c-2、8d-1、8d-2为本发明一实施例的三维存储器制造的过程示意图。下面结合图8a至8d-2描述本实施例的三维存储器的形成过程。

其中，在步骤701中，参考图8a，所述基底结构10至少包第一子堆叠结构110、第一子沟道孔120及虚设第一子沟道孔120＇。在一些实施例中，所述基底结构10还可以包括第一牺牲层140，所述第一牺牲层140位于所述第一子沟道孔和虚设第一子沟道孔120＇中。同时，第一子沟道孔120中包含两类子沟道孔；其中，第一类子沟道孔包括第一子沟道孔120中的第m排第一子沟道孔120a，第二类子沟道孔包括第一子沟道孔120中的除第m排之外的其它排第二子沟道孔120b。这里，在一些具体实施例中，第一类子沟道孔具体可以为九排第一子沟道孔120中的第五排第一子沟道孔120a，第二类子沟道孔具体可以为九排第一子沟道孔120中的第一至四以及第六至九排第一子沟道孔120b。形成基底结构10的方式与前述401中类似，这里不再赘述。

需要说明的是，在一些实施例中，所述第一子堆叠结构110的至少一侧形成有台阶结构，台阶结构上形成有介质层，部分虚设第一子沟道孔120＇还可以位于形成有台阶结构的第一子堆叠结构110以及介质层中。

在步骤702中，参考图8b-1，在多排第一子沟道孔120中的第m排第一子沟道孔120a上形成第一停层130，在多排虚设第一子沟道孔120＇上形成第二停止层130＇。同时，参考图8b-2，在多排第一子沟道孔120中的第m排第一子沟道孔120a上形成第一停层130，所述多排第一子沟道孔120中的除第m排之外的其它排第二子沟道孔120b不形成停止层。形成第一停止层130和第二停止层130＇的方式与前述402中类似，这里不再赘述。

在步骤703中，形成第二子堆叠结构210的方式与前述403中类似，这里不再赘述。

在步骤704中，参考图8c-1，在所述第二子堆叠结构210中形成多排第二子沟道孔220及虚设第二子沟道孔220＇；其中，所述多排第二子沟道孔中的第m排第二子沟道孔220a延伸至所述第一停止层130中；所述多排虚设第二子沟道孔220＇均延伸至对应的第二停止层130＇中。同时，参考图8c-2，所述多排虚设第二子沟道孔220＇均延伸至对应的第二停止层130＇中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道孔220b均延伸至对应的第一子沟道孔120b中；形成第二子堆叠结构210的方式与前述404中类似，这里不再赘述。

需要说明的是，在一些实施例中，部分虚设第一子沟道孔120＇还可以位于介质层中。

在后续的制程中，参考图8d-1，第m排第一子沟道孔120a及虚设第一子沟道孔120＇中仍保留第一牺牲层，而第m排第二子沟道孔220b及虚设第二子沟道孔220＇中形成了存储器层，且第m排第二子沟道孔220b及虚设第二子沟道孔220＇中填充有介质材料。同时，参考图8d-2，虚设第一子沟道孔120＇中仍保留第一牺牲层，虚设第二子沟道孔220＇中形成了存储器层，且虚设第二子沟道孔220＇中填充有介质材料；连通的第一子沟道孔120b和第二子沟道孔220b中均形成了存储器层，且连通的第一子沟道孔120b和第二子沟道孔220b中均填充了该介质材料。

本发明实施例中，在第虚设第一子沟道孔的顶部设置停止栓塞，并通过该停止栓塞将虚设第一子沟道和虚设第二子沟道的连通切断，以制止虚设第二子沟道的变形对虚设第一子沟道的影响，从而可以避免虚设第一子沟道侧壁的存储器材料层受到损伤，也就避免了后续制程中虚设第一子沟道侧壁中填充的多晶硅与堆叠结构中填充的栅极介质导通而导致的漏电。如此，能够降低后续的制程中沟道孔漏电的风险。

基于上述三维存储器的制造方法，本发明实施例还提供了一种三维存储器，所述三维存储器包括：

第一子堆叠结构；

多排穿过所述第一子堆叠结构的第一子沟道孔；

位于多排第一子沟道孔中的第m排第一子沟道孔上的第一停止层；所述m为正整数；

位于所述第一子堆叠结构上的第二子堆叠结构；

位于所述第二子堆叠结构中的多排第二子沟道孔；其中，所述多排第二子沟道孔中的第m排第二子沟道孔延伸至所述第一停止层中；所述多排第二子沟道孔中的除第m排之外的其它第二子沟道均孔延伸至对应的第一子沟道孔中；在所述第m排第二子沟道孔所在的位置处，形成有分割顶部选择栅极tsg的沟槽。

其中，在一些实施例中，所述第一停止层的材料包括钨或者氧化铝。

在一些实施例中，用于形成所述第一停止层的第一沟槽的径宽大于所述第m排第一子沟道孔中各第一子沟道孔的顶部径宽。

在一些实施例中，所述三维存储器还包括：

位于所述第m排第一子沟道孔中的第一牺牲层；

存储器材料层；所述存储器材料层覆盖所述第m排第二子沟道孔的侧壁，且覆盖连通的第一子沟道孔和第二子沟道孔的侧壁；

位于第m排第二子沟道孔及所述连通的第一子沟道孔和第二子沟道孔中的插塞。

在一些实施例中，所述三维存储器还包括：

多排穿过所述第一子堆叠结构的虚设第一子沟道孔；

位于多排虚设第一子沟道孔上的第二停止层；

位于所述第二子堆叠结构中的多排虚设第二子沟道孔；其中，所述多排虚设第二子沟道孔均延伸至对应的第二停止层中。

实际应用时，本发明实施例中的三维存储器可以三维nand型存储器。

需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。