电子装置的制作方法与流程

1.本揭露涉及一种电子装置的制作方法，尤其涉及一种可使电子装置具有更好的可靠性的制作方法。


背景技术：

2.电子产品在现代社会中已成为不可缺少的产品。随着电子产品的快速发展，应用于电子产品中的某些技术(例如测试技术，处理技术)不断改良。如何提高电子装置的良率或降低成本已成为持续改进的目标。


技术实现要素：

3.本揭露是提供一种电子装置的制作方法，其可使电子装置具有更好的可靠性。
4.根据本揭露的实施例，电子装置的制作方法包括以下步骤。提供包括有主体区和周边区的基板。形成晶种层于基板上。形成电路结构层于晶种层上。电路结构层具有设置于主体区上的多个芯片连接结构以及设置于周边区上的多个测试电路结构。多个芯片连接结构与多个测试电路结构彼此物理分离，且多个芯片连接结构与多个测试电路结构通过晶种层电性连接。执行电路测试步骤。电路测试步骤包括施加预定电压至多个测试电路结构，以测试多个芯片连接结构。获取测试结果，以确认芯片是否电性连接至多个芯片连接结构。
附图说明
5.包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
6.图1为本揭露一实施例的电子装置的制作方法的流程图；
7.图2a至图2g为本揭露一实施例的电子装置的制作方法的上视示意图或剖面示意图；
8.图3为本揭露另一实施例的电子装置的制作方法的剖面示意图。
9.附图标号说明
10.100：电子装置；
11.110：基板；
12.111：主体区；
13.112：周边区；
14.113：切割线；
15.120：离型层；
16.130：晶种层；
17.140、140’：电路结构层；
18.140a：芯片连接结构；
19.140b、140b'：测试电路结构；
20.141：第一电路层；
21.141a、141b：下导电垫；
22.141c：第二导电组件；
23.142、142'：介电层；
24.142a：开口；
25.143：导电通孔；
26.144、144'：第二电路层；
27.144a、144b、144b'：上导电垫；
28.144c、144c'：导电结构；
29.150：探针；
30.151：传感器；
31.160：芯片；
32.160a：主动表面；
33.161：第一导电组件；
34.170：模复合物；
35.171：导电垫；
36.180：电路板；
37.g1、g2：间隙；
38.s1、s2、s3、s4、s5、s6-1、s6-2、s7、s8、s9、s10：步骤；
39.y：法线方向。
具体实施方式
40.通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定组件并非依照实际比例绘图。此外，图中各组件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
41.本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为
…”
之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。
42.应了解到，当组件或膜层被称为在另一个组件或膜层“上”或“连接至”另一个组件或膜层时，它可以直接在此另一组件或膜层上或直接连接至此另一组件或层，或者两者之间存在有插入的组件或膜层(非直接情况)。相反地，当组件被称为“直接”在另一个组件或膜层“上”或“直接连接至”另一个组件或膜层时，两者之间不存在有插入的组件或膜层。
43.术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。
44.此外，用语“范围为第一数值至第二数值”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。
45.本揭露的电子装置可包括显示设备、天线装置(例如液晶天线)、感测装置、发光装置、触控装置或拼接装置，但不以此为限。电子装置可包括可弯折、可挠式电子装置。电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可例如包括发光二极管(light emitting diode，led)、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、其它合适材料或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light emitting diode，oled)、无机发光二极管(inorganic light-emitting diode，led)、次毫米发光二极管(mini led)、微发光二极管(micro led)或量子点(quantum dot，qd)发光二极管(qled、qdled)、其他适合的材料或上述的任意排列组合，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。
46.虽然术语第一、第二、第三
…
可用以描述多种组成组件，但组成组件并不以此术语为限。此术语仅用于区别说明书内单一组成组件与其他组成组件。权利要求中可不使用相同术语，而依照权利要求中组件宣告的顺序以第一、第二、第三
…
取代。因此，在下文说明书中，第一组成组件在权利要求中可能为第二组成组件。
47.在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构为直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。
48.应当理解到，当构件或膜层被称为“(电)连接至”另一个构件或膜层时，它可以直接(电)连接至此另一构件或膜层，或者两者之间存在有插入的构件或膜层。当构件被称为“直接(电)连接至”另一个构件或膜层时，两者之间不存在有插入的构件或膜层。当构件被称为“设置在”或“形成在”a构件上时，它可以直接设置在(或形成在)a构件上，或者可以通过其他组件间接设置在(或形成在)a构件上。另一方面，当构件被称为“设置在”a构件与b构件之间时，它可以直接设置在a构件与b构件之间，或者可以通过其他组件间接设置在a构件与b构件之间。
49.须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
50.现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
51.在本揭露中，厚度、长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。若第一值等于第二值，其隐含着第一值与第二值之间可存在着约10％的误差；若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。
52.图1为本揭露一实施例的电子装置的制作方法的流程图。图2a至图2g为本揭露一
实施例的电子装置的制作方法的上视示意图或剖面示意图。图2b是图2a沿着剖面线a-a’的剖面示意图。为了附图清楚及方便说明，图2a省略示出了若干组件。
53.首先，同时参照图1、图2a以及图2b，在本实施例的电子装置的制作方法中，首先进行步骤s1、s2以及s3。在步骤s1中，提供基板110。基板110包括主体区111、周边区112以及切割线113。切割线113设置在主体区111和周边区112之间的交界处。在本实施例中，周边区112会在后续的切割步骤中被切除，而电子装置会保留主体区111。在本实施例中，基板110包括硬性基板。举例来说，基板110的材料可包括玻璃、石英、蓝宝石、陶瓷、其他合适的基板材料或前述的组合，但不限于此。
54.在本实施例中，形成离型层120于基板110上，但不限于此。离型层120可包括聚合物系材料，但不限于此。离型层120可在后续步骤中被移除。在一些实施例中，离型层120可以是会在受热时失去其粘着特性的环氧树脂系的热释放材料，例如光热转换(light-to-heat-conversion，lthc)释放涂层，但不限于此。在其他实施例中，离型层120可以包括紫外线(uv)粘合剂，离型层120可以是会在被暴露至紫外光(ultra-violet，uv)时失去其粘着特性的紫外光胶，但不限于此。
55.在步骤s2中，形成或设置晶种层130于基板110和/或离型层120上。晶种层130设置于基板110的主体区111以及基板110的周边区112上。在一些实施例中(未示出)，晶种层130覆盖至少一部分的基板110及至少一部分的离型层120。在一些实施例中，晶种层130包括单层或是包括由不同材料形成的多个子层的复合层。晶种层130的材料可以包括钛、铜、其他合适的材料或其组合。换句话说，在本实施例中，晶种层130可包括钛层以及位于钛层上的铜层，但不限于此。
56.在步骤s3中，形成或设置电路结构层140于晶种层130上。在本实施例中，电路结构层140可以是重布层(re-distribution layer，rdl)，且电路结构层140可例如是依据以下步骤来进行制作。
57.具体来说，首先形成图案化光阻(patterned photoresist)(未示出)于晶种层130上。图案化光阻具有多个开口，且开口暴露出一部分的晶种层130。采用电镀方式形成第一电路层141于图案化光阻的开口中及暴露出的晶种层130上。第一电路层141的材料可包括铜、钛、钨、铝、其他合适的材料或其组合，但不限于此。然后，移除图案化光阻，以暴露出晶种层130的另一部分。在本实施例中，不会移除暴露出的晶种层130的另一部分。此外，第一电路层141与离型层120分别位于晶种层130的两个相对侧。第一电路层141包括多个下导电垫141a、141b。其中，下导电垫141a被设置在主体区111中，而下导电垫141b则被设置在周边区112中。下导电垫141a与下导电垫141b彼此物理分离，且下导电垫141a与下导电垫141b可以通过晶种层130电性连接。
58.接着，形成介电层142于第一电路层141上。介电层142可以覆盖第一电路层141以及暴露出的晶种层130。在介电层142中形成多个通孔(未示出)以暴露出第一电路层141的一部分之后，将导电材料填充或设置于多个通孔中以形成多个导电通孔143。多个导电通孔143可电性连接至第一电路层141。在一些实施例中，导电材料可以包括铜、钛、钨或铝，但不限于此。导电材料的材料和第一电路层141的材料可以相同或不同。形成第二电路层144于介电层142上，以使第二电路层144可通过多个导电通孔143电性连接至第一电路层141。
59.最后，重复上述步骤以依序形成其他的介电层142、其他的导电通孔143和/或其他
的第二电路层144。最上方的第二电路层144'包括多个上导电垫144a以及多个上导电垫144b。其中，上导电垫144a设置在主体区111，且上导电垫144b设置在周边区112。上导电垫144a与上导电垫144b彼此物理分离，且上导电垫144a与上导电垫144b可通过晶种层130电性连接。最上方的介电层142'可覆盖最上方的第二电路层144'。最上方的介电层142'的开口142a可分别暴露出部分的上导电垫144a以及部分的上导电垫144b。至此，已制作完成电路结构层140。在一些实施例中，可以对最上方的第二电路层144'进行图案化，且可选择性地移除最上方的介电层142'。在一些实施例中，第二电路层144可通过多个导电通孔143电性连接至第一电路层141。
60.简言之，本实施例的电路结构层140包括第一电路层141、至少一个第二电路层144、至少一个介电层142以及多个导电通孔143。其中，第一电路层141设置在晶种层130上，至少一个介电层142与至少一个第二电路层144依序堆栈在第一电路层141上，且多个导电通孔143贯穿至少一个介电层142以电性连接至第一电路层141和至少一个第二电路层144。
61.再参照图2b，在本实施例中，电路结构层140具有设置在主体区111的多个芯片连接结构140a以及设置在周边区112的多个测试电路结构140b。多个测试电路结构140b包括一部分的第一电路层141、一部分的第二电路层144、一部分的介电层142及一部分的导电通孔143。多个芯片连接结构140a包括另一部分的第一电路层141、另一部分的第二电路层144、另一部分的介电层142及另一部分的导电通孔143。在本实施例中，多个芯片连接结构140a与多个测试电路结构140b彼此物理分离，且多个芯片连接结构140a与多个测试电路结构140b可以通过晶种层130电性连接。
62.在本实施例中，多个测试电路结构140b中的至少一个测试电路结构140b包括上导电垫144b和下导电垫141b，但不限于此。在基板110的法线方向y上，测试电路结构140b的上导电垫144b和切割线113之间具有间隙g1，且测试电路结构140b的下导电垫141b和切割线113之间具有间隙g2。
63.参照图1与图2c，在步骤s4中，执行电路测试步骤。电路测试步骤包括施加预定电压至多个测试电路结构140b，以测试多个芯片连接结构140a。在一些实施例中，可以通过接触方式将预定电压施加至多个测试电路结构140b，但不限于此。
64.具体来说，在本实施例中，多个测试电路结构140b中的至少一个包括上导电垫144b和导电结构144c(包括设置在周边区112的其他第二电路层144以及下导电垫141b，但不限于此)，且上导电垫144b可直接连接至导电结构144c。
65.接着，在电路测试步骤中，通过使探针150接触上导电垫144b的方式，通过晶种层130将预定电压施加至多个测试电路结构140b。然后，将预定电压传递至晶种层130以产生电压分布，可通过晶种层130将预定电压传递至多个芯片连接结构140a的上导电垫144a。在一些实施例中，可利用传感器151以非接触方式(例如电容耦合方式，但不限于此)来检测芯片连接结构140a的上导电垫144a的电压。在本实施例中，由于传感器151是使用非接触方式来检测芯片连接结构140a的上导电垫144a的电压，因而可以降低上导电垫144a因传感器151的接触而损坏，进而使芯片连接结构140a具有更好的可靠性。
66.此外，由于探针150可通过测试电路结构140b和/或晶种层130将电压传递至芯片连接结构140a的上导电垫144a，使在对芯片连接结构140a进行电路测试步骤中，探针150不需要接触芯片连接结构140a的上导电垫144a。藉此，可以降低芯片连接结构140a的上导电
垫144a因探针150的接触而损坏，进而使芯片连接结构140a具有更好的可靠性。
67.参照图1与图2d，执行步骤s5、步骤s6-1以及步骤s6-2。在步骤s5中，获得测试结果，以根据测试结果确认芯片160是否电性连接至多个芯片连接结构140a。具体来说，如果将测试结果与正常样本进行比对之后的测试结果可通过，表示芯片连接结构140a可适用于连接至芯片160，如步骤s6-1所示。反之，如果在将测试结果与正常样本进行比较之后的测试结果失败，表示芯片连接结构140a可能具有开路或短路问题，故可能不适用于连接至芯片160，如步骤s6-2所示。
68.此外，在本实施例的电子装置的制作方法中，在制作电路结构层140并执行电路测试步骤之后，将芯片160设置在芯片连接结构140a上。因此，相较于一般的电子装置(在制作电路结构层之前设置芯片)，本实施例的电子装置的制作方法可减少因电路结构层的制作不良而有浪费芯片的情形。
69.接着，在步骤s6-1中，将芯片160电性连接至多个芯片连接结构140a，并形成模复合物(molding compound)170于多个芯片连接结构140a上。具体来说，如图2d所示，在将芯片160电性连接至多个芯片连接结构140a之前，形成多个第一导电组件161于芯片160的主动表面160a上。芯片160通过多个第一导电组件161电性连接至多个芯片连接结构140a。在本实施例中，多个第一导电组件161可以包括焊球，但不限于此。模复合物170覆盖芯片160以及多个第一导电组件161。在一些实施例中，模复合物170设置在至少一部分的电路结构层140上或覆盖至少一部分的电路结构层140。
70.参照图1与图2d-图2e，执行步骤s7与步骤s8。在步骤s7中，在执行电路测试步骤之后，通过激光剥离(laser lift-off，llo)方式来移除基板110与离型层120，但不限于此。在激光剥离期间，晶种层130可以用作为保护层，以减少多个芯片连接结构140a被激光损坏。
71.接着，在步骤s8中，在移除基板110与离型层120之后，移除晶种层130。在移除晶种层130之后，暴露出第一电路层141的下导电垫141a与下导电垫141b。
72.参照图1与图2e-图2f，执行步骤s9。在步骤s9中，在移除晶种层130之后，形成多个第二导电组件141c于电路结构层140的第一电路层141的下导电垫141a上，并根据基板110的切割线113切除多个测试电路结构140b。在本实施例中，多个第二导电组件141c可以包括焊球，但不限于此。
73.参照图1与图2g，执行步骤s10。在步骤s10中，在切除多个测试电路结构140b之后，提供电路板180。具体来说，在切除多个测试电路结构140b之后，将电路结构层140的多个芯片连接结构140a设置在电路板180的导电垫171上，使电路结构层140的多个芯片连接结构140a通过多个第二导电组件141c电性连接至电路板180的导电垫171。因此，电路板180可通过电路结构层140电性连接至芯片160。在本实施例中，电路板180可包括软性电路板、硬性电路板或数组基板，但不限于此。至此，已制作完成电子装置100。
74.以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
75.图3为本揭露另一实施例的电子装置的制作方法的剖面示意图。请同时参照图2c与图3，本实施例的电路结构层140’实质上相似于图2c的电路结构层140。本实施例的电路结构层140'与电路结构层140的主要区别在于：在本实施例的电路结构层140'中，多个测试
电路结构140b'中的至少一个包括上导电垫144b'和导电结构144c'，且多个测试电路结构140b'的上导电垫144b'不直接连接至多个测试电路结构140b'的导电结构144c’。因此，在本实施例中，利用探针并通过非接触方式(例如电容耦合方式，但不限于此)将预定电压施加至多个测试电路结构140b’。
76.综上所述，在本揭露实施例的电子装置的制作方法中，由于探针可通过测试电路结构与晶种层将电压传递至芯片连接结构的导电垫，因而使在对芯片连接结构进行电路测试步骤中，探针不需要接触芯片连接结构的导电垫。藉此，可以降低芯片连接结构的导电垫因探针的接触而损坏，以使芯片连接结构可具有较佳的可靠性。此外，在激光剥离期间，晶种层可以用作为保护层以避免多个芯片连接结构被激光损坏。
77.最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。