一种主动开关及其制作方法和显示面板与流程

本申请涉及显示技术领域，尤其涉及一种主动开关及其制作方法和显示面板。

背景技术：

在液晶显示领域中，薄膜晶体管的有源层一直使用稳定性能、加工性能等优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料的迁移率很低，而多晶硅材料虽然有较高的迁移率，但用其制造的器件均匀性较差，良率低，单价高。所以近年来，将透明氧化物半导体膜用于沟道形成区来制造薄膜晶体管(tft)等，并应用于电子器件及光器件的技术受到广泛关注。其中，尤其是利用以铟、镓、锌、氧为构成元素的非晶质in-ga-zn-o(铟镓锌氧化物，indiumgalliumzincoxide，igzo)系材料的场效应型晶体管因其具有较高迁移率，较大开关比，更被人重视。

但是，由于铟镓锌氧化物是非晶结构，薄膜中氧空位的存在会使薄膜的载流子的浓度增加，使得有源层的特性不稳定，导致薄膜晶体管的性能变差。

技术实现要素：

本申请的目的是提供一种主动开关及其制作方法和显示面板，以提高铟镓锌氧化物型有源层的稳定性。

本申请公开了一种主动开关，包括依次堆叠的衬底、缓冲层、有源层、栅极绝缘层、第一栅极、第二栅极、钝化层、源极和漏极，所述有源层由铟镓锌氧化物构成；所述第一栅极和第二栅极并列设置，且位于所述源极和漏极之间；所述钝化层设置在所述第一栅极和第二栅极的上方；所述源极和漏极贯穿所述钝化层，通过设置在所述钝化层中的过孔，分别与所述有源层的两端连接。

可选的，所述第一栅极和第二栅极同层设置。

可选的，所述有源层包括第一掺杂区、第二掺杂区、第三掺杂区、第一非掺杂区和第二非掺杂区，所述第一掺杂区设置在所述第一非掺杂区和第二非掺杂区之间，所述第一非掺杂区设置在所述第一掺杂区和第二掺杂区之间，所述第二非掺杂区设置在所述第一掺杂区和第三掺杂区之间；所述栅极绝缘层包括第一栅极绝缘层和第二栅极绝缘层，所述第一栅极绝缘层与所述第一非掺杂区重叠，所述第二栅极绝缘层与所述第二非掺杂区重叠。

可选的，所述第一栅极绝缘层与所述第一栅极重叠，所述第二栅极绝缘层与所述第二栅极重叠。

可选的，所述栅极绝缘层包括堆叠设置的第三栅极绝缘层和第四栅极绝缘层，所述第三绝缘层设置在所述第四绝缘层与所述有源层之间。

可选的，所述第一掺杂区、第二掺杂区和第三掺杂区都为n型高掺杂区。

可选的，所述第一栅极与所述第二栅极的宽度相等。

本申请还公开了一种主动开关的制作方法，包括步骤：

在衬底上形成缓冲层；

在所述缓冲层上形成铟镓锌氧化物型的有源层；

在所述有源层上形成栅极绝缘层；

在所述栅极绝缘层上形成第一栅极和第二栅极；

对所述有源层中除与所述第一栅极、第二栅极和栅极绝缘层重叠部分以外的区域进行高掺杂；

在所述第一栅极、第二栅极上形成钝化层；以及

在所述钝化层上蚀刻通孔，并形成源极和漏极分别与所述有源层的两端连接；

其中，所述第一栅极和第二栅极并列设置，且位于所述源极和漏极之间。

可选的，所述在栅极绝缘层上同步形成第一栅极和第二栅极的步骤中，包括步骤；

在所述栅极绝缘层上形成栅极金属层；

将所述栅极金属层蚀刻成第一栅极和第二栅极；以及

以所述第一栅极和第二栅极为蚀刻阻挡层将所述栅极绝缘层蚀刻成第一栅极绝缘层和第二栅极绝缘层；

其中，所述第一栅极绝缘层与所述第一栅极的图案相同，所述第二栅极绝缘层与所述第二栅极的图案相同。

本申请还公开了一种显示面板，包括如上所述的主动开关，以及被配置为显示画面的像素，所述主动开关控制所述像素打开与关闭。

本申请通过采用双顶栅结构的主动开关，并列的双栅极相当于两个级联主动开关由同一个栅信号控制，双栅型tft在打开状态时，其电流大小与等沟道长度的单栅tft一致；在关态时，其漏电流明显小于单栅；也就是说和同等沟道长度的单栅主动开关相比，采用双栅结构可以使关态漏电流明显减小而几乎不影响开态电流的大小，因此并列的双栅型主动开关能够提高对栅极的控制能力，改善tft的漏电效果，提高铟镓锌氧化物型半导体的稳定性；而且双顶栅结构中，栅极还能够有效阻挡外界光对有源层的影响，防止漏电流的产生。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的一实施例的一种显示面板的示意图；

图2是本申请的一实施例的一种主动开关的示意图；

图3是本申请的一实施例的另一种主动开关的示意图；

图4是本申请的一实施例的一种主动开关制作方法的流程图。

其中，100、显示面板；200、主动开关；210、衬底；220、缓冲层；230、有源层；231、第一掺杂区；232、第二掺杂区；233、第三掺杂区；234、第一非掺杂区；235、第二非掺杂区；240、栅极绝缘层；241、第一栅极绝缘层；242、第二栅极绝缘层；243、第三栅极绝缘层；244、第四栅极绝缘层；250、第一栅极；260、第二栅极；270、钝化层；280、源极；290、漏极；300、像素。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

如图1所示，是一种显示面板100的示意图，所述显示面板100包括两块对向设置的阵列基板和彩膜基板，所述阵列基板上设有主动开关200，所述主动开关200用于控制所述显示面板100中像素300的打开和关闭。如图2所示，是一种主动开关200的示意图，所述主动开关200包括依次堆叠的衬底210、缓冲层220、有源层230、栅极绝缘层240、第一栅极250、第二栅极260、钝化层270、源极280和漏极290，所述有源层230由铟镓锌氧化物构成；所述第一栅极250和第二栅极260并列设置，被钝化层270隔开，且位于所述源极280和漏极290之间；所述源极280和漏极290贯穿所述钝化层270，通过设置在所述钝化层270中的过孔，分别与所述有源层230的两端连接。由于氧化物有源层230是一种非晶态材料，而氧空位是与材料结构有关的缺陷态，有源层230薄膜中氧空位的存在会使薄膜中的载流子的浓度增加，导致有源层230的特性不稳定；本申请通过采用双顶栅结构的主动开关200，并列的双栅极相当于两个级联主动开关由同一个栅信号控制，双栅型tft在打开状态时，其电流大小与等沟道长度的单栅tft一致；在关态时，其漏电流明显小于单栅；也就是说和同等沟道长度的单栅主动开关相比，采用双栅结构可以使关态漏电流明显减小而几乎不影响开态电流的大小，因此并列的双栅型主动开关能够提高对栅极的控制能力，改善tft的漏电效果，使晶体管中的载流子迁移率得到有效提高，并且降低负电压偏置和正电压偏置引起的阈值电压飘移量，提高器件的电学稳定性和铟镓锌氧化物的稳定性。

另外，本申请中的主动开关200采用顶栅结构，由于在底栅结构中，外界光线可以透过层间绝缘层，照射到金属氧化物半导体层上，光照条件下会出现光激发缺陷；当金属氧化物薄膜晶体管外加电压之后，这些光激发缺陷会在外加电场的作用下扩散到背沟道区上，使背沟道区受到影响，出现界面态(指半导体界面处位于禁带中的能级或能带，它们可在很短的时间内和半导体交换电荷)，由此会引起阈值电压偏移；而采用顶栅结构后，外界光线会被栅极遮挡住，不能照射到有源层230上，因此可以减少光线对器件有源层230的影响，使阈值电压维持在一个相对稳定的状态。

其中，所述第一栅极250和第二栅极260同层设置，这样可以通过同步制程形成第一栅极250和第二栅极260，减少了制备工艺的流程和制程成本。而且，所述绝缘层也包括第一栅极绝缘层241和第二栅极绝缘层242，所述第一栅极绝缘层241与所述第一栅极250的图案相同(即在所述衬底上的正投影方向上相重合)，所述第二栅极绝缘层242与所述第二栅极260的图案相同；本实施例中，由于第一栅极250与第一栅极绝缘层241完全重叠，第二栅极260与第二栅极绝缘层242完全重叠；这样在蚀刻第一栅极绝缘层241和第二栅极绝缘层242时，第一栅极250和第二栅极260能够起到蚀刻阻挡层的作用，减少蚀刻阻挡层的制程。另外，所述第一栅极250与第二栅极260的宽度相等，这样每个栅极中的电流和电压相等，有利于提高tft的栅极控制力。

具体的，所述有源层230包括不与所述第一栅极250和第二栅极260重叠的第一掺杂区231、第二掺杂区232和第三掺杂区233，所述第二掺杂区232与所述源极280连接，所述第三掺杂区233与所述漏极290连接，所述第一掺杂区231设置在所述第二掺杂区232和第三掺杂区233之间；通过对不与第一栅极250和第二栅极260重叠的有源层230部分进行掺杂，提高有源层230的掺杂面积，限制有源层230中的电子迁移，防止产生漏电流；而且第一掺杂区231、第二掺杂区232和第三掺杂区233是间隔分布的，使得有源层230中的掺杂部分均匀分布；还令所述第一掺杂区231、第二掺杂区232和第三掺杂区233中的半导体都为n型高掺杂，进一步减小了有源层230中漏电流的产生，使源漏极290与有源层230形成良好的欧姆接触，提高了主动开关200的电学性能。

所述有源层230还包括设置在所述第一掺杂区231和第二掺杂区232之间的第一非掺杂区234，以及设置在所述第二掺杂区232和第三掺杂区233之间的第二非掺杂区235，所述第一栅极绝缘层241与所述第一非掺杂区234重叠，所述第二栅极绝缘层242与所述第二非掺杂区235重叠。这样第一栅极绝缘层241和第二栅极绝缘层242与非掺杂的有源层230部分重合，在对有源层230进行掺杂时，第一栅极绝缘层241和第二栅极绝缘层242能够充当蚀刻阻挡层的作用，减小蚀刻阻挡层的制程步骤。

进一步的，所述第一栅极250与所述第一非掺杂区234(第一沟道)重叠(也即所述第一栅极250与所述第一非掺杂区234在所述衬底210上的正投影方向上相重合)，所述第二栅极260与所述第二非掺杂区235(第二沟道)重叠(也即所述第二栅极260与所述第二非掺杂区235在所述衬底210上的正投影方向上相重合)。由于传统底栅结构的有源层230的非掺杂部分(沟道)的精度主要是通过光罩制程和刻蚀的工艺来控制，此方法会有过刻蚀和刻蚀不足等问题，使得沟道的精度不高；相反通过掺杂方式，没有过蚀刻和蚀刻不足等问题，即使在掺杂前有过刻的问题，后续可以通过掺杂来补偿这个误差；本申请以第一栅极250和第二栅极260作为掩模对有源层230进行掺杂，比底栅结构更能获得更高的沟道尺寸精度，提高沟道质量。

如图3所示，是另一种主动开关的示意图，所述主动开关200包括依次堆叠的衬底210、缓冲层220、有源层230、栅极绝缘层240、第一栅极250、第二栅极260、钝化层270、源极280和漏极290，所述有源层230由铟镓锌氧化物构成；所述第一栅极250和第二栅极260并列设置，且位于所述源极280和漏极290之间；所述源极280和漏极290贯穿所述钝化层270，分别与所述有源层230的两端连接。所述第一栅极250和第二栅极260长度相同，且同层设置；所述栅极绝缘层240包括堆叠设置的第三栅极绝缘层243和第四栅极绝缘层244，所述第三绝缘层243设置在第四绝缘层244与有源层230之间；且所述第三栅极绝缘层243与所述第一栅极250、第二栅极260在正投影方向重叠，所述第四栅极绝缘层244与所述第一栅极250、第二栅极260在正投影方向重叠。

所述第三栅极绝缘层243和第四栅极绝缘层244可以是由相同材料制作而成，例如，第三栅极绝缘层243和第四栅极绝缘层244可以都是氮化硅层或氧化硅层；也可以是由不同材料制作而成，例如，第三栅极绝缘层243是氮化硅层，第四栅极绝缘层244是氧化硅层，或者相反。第三栅极绝缘层243和第四栅极绝缘层244可以通过化学气相沉积技术沉积在有源层230上，等第三栅极绝缘层243冷却凝固后沉积第四栅极绝缘层244；通过栅极绝缘层240的堆叠设置，使得栅极绝缘层240能够更好的附着在有源层230上，防止第一栅极250和第二栅极260表面的金属毛刺会刺破栅极绝缘层240，导致主动开关200中出现漏电的问题。

本申请中，且有源层230可以是单层的也可以是多层结构，至于有源层230的原子配比，其因产品尺寸和器件的尺寸不同而变化；和钝化层270采用氧化硅或氮化硅以及它们的复合材料，同样可以是单层或多层材料；而源极280和漏极290可以采用al、cu、mo、ti以及他们的合金和复合结构。

如图4所示，作为本申请的另一实施例，还公开了一种主动开关的制作方法，用于制备上述的主动开关，所述制作方法包括步骤：

s1：在衬底上形成缓冲层；

s2：在所述缓冲层上形成铟镓锌氧化物型的有源层；

s3：在所述有源层上形成栅极绝缘层；

s4：在所述栅极绝缘层上形成第一栅极和第二栅极；

s5：对所述有源层中除与所述第一栅极、第二栅极和栅极绝缘层重叠部分以外的区域进行高掺杂；

s6：在所述第一栅极、第二栅极上形成钝化层；

s7：在所述钝化层上蚀刻通孔，并形成源极和漏极分别与所述有源层的两端连接。

通过提供一种上述双顶栅主动开关的制作方法，使得主动开关在关态漏电流明显减小而几乎不影响开态电流的大小，从而提高了主动开关的电学稳定性和栅极控制能力；还能够有效控制电子迁移，使得电子迁移率和开态电流有效提高；另外，以栅极作为掩模对有源层进行掺杂，比底栅结构更能获得更高的沟道尺寸精度，提高沟道质量。

而且，在s4步骤中，还包括步骤：

s41：在所述栅极绝缘层上形成栅极金属层；

s42：将所述栅极金属层蚀刻成第一栅极和第二栅极；

s43：以所述第一栅极和第二栅极为蚀刻阻挡层将所述栅极绝缘层蚀刻成第一栅极绝缘层和第二栅极绝缘层。

所述第一栅极绝缘层与所述第一栅极的图案相同，所述第二栅极绝缘层与所述第二栅极的图案相同；这样以第一栅极和第二栅极作为蚀刻阻挡层对有源层进行掺杂时，能保证掺杂图案的精准性。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。

本申请的技术方案可以广泛用于各种显示面板，如tn(twistednematic，扭曲向列型)显示面板、ips(in-planeswitching，平面转换型)显示面板、va(verticalalignment，垂直配向型)显示面板、mva(multi-domainverticalalignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如oled(organiclight-emittingdiode，有机发光二极管)显示面板，均可适用上述方案。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。