一种加热治具及引线上芯片封装方法与流程

1.本发明涉及半导体技术领域，尤其是涉及一种引线上芯片(chip on lead，col)封装方法及加热治具。


背景技术：

2.方形扁平式封装(quad flat package，以下简称qfp)根据其中引脚架(leadframe)的引脚形状可以分成不同类型，例如，i类型(qfi)封装，j类型(qfj)封装以及无引脚类型(qfn)封装。由于qfn封装结构具有相对较短的信号路径以及更快的信号传输速度，其已成为适用于高频(例如，射频频宽)传输芯片封装的一种普遍的封装结构选择。
3.请参见图1，图1是一种现有的qfn封装结构100的示意图。qfn封装结构100包含引脚架110，晶圆120和封胶130。引脚架110包括位于中间位置处的基岛111和位于四周位置的多个焊垫150。晶圆120通常位于引脚架110中间的基岛111上。且，晶圆120通过引线140电性连接至焊垫150。通常引线140与晶圆120焊接的点称为第一焊点，而将与焊垫150焊接的点称为第二焊点。在将引线140键合到焊垫150上时，会在引脚架110底部进行整体加热，然后通过基岛111以及焊垫150的热传递对第一焊点和第二焊点进行加热。
4.近年来，随着芯片集成度的提高和芯片加工成本的降低，芯片面积越来越小，导致带基岛的封装已经满足不了芯片的要求，所以业界开始出现col打线封装。引线框管脚上芯片封装或引线上芯片封装，简写为col封装，是将管芯通过非传导性环氧树脂而直接安装到引线框的管脚或引线指(lead finger)上。随后将产品丝线键合并塑封到标准封装配置中。col封装技术具有如下的优点：在现有封装中引入更大尺寸的管芯；无需晶片冲压工艺；具有可比性的热性能；以及具有符合标准的产品。
5.常规的col封装，为了可焊接性好，且可靠性更加容易通过，所以通常打au线；随着au线的成本不能满足cost低的要求，所以开始采用成本更低的cu线进行封装，但是cu线的作业性比较差，主要原因是：col框架采用无基岛设计，芯片直接装片在引线管脚上，在实际键合过程中，容易导致芯片晃动，作业性差；另外cu线键合技术，需要在芯片底部用加热载板对基岛/周围管脚加热，然后再热传递到芯片/管脚表面(180℃～240℃)，但对于col封装来说，没有基岛，所以加热载板没法直接将热传导给芯片，从而导致第一焊点作业不良，主要是imc(金属间化合物)不好，容易脱球。
6.因此有必要对现有的col封装工艺进行改善，以克服现有技术中存在的问题。


技术实现要素：

7.有鉴于此，本发明的目的在于提出一种加热治具，能够在引线上芯片封装过程中，对芯片进行加热，使得芯片上的第一焊垫能够均匀的受热且达到所需的温度，从而克服现有技术中第一焊点作业不良的缺陷。
8.根据本发明的目的提出的一种加热治具，用于在引线上芯片封装过程中，对芯片上的第一焊点进行加热，所述芯片直接置于多个焊垫上，所述多个焊垫排成m行*n列，m和n
分别为大于1的自然数，每个焊垫与相邻焊垫之间设有间距，所述加热治具包括(m
‑
1)行*(n
‑
1)列交叉连接的第一垫片，所述第一垫片的厚度不超过所述焊垫之间的间距，使得所述加热治具能够插入由m行*n列焊垫排列形成的阵列间隙中，并接触到所述芯片的底部，加热时，由一外部热源接触在所述加热治具和所述多个焊垫上，并将热量传导至所述芯片上，使芯片上的第一焊点达到所需温度。
9.优选的，所述第一垫片的高度与所述焊垫的最大高度一致，当所述加热治具插入后，所述加热治具与所述焊垫的底部齐平，使得所述外部热源可以同时接触到所述加热治具和所述多个焊垫上。
10.优选的，所述焊垫包括不同高度的焊垫区和引脚区，所述焊垫区的高度低于所述引脚区，所述加热治具还包括第二垫片，该第二垫片的高度使得第一垫片接触到芯片时，该第二垫片能够与所述焊垫区接触。
11.优选的，所述第二垫片的分布图形匹配于由m行*n列组成的焊垫阵列中，所述焊垫区与所述引脚区不重叠的区域。
12.优选的，所述第二垫片的分布图形满足填充到所述焊垫区与所述引脚区不重叠的区域，该第二垫片在底部区域连城一片，且该第二垫片与所述第一垫片共同形成所述加热治具的底面。
13.根据本发明的另一目的还提出了一种引线上芯片封装方法，包括：
14.s1、提供多个焊垫，所述多个焊垫排成m行*n列，m和n分别为大于1的自然数，每个焊垫与相邻焊垫之间设有间距；
15.s2、提供一芯片置于所述多个焊垫上，且至少与其中一部分焊垫接触，所述芯片上设有第一焊点；
16.s3、使用如上所述的加热治具，插入所述多个焊垫的空隙中，并接触到所述芯片的底部；
17.s4、对所述加热治具和所述多个焊垫进行加热，并将热量传导至所述芯片上，使芯片上的第一焊点达到所需温度。
18.优选的，所述加热治具插入所述多个焊垫的间隙之后，与所述多个焊垫的底面齐平，所述步骤s4中，由一外部热源接触在所述加热治具和所述多个焊垫上进行加热。
19.优选的，还包括引线键合步骤，在加热之后的第一焊点与对应焊垫上设置的第二焊点之间键合一引线。
20.优选的，还包括填充塑封胶，将引线键合之后的芯片和多个焊垫进行包覆，并露出所述多个焊垫的引脚区。
21.优选的，在所述填充塑封胶之前，所述加热治具从所述多个焊垫之间抽出，使所述塑封胶填充于所述多个焊垫之间的空间内，形成对所述芯片和多个焊垫的包覆，且露出所述多个焊垫的引脚。
22.与现有技术相比，本发明的技术效果在于：本发明通过加入加热治具，在进行引线键合能够将热量传导至芯片上的第一焊点上，使得第一焊点达到所需的温度，如此一来在进行引线键合时可以提高引线与第一焊点的结合强度，从而提高第一焊点上的作业质量，保证封装之后的器件的可靠性。
附图说明
23.图1是一种现有的qfn封装结构的示意图。
24.图2是引线上芯片封装下的器件结构示意图。
25.图3是本发明第一实施方式下的加热治具示意图。
26.图4是本发明第一实施方式下的加热治具对应的引线上芯片封装结构俯视图。
27.图5是本发明第二实施方式下的加热治具示意图。
28.图6是本发明第三实施方式下的加热治具示意图。
29.图7是本发明第四实施方式下的加热治具示意图。
30.图8是本发明引线上芯片封装方法的流程示意图。
具体实施方式
31.以下将结合附图所示的具体实施方式对本发明进行详细描述，但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
32.请参见图2，图2是引线上芯片封装下的器件结构示意图。如图所示，该器件结构包括芯片21，多个焊垫24，封装胶26，引线23。多个焊垫24排列成阵列，图2中所示为一个3*3的阵列，于其它实施方式中，也可以是不同数量的阵列，比如3*2，2*2等等。每个焊垫24与相连的焊垫24之间设有间距。芯片21直接置于焊垫24上，两者之间通过连接剂22粘结在一起。在芯片21上设有多个第一焊点，在焊垫24上设有第二焊点，引线23的一端键合在第一焊点上，另一端键合在第二焊点上。该器件由于没有使用基岛，因此可以节省空间，使得器件的尺寸进一步下降。然而，由于芯片下方没有基岛，而焊垫24之间设有间距，并且焊垫24上由于采用半刻蚀(half etch)制作引脚27，因此造成部分区域变成镂空区(参见图示中的镂空区aa)的，这就导致在键合工艺中，芯片有很大区域是并没有直接被热传导的。这样当这部分区域上设有第一焊点时，这些第一焊点的温度往往达不到所需的温度，使得接下来的引线结合工艺作业不良，导致这些第一焊点上键合的引线端容易脱落。
33.因此本发明的发明思想，是通过一个加热治具，填补焊垫24之间的间隙以及镂空的区域，与芯片有较好的接触，从而将热量均匀的传导到整个芯片上，对各个位置上的第一焊点进行加热，从而使得这些第一焊点能够达到所需的温度。
34.请参见图3，图3是本发明第一实施方式下的加热治具示意图。如图所示，一种加热治具10，所述加热治具包括2个行向设置和1个列项设置的第一垫片11，该2个行向设置的第一垫片和1个列向设置的第一垫片之间具有交叉连接的部位，每一个第一垫片11的厚度不超过所述焊垫之间的间距，使得所述加热治具能够插入焊垫排列形成的阵列间隙中，并接触到芯片的底部。加热时，由一外部热源接触在该加热治具10和多个焊垫24上，加热治具10和多个焊垫24一起将热量传导至芯片上，加大了对芯片的加热面积，这样一来，可以使芯片上的不同位置处的第一焊点都能被充分的加热，以达到所需温度。
35.请参见图4，图4是本发明第一实施方式下的加热治具对应的引线上芯片封装结构俯视图。如图所示，在该第一实施方式中，使用了3*2个排列设置的焊垫24，因此其阵列中形成有1个列向和2个横向的间隙。这种形状对应了第一实施方式下的加热治具。即可以让加热治具10插入到焊垫24阵列的间隙中。若焊垫24的数量变化导致阵列的形状变化，在可以
根据本发明的发明思想对该加热治具进行调整，一般的，两者之间满足如下的关系：若焊垫24的阵列为m行*n列，则加热治具包括(m
‑
1)行*(n
‑
1)列第一垫片11。
36.此外，为了取得较好的加热效果，第一垫片11的高度与焊垫24的最大高度一致。这样一来，当加热治具10插入后，加热治具10与焊垫24的底部齐平，使得外部热源可以同时接触到所述加热治具10和所述多个焊垫24上，使两者在加热时，受热均匀，不容易产生温差。
37.请参见图5，图5是本发明第二实施方式下的加热治具结构示意图。在第一实施方式中，第一垫片11仅针对焊垫24之间的间隙进行了填充，而实际工艺中，每个焊垫24还会被进行半刻蚀(half etch)，以形成引脚区27(如图2中所示)，这些引脚区27在做完封装胶之后，会露出在整体封装胶的表面作为整个器件的引脚。因此作为与芯片接触的焊垫区241，其高度会低于引脚区27。当焊垫24置于芯片下方时，除了焊垫24之间的间隙会导致加热不均外，焊垫区241和引脚区27之间的镂空区aa也会导致热传导的不均，若部分第一焊点投影的位置恰好落在该镂空区aa，这部分第一焊点也会因温度达不到要求而使得第一焊点作业不良。因此在本实施例中，加热治具10还包括第二垫片12，该第二垫片12的高度使得第一垫片11接触到芯片时，该第二垫片12能够与焊垫区241接触。这样一来，外部热源对加热治具10和焊垫24加热时，镂空区aa将通过第二垫片12传导热量进行加热，弥补加热不均的缺陷。
38.请参见图6，图6是本发明第三实施方式下的加热治具结构示意图。如图所示，在第二实施方式中，第二垫片12主要集中在靠近第一垫片11的中间区域，该区域通常是第一焊点分布的区域，然而在一些实施例的芯片中，第一焊点的分布位置将更靠近边缘，因此在第三实施方式下，加大第二垫片12的长度或宽度，使得该第二垫片12的分布图形完全匹配于由m行*n列组成的焊垫阵列中，焊垫区241与引脚区27不重叠的区域。这样无论第一焊点如何分布，都将被有效的加热。
39.请参见图7，图7是本发明第四实施方式下的加热治具结构示意图。如图所示，在该实施方式中，除了让第二垫片12的分布图形满足填充到所述焊垫区与所述引脚区不重叠的区域，同时使得第二垫片12在底部区域连城一片，使第二垫片12与第一垫片11共同形成加热治具10的底面。如图中所示，相当于加热治具10有一个底平面，而第一垫片11和第二垫片12形成在该底平面上，这样一来，当外部热源对其进行加热时，将整个作用在底平面上，从而使得加热区更大，更有利于热传导的一致性。
40.下面，再对本发明的引线上芯片封装方法做详细描述。
41.请参见图8，图8是本发明引线上芯片封装方法的流程示意图，如图所示，该方法包括：
42.s1、提供多个焊垫，所述多个焊垫排成m行*n列，m和n分别为大于1的自然数，每个焊垫与相邻焊垫之间设有间距。具体而言，这些焊垫可以在一个引线框架的基础上被刻蚀制作得来，根据所需的焊垫的数量和分布，提供对应的光罩，然后进行刻蚀，得到具有阵列排布形式的多个焊垫。也可以设定标准的焊垫图形，提供具有标准制式的焊垫，每次需要使用时，放入一个标准治具中进行拼接，形成焊垫的排列阵列。
43.s2、提供一芯片置于所述多个焊垫上，且至少与其中一部分焊垫接触，所述芯片上设有第一焊点。芯片与多个焊垫之间，可设有粘结固定作用的连接剂。第一焊点分布在芯片顶面，可以是绕边缘设置，也可以设置在靠近芯片中间区域的位置上。
44.s3、使用本发明的加热治具，插入所述多个焊垫的空隙中，并接触到所述芯片的底
部。
45.s4、对所述加热治具和所述多个焊垫进行加热，并将热量传导至所述芯片上，使芯片上的第一焊点达到所需温度。在一种实施方式中，加热治具插入所述多个焊垫的间隙之后，与所述多个焊垫的底面齐平，此时，由一外部热源接触在所述加热治具和所述多个焊垫上进行加热。
46.优选的，在第一焊点加热到所需温度之后，还包括引线键合步骤，在加热之后的第一焊点与对应焊垫上设置的第二焊点之间键合一引线。通常根据芯片功能所需的输入/输出管脚的设定，选择就近的焊垫与芯片上的管脚进行键合，因此第一焊点和第二焊点之间遵循就近以及不跨线的原则，如图2和图4所示。
47.优选的，还包括填充塑封胶，将引线键合之后的芯片和多个焊垫进行包覆，并露出所述多个焊垫的引脚区。在填充塑封胶之前，需要将加热治具从多个焊垫之间抽出，使所述塑封胶填充于所述多个焊垫之间的空间内，形成对所述芯片和多个焊垫的包覆，且露出所述多个焊垫的引脚。填充后，对塑封胶进行固化，从而形成整个器件的封装。
48.综上所述，本发明提出了一种用于引线上芯片封装的加热治具，通过加入加热治具，在进行引线键合能够将热量传导至芯片上的第一焊点上，使得第一焊点达到所需的温度，如此一来在进行引线键合时可以提高引线与第一焊点的结合强度，从而提高第一焊点上的作业质量，保证封装之后的器件的可靠性。
49.尽管为示例目的，已经公开了本发明的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本发明的范围和精神的情况下，各种改进、增加以及取代是可能的。