一种半导体器件及其制备方法与流程

1.本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。


背景技术：

2.半导体材料氮化镓(gan)具有很强的自发和压电极化效应，并且具有禁带宽度大、电子迁移率高、击穿场强高、导热性能好等特点，在制造高频、高压和耐高温的大功率电子器件的应用领域中优势明显。
3.目前5g通信对于半导体器件的带宽和工作频率要求很高，而栅极的结构设计和制造工艺与半导体器件的频率特性密切相关，栅极的结构直接影响半导体器件的工作频率。在半导体器件的生产制造过程中，研究栅极的设计具有非常重要的意义。
4.因此，如何进一步提高半导体栅极可靠性，在实现半导体器件性能稳定的同时，又可以用于实现大规模商业生产制备，成为目前急需解决的问题。


技术实现要素：

5.有鉴于此，本发明实施例提供一种半导体器件及其制备方法，进一步提高半导体栅极的可靠性，实现半导体器件性能稳定，满足大规模商业生产制备的要求。
6.第一方面，本发明实施例提供一种半导体器件，包括有源区以及围绕所述有源区的无源区；所述半导体器件还包括：
7.衬底；
8.位于所述衬底一侧的源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
9.所述栅极包括第一端部和中间部，所述中间部、所述源极和所述漏极均位于所述有源区，所述第一端部位于所述无源区；
10.所述第一端部包括第一子端部和第二子端部；沿第一方向，所述第一子端部的延伸宽度大于所述中间部的延伸宽度，所述第二子端部的延伸宽度大于所述第一子端部的延伸宽度；所述第一方向与所述源极指向所述漏极的方向平行。
11.可选的，所述第一子端部向所述源极一侧和/或所述漏极一侧弯曲；
12.所述第二子端部向所述源极一侧和/或所述漏极一侧弯曲。
13.可选的，所述第一子端部的弯曲终点与所述有源区边界之间的距离为w1，2μm≤w1≤10μm；
14.所述第二子端子的弯曲终点与所述有源区边界之间的距离为w2，10μm≤w2≤50μm。
15.可选的，所述第一子端部靠近所述源极和/或所述漏极至少一侧的边缘轮廓线包括第一曲线，所述第一曲线中任意两点所在的圆弧对应的圆心位于所述第一曲线的同一侧；
16.所述第二子端部靠近所述源极和/或所述漏极至少一侧的边缘轮廓线包括第二曲线，所述第二曲线中任意两点所在的圆弧对应的圆心位于所述第二曲线的同一侧。
17.可选的，所述第一曲线包括第一点和第二点，所述第二点位于所述第一点靠近所
述无源区的一侧；
18.所述第二点对应的曲率半径大于所述第一点对应的曲率半径。
19.可选的，所述第一子端部靠近所述源极和/或所述漏极至少一侧的边缘轮廓线还包括与所述第一曲线平滑连接的第三曲线，所述第三曲线位于所述第一曲线靠近所述无源区的一侧；
20.所述第一曲线中任意两点和所述第三曲线中任意两点所在的圆弧对应的圆心分别位于所述边缘轮廓线的不同侧。
21.可选的，所述第一曲线包括第一曲线起始点和第一曲线终止点，所述第二曲线包括第二曲线起始点和第二曲线终止点，所述第三曲线包括第三曲线起始点和第三曲线终止点；
22.所述第一曲线终止点与所述第三曲线起始点重合；
23.当所述第一子端部和所述第二子端部的弯曲方向相同时，所述第三曲线终止点与所述第二曲线起始点重合；当所述第一子端部和所述第二子端部的弯曲方向不同时，所述第三曲线终止点与所述第二曲线起始点之间连线的延伸方向与所述第一方向平行；
24.所述第一曲线起始点为所述中间部与所述第一子端部的连接点，所述第二曲线起始点为所述第一子端部与所述第二子端部的连接点。8、根据权利要求1所述的半导体器件，其特征在于，所述栅极还包括第二端部，沿第二方向，所述第一端部、所述中间部和所述第二端部依次设置，且所述第二端部位于所述无源区；所述第二方向与所述第一方向相交；
25.所述第二端部包括第三子端部；沿所述第一方向，所述第三子端部的延伸宽度大于所述中间部的延伸宽度。
26.可选的，所述第二端部还包括第四子端部，所述第四子端部位于所述第三子端部远离所述有源区的一侧，且所述第四子端部与所述第三子端部接触连接；
27.沿所述第一方向，所述第四子端部的延伸宽度大于所述第三子端部的延伸宽度。
28.可选的，沿所述第一方向，所述第一子端部的延伸宽度为l1，所述第二子端部的延伸宽度为l2，所述第三子端部的延伸宽度为l3，所述第四子端部的延伸宽度为l4，所述中间部的延伸宽度为d；
29.其中，1.2*d≤l1≤30*d；
30.2.4*d≤l2≤60*d；
31.1.2*d≤l3≤30*d；
32.2.4*d≤l4≤60*d。
33.第二方面，本发明实施例提供一种半导体器件的制备方法，用于制备第一方面提供的半导体器件，包括：
34.提供衬底；
35.在所述衬底一侧制备源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
36.所述栅极包括第一端部和中间部，所述中间部、所述源极和所述漏极均位于所述有源区，所述第一端部位于所述无源区；
37.所述第一端部包括第一子端部和第二子端部；沿第一方向，所述第一子端部的延伸宽度大于所述中间部的延伸宽度，所述第二子端部的延伸宽度大于所述第一端部的延伸宽度；所述第一方向与所述源极指向所述漏极的方向平行。
38.本发明实施例提供的一种半导体器件，通过设置栅极依次包括第一端部和中间部，设置中间部、源极和漏极均位于有源区，第一端部位于无源区，进一步设置位于无源区的第一端部包括第一子端部和第二子端部，且第一子端部在源极指向漏极的方向上的延伸宽度大于中间部在源极指向漏极的方向上的延伸宽度，第二子端部在源极指向漏极的方向上的延伸宽度大于第一端部在源极指向漏极的方向上的延伸宽度。如此结构设计，既有利于显影液从第一子端部向中间渗透，显著降低显影难度，修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小；同时，又增加栅极端部金属与衬底的接触面积，增加栅极金属与衬底的粘附性，可以防止栅极金属在制备和测试过程中的局部脱落现象，减小栅极金属接触电阻；增大的栅极端部面积，便于器件栅极金属间的互联，提高器件封装效率。这样的栅极结构设计，可以保证栅极结构稳定、性能稳定，进一步提高半导体器件的工作稳定性和可靠性，可用于射频微波、电源电子等领域。
附图说明
39.图1是本发明实施例提供的一种半导体器件的结构示意图；
40.图2是本发明实施例提供的一种半导体器件的俯视结构示意图；
41.图3是图2中cc区域的放大结构示意图；
42.图4是本发明实施例提供的一种栅极的局部俯视结构示意图；
43.图5是本发明实施例提供的另一种栅极的局部俯视结构示意图；
44.图6是本发明实施例提供的另一种半导体器件的结构示意图；
45.图7是本发明实施例提供的另一种半导体器件的结构示意图；
46.图8是本发明实施例提供的一种半导体器件的剖面结构示意图；
47.图9是本发明实施例提供的一种半导体器件的制备方法的流程示意图。
具体实施方式
48.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
49.本发明实施例提供一种半导体器件，可用于射频微波、电源电子等领域。图1是本发明实施例提供的一种半导体器件的结构示意图；图2是本发明实施例提供的一种半导体器件的俯视结构示意图。如图1和图2所示，半导体器件20包括有源区aa以及围绕有源区aa的无源区bb；半导体器件20还包括：
50.衬底21；
51.位于衬底21一侧的源极23、栅极24和漏极25，栅极24位于源极23和漏极25之间；
52.栅极24包括第一端部24a和中间部241，中间部24b、源极23和漏极25均位于有源区aa，第一端部24a位于无源区bb；
53.第一端部24包括第一子端部242a和第二子端部243a；沿第一方向(如图中x方向所示)，第一子端部242a的延伸宽度大于中间部241的延伸宽度，第二子端部243a的延伸宽度大于第一子端部242a的延伸宽度；第一方向与源极23指向漏极25的方向平行。
54.示例性的，如图1和图2所示，源极23、栅极24和漏极25沿第一方向(如图中所示的x方向)排列，沿图中所示的y方向延伸，栅极24位于源极23和漏极25之间，其中，图中x方向与源极23指向漏极25的方向平行，y方向与x方向相交。半导体器件20包括有源区aa以及围绕有源区aa的无源区bb，栅极24依次包括第一端部24a和中间部241，中间部241、源极23和漏极25均位于有源区aa，第一端部24a位于无源区bb，其中，第一端部24包括第一子端部242a和第二子端部243a，均位于无源区bb内。其中，有源区aa内存在二维电子气、电子或者空穴，是半导体芯片的活性工作区域；无源区bb指有源区外部参与器件工作，但工作状态不受外部电路影响的区域。
55.如图1和图2所示，设置位于无源区bb内的第一子端部242a在图中x方向上的延伸宽度大于中间部241在图中x方向上的延伸宽度，如此，延伸宽度较大的第一子端部242a有利于显影液从第一子端部242a向中间部241渗透，降低栅极24的光刻显影难度，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部241的形状相同或者相差较小，保证栅极24结构和性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
56.进一步的，如图1和图2所示，设置位于无源区bb内的第二子端部243a在图中x方向上的延伸宽度大于第一子端部242a在图中x方向上的延伸宽度，进而也大于中间部241在图中x方向上延伸宽度，如此结构设计，通过增大栅极端部的延伸宽度，增加栅极端部金属与衬底的接触面积，增加了栅极金属与衬底的粘附性，可以防止栅极金属在制备和测试过程中的局部脱落，减小栅极金属接触电阻；同时，增大的栅极端部面积，便于器件栅极金属间的互联，提高器件封装效率，进一步提高半导体器件性能稳定。
57.可选的，衬底基板21的材料可由硅、蓝宝石、碳化硅、砷化镓、氮化镓、金刚石等中的其中一种材料或多种材料形成，还可以是其他适合生长氮化镓的材料。
58.综上，本发明实施例提供的半导体器件，通过设置栅极依次包括第一端部和中间部，设置中间部、源极和漏极均位于有源区，第一端部位于无源区，进一步设置位于无源区的第一端部包括第一子端部和第二子端部，且第一子端部在源极指向漏极的方向上的延伸宽度大于中间部在源极指向漏极的方向上的延伸宽度，第二子端部在源极指向漏极的方向上的延伸宽度大于第一端部在源极指向漏极的方向上的延伸宽度。如此结构设计，既有利于显影液从第一子端部向中间渗透，显著降低显影难度，修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小；同时，又增加栅极端部金属与衬底的接触面积，增加栅极金属与衬底的粘附性，可以防止栅极金属在制备和测试过程中的局部脱落现象，并且可以减小栅极金属接触电阻；同时由于第二子端部的设置进一步增大了栅极端部面积，便于器件栅极金属间的互联，提高器件封装效率。这样的栅极结构设计，可以保证栅极结构稳定、性能稳定，进一步提高半导体器件的工作稳定性和可靠性，可用于射频微波、电源电子等领域。
59.可选的，继续参照图1和图2，第一子端部242a向源极23一侧和/或漏极25一侧弯曲；第二子端部243a向源极242a一侧和/或漏极243a一侧弯曲。
60.示例性的，继续参照图1和图2，延伸至无源区bb的第一子端部242a和第二子端部243a，第一子端部242在图中y方向上可以向源极23方向延伸弯曲，或向漏极25方向延伸弯
曲(图中未示出)，还可以同时向源极23方向和漏极25方向延伸弯曲(图中未示出)；与第一子端部242a相连接的第二子端部243a可以向源极23方向延伸弯曲(图中未示出)，或向漏极25方向延伸弯曲，还可以同时向源极23方向和漏极25方向延伸弯曲(图中未示出)。本发明实施例对第一子端部242a和第二子端部243a如何增加延伸至无源区的宽度不进行限定，只需保证至少位于无源区bb的第一子端部242a和第二子端部243a的延伸宽度均大于中间部241的延伸宽度，且第二子端部243a的延伸宽度大于第一子端部242a的延伸宽度，可以对源漏两端拐角位置处对应的栅极进行修正，以及增加栅极端部金属与衬底的接触面积即可。
61.图3是图2中cc区域的放大结构示意图，图3仅以位于无源区bb内的第一端部24a包括第一子端部242a和第二子端部243a为例进行说明。结合图2和图3所示，可选的，第一子端部242a的弯曲终点c与有源区aa边界之间的距离为w1，2μm≤w1≤10μm；
62.第二子端子243a的弯曲终点d与有源区aa边界之间的距离为w2，10μm≤w2≤50μm。
63.示例性的，结合图2和图3所示，设置第一子端部242a的弯曲终点c与有源区aa边界之间的距离w1满足2μm≤w1≤10μm，合理设置第一子端部242a的弯曲终点c与有源区aa边界之间的距离w1，可以保证栅极第一子端部242a不占用过多的衬底面积，同时还不会增加栅极第一子端部242a与有源区aa、源极23或漏极25间的电容。
64.进一步的，设置第二子端子243a的弯曲终点d与有源区aa边界之间的距离为w2，满足10μm≤w2≤50μm，合理设置第二子端子243a的弯曲终点d与有源区aa边界之间的距离w2，控制栅极第二子端部243a与有源区aa源极23或漏极25的距离，一方面，控制第二子端部243a与有源区aa、源极23或漏极25间的电容，降低器件功率损耗；另一方面，防止栅极第二子端部243a占用过多的衬底面积。
65.在上述实施例的基础上，结合图2和图3所示，第一子端部242a靠近源极23和/或漏极25至少一侧的边缘轮廓线包括第一曲线242a1，第一曲线242a1中任意两点所在的圆弧对应的圆心位于第一曲线242a1的同一侧；
66.第二子端部243a靠近源极23和/或漏极25至少一侧的边缘轮廓线包括第二曲线243a1，第二曲线243a1中任意两点所在的圆弧对应的圆心位于第二曲线243a1的同一侧。
67.示例性的，结合图2和图3所示，第一子端部242a向源极23一侧弯曲且第一子端部242a靠近源极23一侧的边缘轮廓线包括第一曲线242a1，第二子端部243a向漏极25一侧弯曲且第二子端部243a靠近漏极25一侧的边缘轮廓线包括第二曲线243a1。如图3所示，第一曲线242a1中任意两点所在的圆弧对应的圆心位于第一曲线242a1的同一侧，如此结构可以降低栅源之间的电场尖峰；第二曲线243a1中任意两点所在的圆弧对应的圆心位于第二曲线243a1的同一侧，如此结构可以降低栅漏之间的电场尖峰，进一步保证半导体器件性能稳定。
68.需要说明的是，本实施例仅以第一子端部242a靠近源极23一侧的边缘轮廓线包括第一曲线242a1以及第二子端部243a靠近漏极25一侧的边缘轮廓线包括第二曲线243a1为例，可以理解的是，也可以设置第一子端部242a靠近漏极25一侧的边缘轮廓线包括第一曲线242a1，或者靠近源极23和漏极25一侧边缘轮廓线均包括第一曲线242a1；同样的，也可以设置第二子端部243a靠近源极23一侧的边缘轮廓线包括第二曲线243a1，或者靠近源极23和漏极25一侧边缘轮廓线均包括第二曲线243a1，本发明实施例对此不进行限定。
69.可选的，图4是本发明实施例提供的一种栅极的局部俯视结构示意图，如图4所示，
第一曲线242a1包括第一点a和第二点b，第二点b位于第一点a靠近无源区bb的一侧；第二点b对应的曲率半径r2大于第一点a对应的曲率半径r1。
70.示例性的，图4以第一点为第一曲线起始点a，第二点为第一曲线终止点b为例进行说明。如图4所示，第一曲线起始点a即为有源区aa与无源区bb的分界点，第二点b对应的曲率半径r2大于第一点a对应的曲率半径r1，如此，沿有源区aa指向无源区bb的方向，第一曲线2341与相对的源极23倒角之间的距离逐渐增加，进一步优化栅极24与源极23之间的电场，进一步保证半导体器件性能稳定。
71.可选的，图5是本发明实施例提供的另一种栅极的局部俯视结构示意图。如图5所示，第一子端部242a靠近源极23和/或漏极25至少一侧的边缘轮廓线还包括与第一曲线242a1平滑连接的第三曲线242a2，第三曲线242a2位于第一曲线242a1靠近无源区bb的一侧；第一曲线242a1中任意两点和第三曲线242a2中任意两点所在的圆弧对应的圆心分别位于边缘轮廓线的不同侧。
72.示例性的，图5仅以位于无源区bb内的第二端部24c包括第一子端部242a和第二子端部243a，第一子端部242a向源极23一侧弯曲，且第一子端部242a靠近源极23一侧的边缘轮廓线包括第一曲线242a1和第三曲线242a2，以及第二子端部243a向漏极25一侧弯曲，且第二子端部243a靠近漏极25一侧的边缘轮廓线包括第二曲线243a1为例进行说明。如图5所示，设置第三曲线242a2位于第一曲线242a1靠近无源区bb的一侧，第一曲线242a1平滑连接第三曲线242a2，从而保证在第二端部243a靠近源极23一侧不会因尖角产生电场尖峰，进一步提高半导体性电学性能稳定；同时还可以避免应力集中，保证半导体器件力学性能稳定。
73.进一步的，设置第一曲线242a1中任意两点和第三曲线242a2中任意两点所在的圆弧对应的圆心分别位于边缘轮廓线的不同侧，进一步保证第一曲线2341与相对的源极23倒角之间的距离逐渐增加，优化栅极24与源极23之间的电场，提高半导体器件性能稳定。
74.需要说明的是，本实施例仅以第一子端部242a靠近源极23一侧的边缘轮廓线包括第一曲线242a1和第三曲线242a2以及第二子端部243a靠近漏极25一侧的边缘轮廓线包括第二曲线243a1为例，可以理解的是，也可以设置第一子端部242a靠近漏极25一侧的边缘轮廓线包括第一曲线242a1和第三曲线242a2，或者均靠近源极23和漏极25的一侧的边缘轮廓线包括第一曲线242a1和第三曲线242a2，本发明实施例对此不进行限定。
75.可选的，继续参考图3和图5，第一曲线242a1包括第一曲线起始点a和第一曲线终止点b，第二曲线243a1包括第二曲线起始点e和第二曲线终止点d，第三曲线242a2包括第三曲线起始点b和第三曲线终止点c；第一曲线终止点b与第三曲线起始点b重合；当第一子端部242a和第二子端部243a的弯曲方向相同时，第三曲线终止点c与第二曲线起始点e重合(图中未示出)；当第一子端部242a和第二子端部243a的弯曲方向不同时，第三曲线终止点c与第二曲线起始点e之间连线的延伸方向与第二方向(如图中y方向所示)平行；第一曲线起始点a为中间部241与第一子端部242a的连接点，第二曲线起始点e为第一子端部242a与第二子端部243a的连接点。
76.示例性的，如图3所示，第一曲线242a1终止点与第三曲线起始点重合，都为b点，第一曲线242a1起始点a为中间部241与第一子端部242a的连接点，设置第二曲线243a1起始点e为第一子端部242a与第二子端部243a的连接点，第三曲线终止点c与第二曲线起始点e之间连线的延伸方向与第二方向(如图中y方向所示)平行，用于区分第一子端部242a与第二
子端部243a，进一步合理设置第一子端部242a与第二子端部243a的结构。
77.需要说明的是，本发明实施例仅以第一子端部242a和第二子端部243a的弯曲方向不同为例，当第一子端部242a和第二子端部243a的弯曲方向相同时，第三曲线终止点c与第二曲线起始点e重合，形成像源极23和/或漏极25至少一侧的边缘轮廓线，这里不再做详细的描述。
78.作为中可行的实施方式，图6是本发明实施例提供的另一种半导体器件的结构示意图。如图6所示，可选的，栅极24还包括第二端部24b，沿第二方向(如图中y方向所示)，第一端部24a、中间部241和第二端部24b依次设置，且第二端部24b位于无源区bb；第二方向与第一方向(如图中x方向所示)相交；
79.第二端部24b包括第三子端部242b；沿第一方向，第三子端部242b的延伸宽度大于中间部241的延伸宽度。
80.示例性的，如图6所示，沿图中y方向所示，栅极24包括第一端部24a、中间部241和第二端部24b依次设置，其中，第一端部24a和第二端部24b均位于无源区bb，设置第二端部24b包括第三子端部242b，且第三子端部242b在图中x方向上的延伸宽度大于中间部241的延伸宽度。其中，第一端部24a和第二端部24b的形状可以相同也可以不同，本发明实施例对此不进行限定。进一步的，第三子端部242b可以向源极23和/或向漏极25一侧弯曲，优选的，如图6所示，第三子端部242b向源极23一侧弯曲。通过设置第二端部24b延伸至无源区bb的栅极端部对源漏两端拐角位置处对应的栅极的宽度进行调整，修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，提升栅极稳定性，避免因栅极形变影响半导体器件的功率和频率；同时由于栅极两端设置第一端部24a和第二端部24b增加栅极端部金属与衬底的接触面积，增加栅极金属与衬底的粘附性，可以防止栅极金属在制备和测试过程中的局部脱落，减小栅极金属接触电阻；同时，增大的栅极端部面积，便于器件栅极金属间的互联，提高器件封装效率，进一步提高半导体器件性能稳定提升半导体器件稳定性即可。
81.在上述实施例的基础上，图7是本发明实施例提供的另一种半导体器件的结构示意图。如图7所示，可选的，第二端部24b还包括第四子端部243b，第四子端部243b位于第三子端部远离有源区aa的一侧，且第四子端部243b与第三子端部242b接触连接；
82.沿第一方向(如图中x方向所示)，第四子端部243b的延伸宽度大于第三子端部242b的延伸宽度。
83.示例性的，如图7所示，与上述实施例提供的第一端部24a相似，第二端部24b包括第三子端部242b和第四子端部243b，且第三子端部242b在图中x方向上的延伸宽度大于中间部241的延伸宽度，第四子端部243b在图中x方向上的延伸宽度大于第三子端部242b的延伸宽度。其中，第一端部24a和第二端部24b的形状可以相同也可以不同，本发明实施例对此不进行限定。通过进一步设置第二子端部24b包括第三子端部242b和第四子端部243b，进一步的设置第二端部24b延伸至无源区bb的栅极端部对源漏两端拐角位置处对应的栅极的宽度进行调整，修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，提升栅极稳定性，避免因栅极形变影响半导体器件的功率和频率；同时由于栅极两端设置第一端部24a和第二端部24b增加栅极端部金属与衬底的接触面积，增加栅极金属与衬底的粘附性，可以防止栅极金属在制备和测试过程中的局部脱落，减小栅极金属接触电阻；同时，增大的栅极端部面积，便于器件栅极金属间的互联，提高器件封装效率，进一步提高半导体器件性
能稳定提升半导体器件稳定性即可。
84.在上述实施例的基础上，结合图3、图6和图7，可选的，沿第一方向，第一子端部242a的延伸宽度为l1，第二子端部243a的延伸宽度为l2，第三子端部242b的延伸宽度为l3，第四子端部243b的延伸宽度为l4，中间部241的延伸宽度为d；
85.其中，1.2*d≤l1≤30*d；2.4*d≤l2≤60*d；
86.1.2*d≤l3≤30*d；2.4*d≤l4≤60*d。
87.示例性的，以栅极24包括第一端部24a和第二段部24b为例进行说明，如图7所示，设置延伸至无源bb区的第一子端部241的延伸宽度为l1满足1.2*d≤l1≤30*d，以及设置延伸至无源bb区的第三子端部242b的延伸宽度满足1.2*d≤l3≤30*d，合理设置位于延伸至无源区bb的第一子端部242a和第三子端部242b的延伸宽度，可以保证延伸至无源区bb的第一子端部242a对源漏两端拐角位置处对应的栅极24进行适度修正，弥补或者完全消除因光的衍射造成的栅极宽度减小的问题；同时还不会造成过度修正，不会产生因过度修正造成源漏两端拐角位置处对应的栅极24宽度加宽的问题，保证位于有源区aa内的栅极24的栅宽一致或者基本一致。
88.进一步的，设置延伸至无源bb区的第二子端部243a的延伸宽度大于l1，且与中间部的延伸宽度d满足2.4*d≤l2≤60*d，以及设置延伸至无源bb区的第四子端部243b的延伸宽度大于l3，且与中间部的延伸宽度d满足2.4*d≤l4≤60*d，可以保证较大的栅极与衬底间接触面积，增加栅极金属与衬底间的粘附性，防止栅条脱落；同时还不会过多的占用衬底面积、影响器件集成效率；可以保证栅极24与衬底较强的粘附性，进一步保证半导体器件的结构稳定、性能稳定。
89.其中，l1可以等于1.2*d、1.5*d、2*d、3*d、3.5*d、5*d、10*d、15*d或者30*d，l2可以等于2.4*d、3*d、3.5*d、5*d、10*d、15*d、30*d或者60*d，且l2＞l1；l3可以等于1.2*d、1.5*d、2*d、3*d、3.5*d、5*d、10*d、15*d或者30*d，l4可以等于2.4*d、3*d、3.5*d、5*d、10*d、15*d、30*d或者60*d，且l4＞l3。本发明实施例对具体数值不再枚举，且对延伸至无源bb区的第一端部24a的延伸宽度和第二端部24b的延伸宽度的具体对应关系不进行限定，只需要满足栅极24的结构稳定、性能稳定，进一步保证半导体器件的性能稳定即可。
90.可选的，图8是本发明实施例提供的一种半导体器件的剖面结构示意图。如图8所示，在上述实施例的基础上，本发明实施例提供的半导体器件20还包括位于栅极24远离衬底21一侧的场板结构26，场板结构26与栅极24形成平板电容。
91.示例性的，由于至少位于无源区bb内的第一端部和/或第二端部在第二方向(如图7中所示)上的延伸宽度大于中间部在第二方向上的延伸宽度，如此增大了栅极24的整体面积，由于栅极24与位于栅极24之上的场板结构26形成平板电容，栅极24作为平板电容的一个电容基板，增加栅极24的面积可以增大平板电容的容值，可以增大对栅极电容的调控范围，进一步优化半导体器件的性能。
92.进一步的，继续参考图8所示，本发明实施例提供的半导体器件20还可以包括保护层27，保护层27位于场板结构26远离衬底21的一侧，用于对半导体器件20进行封装保护。
93.进一步的，继续参考图8所示，本发明实施例提供的半导体器件20还可以包括多层半导体层22，多层半导体层22可以包括位于衬底10上的成核层221；位于成核层221远离衬底21一侧的缓冲层222；位于缓冲层222远离成核层221一侧的沟道层223；位于沟道层223远
离缓冲层222一侧的势垒层224，势垒层224和沟道层223形成异质结结构，在异质结界面处形成2deg。
94.示例性的，成核层221和缓冲层222的材料可以为氮化物，具体可以为gan或aln或其他氮化物，成核层221和缓冲层222可以用于匹配衬底基板10的材料和外延沟道层223。沟道层223的材料可以为gan或者其他半导体材料，例如inaln。势垒层224位于沟道层223上方，势垒层224的材料可以是能够与沟道层223形成异质结结构的任何半导体材料，包括镓类化合物半导体材料或氮类化物半导体材料。
95.利用本发明的半导体器件结构形成的氮化镓射频器件，可以在保持半导体器件性能稳定的前提下，提高氮化镓射频器件的功率和频率，从而更适用高频5g通信领域。
96.应该理解，本发明实施例是从半导体器件结构设计的角度来改善半导体器件的输出功率。所述半导体器件包括但不限制于：工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管(high electron mobility transistor，简称hemt)、绝缘衬底上的硅(silicon-on-insulator，简称soi)结构的晶体管、砷化镓(gaas)基的晶体管以及金属氧化层半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，简称mosfet)、金属绝缘层半导体场效应晶体管(metal-semiconductor field-effect transistor，简称misfet)、双异质结场效应晶体管(double heterojunction field-effect transistor，简称dhfet)、结型场效应晶体管(junction field-effect transistor，简称jfet)，金属半导体场效应晶体管(metal-semiconductor field-effect transistor，简称mesfet)，金属绝缘层半导体异质结场效应晶体管(metal-semiconductor heterojunction field-effect transistor，简称mishfet)或者其他场效应晶体管。
97.基于同一发明构思，本发明实施例还提供了一种半导体器件的制备方法，用于制备上述实施例提供的半导体器件。图9是本发明实施例提供的一种半导体器件的制备方法的流程示意图。如图9所示，本发明实施例提供的半导体器件的制备方法包括：
98.s110、提供衬底。
99.示例性的，衬底的材料可以为si、sic、氮化镓或者蓝宝石，还可以是其他适合生长氮化镓的材料。衬底的制备方法可以是常压化学气相沉积法、亚常压化学气相沉积法、金属有机化合物气相沉淀法、低压力化学气相沉积法、高密度等离子体化学气相沉积法、超高真空化学气相沉积法、等离子体增强化学气相沉积法、触媒化学气相沉积法、混合物理化学气相沉积法、快速热化学气相沉积法、气相外延法、脉冲激光沉积法、原子层外延法、分子束外延法、溅射法或蒸发法。
100.s120、栅极包括第一端部和中间部，中间部、源极和漏极均位于有源区，第一端部位于无源区；第一端部包括第一子端部和第二子端部；沿第一方向，第一子端部的延伸宽度大于中间部的延伸宽度，第二子端部的延伸宽度大于第一端部的延伸宽度；第一方向与源极指向漏极的方向平行。
101.具体的，如图1和图2所示，制备源极23、栅极24和漏极25沿第一方向(如图中所示的x方向)排列，沿图中所示的y方向延伸，栅极24位于源极23和漏极25之间，其中，图中x方向与源极23指向漏极25的方向平行，y方向与x方向相交。半导体器件20包括有源区aa以及围绕有源区aa的无源区bb，栅极24依次包括第一端部24a和中间部241，中间部241、源极23和漏极25均位于有源区aa，第一端部24a位于无源区bb，其中，第一端部24包括第一子端部
242a和第二子端部243a，均位于无源区bb内。其中，有源区aa内存在二维电子气、电子或者空穴，是半导体芯片的活性工作区域；无源区bb指有源区外部参与器件工作，但工作状态不受外部电路影响的区域。
102.如图1和图2所示，制备位于无源区bb内的第一子端部242a在图中x方向上的延伸宽度大于中间部241在图中x方向上的延伸宽度，如此，延伸宽度较大的第一子端部242a有利于显影液从第一子端部242a向中间部241渗透，降低栅极24的光刻显影难度，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部241的形状相同或者相差较小，保证栅极24结构和性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定。
103.进一步的，如图1和图2所示，制备位于无源区bb内的第二子端部243a在图中x方向上的延伸宽度大于第一子端部242a在图中x方向上的延伸宽度，进而也大于中间部241在图中x方向上延伸宽度，如此结构设计，通过增大栅极端部的延伸宽度，增加栅极端部金属与衬底的接触面积，增加了栅极金属与衬底的粘附性，可以防止栅极金属在制备和测试过程中的局部脱落，减小栅极金属接触电阻；同时，增大的栅极端部面积，便于器件栅极金属间的互联，提高器件封装效率，进一步提高半导体器件性能稳定。
104.可选的，本发明实施例提供的半导体器件还可以包括多层半导体层，对应的，制备方法还包括在衬底一侧制备多层半导体层。多层半导体层具体可以为iii-v族化合物的半导体材料，多层半导体层中形成有2deg。
105.综上所述，本发明实施例提供的半导体器件的制备方法，通过制备栅极的第一端部延伸至无源区，位于无源区的第一端部包括第一子端部和第二子端部，且位于无源区的第一子端部和第二子端部在源极指向漏极的方向上的延伸宽度大于中间部在源极指向漏极的方向上的延伸宽度，第二子端部的延伸宽度大于第一子端部的延伸宽度。如此至少位于无源区的第一端部的延伸宽度较大，延伸宽度较大的栅极的第一端部有利于显影液从端部向中间部渗透，可以修正因光的衍射造成的源漏两端拐角位置处对应的栅极形状畸变，显著降低显影难度，保证源漏两端拐角位置处对应的栅极形状与中间部的形状相同或者相差较小，保证栅极结构稳定，性能稳定，进一步可以避免因栅极形变影响半导体器件的功率和频率，保证半导体器件性能稳定，可用于射频微波、电源电子等领域。
106.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。