一种具有多场板结构的氮化镓功率器件的制作方法

本实用新型涉及一种氮化镓功率器件，尤其是涉及一种具有多场板结构的氮化镓功率器件。

背景技术：

基于氮化镓材料的高电子迁移率晶体管(hemt)具有击穿电压高、电子迁移率高、开关速度快、工艺步骤简单等优点，在功率半导体器件领域具有广泛的应用前景。然而，hemt器件在工作状态下会承受高强度的电场应力，使得器件长期工作过程中会产生界面损伤，使器件的性能下降，甚至损坏。因此，通过设计提高器件的可靠性是器件设计人员关注的一个重要问题。

在外延材料生长方面，由于异质衬底和gan之间存在巨大的晶格失配和热膨胀系数失配，如：si基gan通常面临着在外延过程中和生长结束降温时由于张应力弛豫而导致的裂纹问题，因此外延生长高质量的si基gan材料具有较大的挑战性。si衬底上外延gan薄膜，其晶格失配高达17％，在生长过程中的晶格失配将引入大量位错。其次，si衬底和gan之间较大的热膨胀系数差异导致较大的热失配。si的热膨胀系数为3.59×10^-6k^-1，而gan的热膨胀系数为5.59×10^-6k^-1，二者相差很大，造成高温生长后的降温过程中外延层将承受很大的张应力，且由于外延层的厚度远小于衬底厚度，所以外延层会产生裂纹，所以如何实现高质量hemt的外延材料是制约器件性能的关键因素之一。

同时，现有研究表明，hemt器件在工作时器件栅极末端存在较大的电场峰值，在器件工作状态下，栅极末端的强电场会导致该区域产生大量的界面态，导致器件性能下降，带来可靠性问题。目前，解决该问题的方法是增加栅极场板，屏蔽器件栅极末端的强电场，然而，传统栅极场板的效果有限，器件栅极末端依然会存在较强的电场，使得传统器件依然存在较为严重的可靠性问题。

技术实现要素：

本实用新型的一个目的是提供一种具有多场板结构的氮化镓功率器件，减小氮化镓功率器件在耐压状态下栅极末端处的峰值电场，减小漏电，避免电流崩塌效应，提高可靠性。

本实用新型技术方案如下：一种具有多场板结构的氮化镓功率器件，包括由下至上依次叠置的衬底、成核层、缓冲层、第一插入层、第一gan层、第二插入层、第二gan层和algan势垒层，所述algan势垒层的两端分别为源极金属和漏极金属，所述源极金属和漏极金属之间的所述algan势垒层上由下之上依次设有栅极插入层、p型gan栅极和栅极金属，所述源极金属和所述栅极金属之间的所述p型gan栅极及所述algan势垒层表面设有钝化层，所述漏极金属和所述栅极金属之间的所述p型gan栅极及所述algan势垒层表面设有钝化层，位于所述algan势垒层表面的所述钝化层呈间隔排列的条状，所述间隔排列的条状的钝化层由所述源极金属向所述漏极金属排列，栅极场板覆盖若干所述条状的钝化层并设置于所述栅极金属的两侧与所述栅极金属电连接，漏极场板覆盖若干所述条状的钝化层并与所述漏极金属电连接，所述源极金属和所述栅极金属之间的钝化层表面、所述栅极场板和所述漏极场板的表面以及所述栅极场板和所述漏极场板之间设有保护层；

所述第一插入层由多周期的超晶格结构材料构成；

所述第二插入层由单层或者多周期的超晶格结构材料构成；

所述栅极插入层由单层或者多周期的超晶格结构材料构成。

进一步地，由所述栅极场板覆盖的所述间隔排列的条状的钝化层的间隔距离由所述栅极金属向两侧依次减小，由所述漏极场板覆盖的所述间隔排列的条状的钝化层的间隔距离由所述漏极金属向所述栅极金属依次减小。

进一步地，所述第一插入层为gan、aln、inn、algan、alinn、ingan、alingan任意组合构成的多周期超晶格结构材料中的任意一种或多种，所述第一插入层厚度为50nm～500nm。

进一步地，所述第二插入层为单层的aln、algan、alinn、alingan中的任意一种或者为aln、algan、alinn、alingan任意组合构成的多周期超晶格结构材料中的任意一种或多种，所述第二插入层厚度为10nm～100nm。

进一步地，所述栅极插入层为单层的gan、algan、alinn、alingan中的任意一种或者为gan、aln、inn、algan、alinn、ingan、alingan任意组合构成的多周期超晶格结构材料中的任意一种或多种，所述栅极插入层厚度为5nm～50nm。

进一步地，所述栅极场板和所述漏极场板采用功函数在4ev～6ev范围内的任意一种或者多种金属。

进一步地，所述的钝化层为sio2、si3n4、sic中的任意一种或多种，厚度为20nm～200nm。

进一步地，所述p型gan栅极厚度为30nm～100nm。

进一步地，所述衬底为蓝宝石、硅、碳化硅、氮化镓、氧化镓、氧化锌、金刚石中的任意一种；所述成核层为gan、aln、inn中的任意一种，所述成核层厚度为5nm～20nm；所述缓冲层为gan、algan、alinn、alingan中的任意一种，所述缓冲层厚度为1000nm～3000nm；所述第一gan层厚度为1000nm～3000nm；所述第二gan层厚度为1000nm～3000nm；所述algan势垒层厚度为5nm～50nm；所述保护层为sio2、si3n4、sic中的任意一种或多种，所述保护层厚度为200nm～2000nm；所述栅极金属、所述源极金属、所述漏极金属为钛、铝、金、镍、银中的任意一种或多种。

本实用新型所提供的技术方案的优点在于：

(1)本实用新型提出的在间隔分布的条状的钝化层上蒸镀形成栅极场板和漏极场板的技术方案，可以有效屏蔽栅极正下方的电场峰值。作用原理是通过栅极场板和漏极场板与沟道处二维电子气之间形成的电容在场板上感应出电荷，进而通过感应电荷的屏蔽电场，从而提高了功率器件的耐压和抗击穿能力。而采用在间隔设置的钝化层上实现栅极场板和漏极场板的技术，区别于传统的场板直接覆盖在钝化层之上，本实用新型的技术优点在于，由于场板金属设置在间隔设置的钝化层之上，因而场板与钝化层之间的附着力更好，同时由于间隔设置的钝化层，部分场板与外延层的algan区域接触，部分场板与外延层的algan区域隔离，这样设置带来的感应电荷更加明显，电场分布更加均匀，耐压能力进一步增强，使得本实用新型提出的氮化镓功率器件结构具有更高的可靠性。本实用新型采用的在器件栅极两侧都间隔设置钝化层的技术方案，与常规技术方案相比，可明显减少器件的表面态和削弱表面电场，从而实现抑制电流崩塌效应，提高器件的可靠性。

(2)本实用新型提出的在p型gan栅极下方加入栅极插入层的技术方案，在提高p型gan栅极材料晶体质量的同时，可以有效提高器件的栅极开启电压及栅极电压的稳定性，进一步提高了器件的稳定性和可靠性。

(3)本实用新型提出的在第一gan层和第二gan层之间加入第二插入层的技术方案，由于采用的第二插入层具有更高的禁带宽度和临界电场，因此极大地提升了氮化镓功率器件的击穿电压，同时极大地降低了器件在大电流工作下的漏电，提高器件的可靠性。

(4)采用多周期的超晶格结构材料作为第一插入层，可以极大地提高异质衬底上外延gan材料的晶体质量，可有效阻断位错的向上延伸，可有效降低由于位错带来的器件漏电，提高了器件工作的可靠性。

(5)本实用新型公开的一种具有高可靠性氮化镓功率器件制备方法将栅极场板和漏极场板采用同一种金属、同一步工艺制备完成，使得一种具有高可靠性氮化镓功率器件制备成本得到了降低，并且可以与传统高电子迁移率晶体管制备工艺相互兼容。

附图说明

图1为具有多场板结构的氮化镓功率器件的结构示意图。

图2为实施例1、3及传统氮化镓功率器件在击穿状态下的表面电场分布对比图。

具体实施方式

下面结合实施例对本实用新型作进一步说明，但不作为对本实用新型的限定。

实施例1，如图1所示，本实施例所涉及的一种具有高可靠性氮化镓功率器件，包括由下至上依次设置的硅衬底101、aln成核层102厚度为5nm、gan缓冲层103厚度为1000nm、gan/alinn第一插入层104周期数为5，厚度为50nm、第一gan层105厚度为1000nm、aln第二插入层106厚度为10nm、第二gan层107厚度为1000nm、algan势垒层108厚度为5nm、sio2钝化层109厚度为20nm、钛/铝/镍/金栅极场板110、钛/铝/镍/金漏极场板111、si3n4保护层112厚度为200nm、gan/alingan栅极插入层113的p型掺杂浓度为：1×10¹⁶cm^-3，周期数为1，厚度为5nm、p型gan栅极114掺杂浓度为：1×10¹⁶cm^-3，厚度为30nm、钛/铝/镍/金栅极金属115、钛/铝/镍/金源极金属116、钛/铝/镍/金漏极金属117。钛/铝/镍/金源极金属116设置在algan势垒层108上表面的左端，钛/铝/镍/金漏极金属117设置在algan势垒层108上表面的右端。gan/alingan栅极插入层113、p型gan栅极114和钛/铝/镍/金栅极金属115为由下至上依次叠至设置在algan势垒层108上表面的中部。

其中gan/alingan栅极插入层113两侧的sio2钝化层109是间隔排列的条状且由钛/铝/镍/金栅极金属115向两侧间隔排列；钛/铝/镍/金栅极场板110和钛/铝/镍/金漏极场板111分别设置于间隔设置的sio2钝化层109的表面和间隔处，钛/铝/镍/金栅极场板110位于钛/铝/镍/金栅极金属115的两侧；钛/铝/镍/金栅极场板110与钛/铝/镍/金漏极场板111表面都覆盖有si3n4保护层112，且钛/铝/镍/金栅极场板110与钛/铝/镍/金漏极场板111是由si3n4保护层112分隔开的。

其中位于algan势垒层108表面的sio2钝化层109的间隔设置满足以下条件：

钛/铝/镍/金栅极场板110覆盖的sio2钝化层109的间隔距离由钛/铝/镍/金栅极金属115向两侧依次减小；

钛/铝/镍/金漏极场板111覆盖的sio2钝化层109的间隔距离由钛/铝/镍/金漏极金属117向钛/铝/镍/金栅极金属115依次减小。

该具有高可靠性氮化镓功率器件的制备方法是：

(1)在硅衬底101上生长aln成核层102；

(2)在aln成核层102上生长一层gan缓冲层103；

(3)在gan缓冲层103上生长gan/alinn第一插入层104；

(4)在gan/alinn第一插入层104上生长第一gan层105；

(5)在第一gan层105上生长aln第二插入层106；

(6)在aln第二插入层106上生长第二gan层107；

(7)在第二gan层107上生长algan势垒层108；

(8)在algan势垒层108上生长gan/alingan栅极插入层113；

(9)在gan/alingan栅极插入层113上生长p型gan栅极114；

(10)在p型gan栅极114的表面做好掩模，刻蚀整个外延层，直到露出algan势垒层108的远离衬底一侧的上表面为止；

(11)在刻蚀后的外延层的上表面生长sio2钝化层109；

(12)在对位于gan/alingan栅极插入层113两侧的钝化层109进行刻蚀，刻蚀到algan势垒层108的上表面为止，形成间隔排列的条状的钝化层109；

(13)在刻蚀后的sio2钝化层109及裸露的algan势垒层108上表面蒸镀钛/铝/镍/金金属场板；

(14)对金属场板的中间位置进行刻蚀，直到刻蚀到algan势垒层108上表面为止，形成左右独立绝缘的钛/铝/镍/金栅极场板110和钛/铝/镍/金漏极场板111；并且在钛/铝/镍/金栅极场板110下间隔排列的条状的sio2钝化层109的间隔距离由栅极金属向两侧依次减小，在钛/铝/镍/金漏极场板111下间隔排列的条状的sio2钝化层109的间隔距离由漏极金属向栅极金属依次减小；

(15)刻蚀gan/alingan栅极插入层113左侧的钛/铝/镍/金栅极场板110远离gan/alingan栅极插入层113方向的钛/铝/镍/金栅极场板110的最末端，直到露出sio2钝化层109或者algan势垒层108的上表面为止，在整个外延层的表面生长si3n4保护层112；

(16)刻蚀p型gan栅极114上表面部分或者全部区域的钝化层和保护层，直到露出p型gan栅极114的上表面为止，形成凹陷区域，再在该凹陷区域内蒸镀钛/铝/镍/金栅极金属115，并且蒸镀后在800℃的n2环境下退火2分钟；

(17)在gan/alingan栅极插入层113左侧远离gan/alingan栅极插入层113外延层的边缘区域，刻蚀外延层，直到露出algan势垒层108为止，形成凹陷区域，再在该凹陷区域内蒸镀钛/铝/镍/金源极金属116，并且蒸镀后在800℃的n2环境下退火2分钟；

(18)在gan/alingan栅极插入层113右侧远离gan/alingan栅极插入层113外延层的边缘区域，刻蚀外延层，直到露出algan势垒层108为止，形成凹陷区域，再在该凹陷区域内蒸镀钛/铝/镍/金漏极金属117，并且蒸镀后在800℃的n2环境下退火2分钟。

实施例2，如图1所示，本实施例所涉及的一种具有高可靠性氮化镓功率器件，包括由下至上依次设置的硅衬底101、aln成核层102厚度为15nm、gan缓冲层103厚度为1500nm、gan/alinn第一插入层104周期数为15，厚度为400nm、第一gan层105厚度为1500nm、aln第二插入层106厚度为70nm、第二gan层107厚度为1500nm、algan势垒层108厚度为35nm、sio2钝化层109厚度为150nm、钛/铝/镍/金栅极场板110、钛/铝/镍/金漏极场板111、si3n4保护层112厚度为1500nm、gan/alingan栅极插入层113的p型掺杂浓度为：1×10¹⁸cm^-3，周期数为3，厚度为35nm、p型gan栅极114掺杂浓度为：1×10¹⁸cm^-3，厚度为80nm、钛/铝/镍/金栅极金属115、钛/铝/镍/金源极金属116、钛/铝/镍/金漏极金属117。钛/铝/镍/金源极金属116设置在algan势垒层108上表面的左端，钛/铝/镍/金漏极金属117设置在algan势垒层108上表面的右端。gan/alingan栅极插入层113、p型gan栅极114和钛/铝/镍/金栅极金属115为由下至上依次叠至设置在algan势垒层108上表面的中部。

其中gan/alingan栅极插入层113两侧的sio2钝化层109是间隔排列的条状且由钛/铝/镍/金栅极金属115向两侧间隔排列；钛/铝/镍/金栅极场板110和钛/铝/镍/金漏极场板111分别设置于间隔设置的sio2钝化层109的表面和间隔处，钛/铝/镍/金栅极场板110位于钛/铝/镍/金栅极金属115的两侧；钛/铝/镍/金栅极场板110与钛/铝/镍/金漏极场板111表面都覆盖有si3n4保护层112，且钛/铝/镍/金栅极场板110与钛/铝/镍/金漏极场板111是由si3n4保护层112分隔开的。

其中位于algan势垒层108表面的sio2钝化层109的间隔设置满足以下条件：

钛/铝/镍/金栅极场板110覆盖的sio2钝化层109的间隔距离由钛/铝/镍/金栅极金属115向两侧依次减小；

钛/铝/镍/金漏极场板111覆盖的sio2钝化层109的间隔距离由钛/铝/镍/金漏极金属117向钛/铝/镍/金栅极金属115依次减小。

本实施例制备方法同实施例1。

实施例3，本实施例所涉及的一种具有高可靠性氮化镓功率器件，包括由下至上依次设置的包括由下至上依次设置的蓝宝石衬底、aln成核层厚度为20nm、gan缓冲层厚度为3000nm、gan/alingan第一插入层周期数为20，厚度为500nm、第一gan层厚度为3000nm、aln/alingan第二插入层厚度为100nm、第二gan层107厚度为3000nm、algan势垒层厚度为50nm、si3n4钝化层厚度为200nm、钛/铝/镍栅极场板、钛/铝/镍漏极场板、sio2保护层厚度为2000nm、alingan栅极插入层的p型掺杂浓度为：1×10²¹cm^-3，厚度为50nm、p型gan栅极掺杂浓度为：1×10²¹cm^-3，厚度为100nm、钛/铝/镍栅极金属、钛/铝/镍源极金属、钛/铝/镍漏极金属。钛/铝/镍源极金属设置在algan势垒层上表面的左端，钛/铝/镍漏极金属设置在algan势垒层上表面的右端。alingan栅极插入层、p型gan栅极和钛/铝/镍栅极金属为由下至上依次叠至设置在algan势垒层上表面的中部。

其中alingan栅极插入层两侧的si3n4钝化层是间隔排列的条状且由钛/铝/镍栅极金属向两侧间隔排列；钛/铝/镍栅极场板和钛/铝/镍漏极场板分别设置于间隔设置的si3n4钝化层的表面和间隔处，钛/铝/镍栅极场板位于钛/铝/镍栅极金属的两侧；钛/铝/镍栅极场板与钛/铝/镍漏极场板表面都覆盖有sio2保护层，且钛/铝/镍栅极场板与钛/铝/镍漏极场板是由sio2保护层分隔开的。

其中位于algan势垒层上表面的si3n4钝化层的间隔设置满足以下条件：

钛/铝/镍栅极场板覆盖的si3n4钝化层的间隔距离由钛/铝/镍栅极金属向两侧依次减小；

钛/铝/镍漏极场板覆盖的si3n4钝化层的间隔距离由钛/铝/镍漏极金属向钛/铝/镍栅极金属依次减小。

该具有高可靠性氮化镓功率器件的制备方法是：

(1)在蓝宝石衬底上生长aln成核层；

(2)在aln成核层上生长一层gan缓冲层；

(3)在gan缓冲层上生长gan/alingan第一插入层；

(4)在gan/alingan第一插入层上生长第一gan层；

(5)在第一gan层上生长aln/alingan第二插入层；

(6)在aln/alingan第二插入层上生长第二gan层；

(7)在第二gan层上生长algan势垒层；

(8)在algan势垒层上生长alingan栅极插入层；

(9)在alingan栅极插入层上生长p型gan栅极；

(10)在p型gan栅极的表面做好掩模，刻蚀整个外延层，直到露出algan势垒层的远离衬底一侧的上表面为止；

(11)在刻蚀后的外延层的上表面生长si3n4钝化层；

(12)在对位于alingan栅极插入层两侧的si3n4钝化层进行刻蚀，刻蚀到algan势垒层的上表面为止，形成间隔排列的条状的si3n4钝化层；

(13)在刻蚀后的si3n4钝化层及裸露的algan势垒层上表面蒸镀钛/铝/镍金属场板；

(14)对金属场板的中间位置进行刻蚀，直到刻蚀到algan势垒层上表面为止，形成左右独立绝缘的钛/铝/镍栅极场板和钛/铝/镍漏极场板；并且在钛/铝/镍栅极场板下间隔排列的条状的si3n4钝化层的间隔距离由栅极金属向两侧依次减小，在钛/铝/镍漏极场板下间隔排列的条状的si3n4钝化层的间隔距离由漏极金属向栅极金属依次减小；

(15)刻蚀alingan栅极插入层左侧的钛/铝/镍栅极场板远离alingan栅极插入层方向的钛/铝/镍栅极场板的最末端，直到露出si3n4钝化层或者algan势垒层的上表面为止，在整个外延层的表面生长sio2保护层；

(16)刻蚀p型gan栅极上表面部分或者全部区域的钝化层和保护层，直到露出p型gan栅极的上表面为止，形成凹陷区域，再在该凹陷区域内蒸镀钛/铝/镍栅极金属115，并且蒸镀后在850℃的n2环境下退火2分钟；

(17)在alingan栅极插入层左侧远离alingan栅极插入层外延层的边缘区域，刻蚀外延层，直到露出algan势垒层为止，形成凹陷区域，再在该凹陷区域内蒸镀钛/铝/镍源极金属，并且蒸镀后在850℃的n2环境下退火2分钟；

(18)在alingan栅极插入层右侧远离alingan栅极插入层外延层的边缘区域，刻蚀外延层，直到露出algan势垒层为止，形成凹陷区域，再在该凹陷区域内蒸镀钛/铝/镍漏极金属，并且蒸镀后在850℃的n2环境下退火2分钟。

实施例4，本实施例所涉及的一种具有高可靠性氮化镓功率器件，包括由下至上依次设置的包括由下至上依次设置的蓝宝石衬底、aln成核层厚度为10nm、gan缓冲层厚度为2000nm、gan/alingan第一插入层周期数为10，厚度为200nm、第一gan层厚度为2000nm、aln/alingan第二插入层厚度为50nm、第二gan层107厚度为2000nm、algan势垒层厚度为20nm、si3n4钝化层厚度为100nm、钛/铝/镍栅极场板、钛/铝/镍漏极场板、sio2保护层厚度为800nm、alingan栅极插入层的p型掺杂浓度为：1×10²⁰cm^-3，厚度为20nm、p型gan栅极掺杂浓度为：1×10²⁰cm^-3，厚度为50nm、钛/铝/镍栅极金属、钛/铝/镍源极金属、钛/铝/镍漏极金属。钛/铝/镍源极金属设置在algan势垒层上表面的左端，钛/铝/镍漏极金属设置在algan势垒层上表面的右端。alingan栅极插入层、p型gan栅极和钛/铝/镍栅极金属为由下至上依次叠至设置在algan势垒层上表面的中部。

其中alingan栅极插入层两侧的si3n4钝化层是间隔排列的条状且由钛/铝/镍栅极金属向两侧间隔排列；钛/铝/镍栅极场板和钛/铝/镍漏极场板分别设置于间隔设置的si3n4钝化层的表面和间隔处，钛/铝/镍栅极场板位于钛/铝/镍栅极金属的两侧；钛/铝/镍栅极场板与钛/铝/镍漏极场板表面都覆盖有sio2保护层，且钛/铝/镍栅极场板与钛/铝/镍漏极场板是由sio2保护层分隔开的。

其中位于algan势垒层上表面的si3n4钝化层的间隔设置满足以下条件：

钛/铝/镍栅极场板覆盖的si3n4钝化层的间隔距离由钛/铝/镍栅极金属向两侧依次减小；

钛/铝/镍漏极场板覆盖的si3n4钝化层的间隔距离由钛/铝/镍漏极金属向钛/铝/镍栅极金属依次减小。

本实施例制备方法同实施例3。

实施例1、3及传统氮化镓功率器件在击穿状态下的表面电场分布对比图如图2所示，其实1号线为传统氮化镓功率器件，2号线为实施例1，3号线为实施例3，从图中可以看出，本实用新型实施例1，3器件的栅极末端处电场峰值得到了明显的降低。