非易失性存储器器件及其制造方法与流程

相关申请的交叉引用

本申请要求于2020年1月28日提交的韩国专利申请no.10-2020-0009778的优先权，其主题内容通过引用合并于此。

本发明构思总体上涉及非易失性存储器器件及其制造方法。

背景技术：

半导体存储器器件可以大致分为易失性存储器器件或非易失性存储器器件。

客户对卓越性能和低价格的期望推动了非易失性存储器器件的布局和制造中集成密度的提高。对于二维或平面存储器器件，整个器件集成度受单位存储器单元占用的面积限制。然而，三维存储器器件可以垂直堆叠单位存储器单元、或包括单位存储器单元在内的材料层。

技术实现要素：

本发明构思的实施例提供了具有增加的集成密度和改善的操作可靠性的非易失性存储器器件。

本发明构思的实施例提供了制造具有增加的集成密度和改善的操作可靠性的非易失性存储器器件的方法。

然而，本发明构思不仅限于这些方面，并且在参考以下详细描述和附图考虑了本发明构思的某些图示实施例之后，本发明构思的其他方面将变得显而易见。

根据本发明构思的一方面，提供了一种非易失性存储器器件，包括：衬底；第一半导体层，在衬底上；包括金属氧化物的蚀刻停止膜，在第一半导体层上；模制结构，其中通过在所述蚀刻停止膜上交替堆叠第二半导体层和绝缘层来构成所述模制结构；沟道孔，其穿透模制结构、蚀刻停止膜、第一半导体层和衬底中的至少一个；以及沟道结构，沿沟道孔的侧壁延伸，并包括沿沟道孔的侧壁顺序地形成的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜和沟道半导体。第一半导体层接触第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜和隧穿绝缘膜。

根据本发明构思的一方面，提供了一种非易失性存储器器件，包括：衬底；第一半导体层，在衬底上；包括金属氧化物的蚀刻停止膜，在第一半导体层上；模制结构，其中通过在所述蚀刻停止膜上交替堆叠第二半导体层和绝缘层来构成所述模制结构；公共源极线，其穿透模制结构、蚀刻停止膜和第一半导体层；沟道孔，其穿透模制结构、蚀刻停止膜、第一半导体层和衬底中的至少一个；以及沟道结构，沿沟道孔的侧壁延伸，并包括沿沟道孔的侧壁顺序地形成的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜和沟道半导体。公共源极线通过衬底和第一半导体层电连接到沟道半导体。

根据本发明构思的一方面，提供了一种非易失性存储器器件，包括：衬底；第一半导体层，在衬底上；包括金属氧化物的蚀刻停止膜，在第一半导体层上；模制结构，其中通过在所述蚀刻停止膜上交替堆叠第二半导体层和绝缘层来构成所述模制结构；公共源极线，其穿透模制结构、蚀刻停止膜和第一半导体层；沟道孔，其穿透模制结构、蚀刻停止膜、第一半导体层和衬底中的至少一个；沟道结构，沿沟道孔的侧壁延伸，沟道结构包括沿沟道孔的侧壁顺序地形成的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜、沟道半导体和填充图案，并且包括沟道半导体和填充图案上的沟道焊盘；绝缘间隔物，形成在模制结构与公共源极线之间，在蚀刻停止膜与公共源极线之间，并且在第一半导体层与公共源极线之间；位线接触部，电连接到沟道焊盘；层间绝缘膜，围绕位线接触部；以及位线，设置在层间绝缘膜上并电连接到位线接触部。第一半导体层穿透第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜和隧穿绝缘膜，并且电连接到沟道半导体。

根据本发明构思的一方面，提供了一种制造非易失性存储器器件的方法。该方法包括：在衬底上顺序地堆叠第一牺牲绝缘层、牺牲半导体层和第二牺牲绝缘层；在第二牺牲绝缘层上形成包括金属氧化物的蚀刻停止膜；在蚀刻停止膜上交替堆叠第一半导体层和绝缘层以形成模制结构；形成贯穿模制结构、蚀刻停止膜、第一牺牲绝缘层、牺牲半导体层、第二牺牲绝缘层和衬底中的至少一个的沟道孔；顺序地形成沿沟道孔的侧壁的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜和沟道半导体；在沟道半导体中填充填充图案；在沟道半导体和填充图案上形成沟道焊盘以形成沟道结构；形成穿透模制结构的字线切割区域，该字线切割区域的最下部形成为与蚀刻停止膜相接；沿字线切割区域的侧壁形成绝缘图案；蚀刻绝缘图案、蚀刻停止膜、第二牺牲绝缘层和牺牲半导体层以暴露第一牺牲绝缘层的一部分；去除牺牲半导体层以暴露抗氧化膜的一部分；蚀刻抗氧化膜的一部分、第一阻挡绝缘膜的一部分和第二阻挡绝缘膜的一部分；氧化绝缘图案以沿绝缘图案的侧壁形成牺牲绝缘间隔物；去除电荷存储膜的一部分；去除第一牺牲绝缘层、第二牺牲绝缘层和牺牲绝缘间隔物；在从中去除了第一牺牲绝缘层、牺牲半导体层、第二牺牲绝缘层、抗氧化膜的一部分、第一阻挡绝缘膜的一部分、第二阻挡绝缘膜的一部分和电荷存储膜的一部分的区域中形成第二半导体层；蚀刻第二半导体层以暴露其中衬底与字线切割区域的最下部重叠的区域；氧化绝缘图案以形成绝缘间隔物；以及在字线切割区域内和在衬底的暴露区域上填充导电材料以形成公共源极线。

根据本发明构思的一方面，提供了一种制造非易失性存储器器件的方法。该方法包括：在衬底上顺序地堆叠第一牺牲绝缘层、牺牲半导体层和第二牺牲绝缘层；在第二牺牲绝缘层上形成包括金属氧化物的蚀刻停止膜；在蚀刻停止膜上交替堆叠第一半导体层和绝缘层以形成模制结构；形成贯穿模制结构、蚀刻停止膜、第一牺牲绝缘层、牺牲半导体层、第二牺牲绝缘层和衬底中的至少一个的沟道孔；顺序地形成沿沟道孔的侧壁的抗氧化膜、第一阻挡绝缘膜、第二阻挡绝缘膜、电荷存储膜、隧穿绝缘膜和沟道半导体；在沟道半导体中填充填充图案；在沟道半导体和填充图案上形成沟道焊盘以形成沟道结构；形成穿透模制结构的字线切割区域，该字线切割区域的最下部形成为与蚀刻停止膜相接；沿字线切割区域的侧壁形成间隔物半导体图案；蚀刻间隔物半导体图案、蚀刻停止膜、第二牺牲绝缘层和牺牲半导体层以暴露第一牺牲绝缘层的一部分；去除牺牲半导体层以暴露抗氧化膜的一部分；去除抗氧化膜的一部分、第一阻挡绝缘膜的一部分、第二阻挡绝缘膜的一部分、电荷存储膜的一部分、隧穿绝缘膜的一部分、第一牺牲绝缘层和第二牺牲绝缘层；在从中去除了抗氧化膜的一部分、第一阻挡绝缘膜的一部分、第二阻挡绝缘膜的一部分、电荷存储膜的一部分、隧穿绝缘膜的一部分、第一牺牲绝缘层和第二牺牲绝缘层的区域中形成第二半导体层；蚀刻第二半导体层以暴露其中衬底与字线切割区域的最下部重叠的区域；氧化间隔物半导体图案以形成绝缘间隔物；以及在字线切割区域内和在衬底的暴露区域上填充导电材料以形成公共源极线。

根据本发明构思的一方面，提供了一种非易失性存储器器件，包括：n型掺杂半导体层，设置在半导体衬底；蚀刻停止膜，该蚀刻停止膜包括金属氧化物，该金属氧化物设置在n型半导体层上并在形成字线切割区域期间用作蚀刻停止部；模制结构，该模制结构设置在蚀刻停止膜上；沟道结构，该沟道结构延伸穿过模制结构和蚀刻停止膜，并与n型掺杂半导体层接触；以及层间绝缘膜，该层间绝缘膜覆盖沟道结构的上表面和模制结构的上表面。沟道结构包括：抗氧化膜，设置在沟道结构的外侧壁上；第一阻挡绝缘膜，设置在抗氧化膜上；第二阻挡绝缘膜，设置在第一阻挡膜上；电荷存储膜，设置在第二阻挡绝缘膜上；隧穿绝缘膜，设置在电荷存储膜上；以及沟道半导体，设置在电荷存储膜上，并且模制结构包括p型掺杂半导体层和绝缘层的顺序堆叠布置。

附图说明

下文将参考附图以一些附加细节来描述本发明构思的某些实施例，在附图中：

图1是示出根据本发明构思的实施例的非易失性存储器器件的电路图；

图2是示出根据本发明构思的实施例的非易失性存储器器件的截面图；

图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14和图15(以下统称为“图3至图15”)是示出根据本发明构思的实施例的制造图2的非易失性存储器器件的方法的一个示例的相关的截面图；

图16和图17是示出根据本发明构思的实施例的非易失性存储器器件的示例的截面图；

图18、图19、图20、图21、图22、图23、图24、图25、图26和图27(以下统称为“图18至图27”)是示出根据本发明构思的实施例的制造图17的非易失性存储器器件的方法的另一示例的相关的截面图；以及

图28是示出根据本发明构思的实施例的非易失性存储器器件的另一示例的截面图。

在所有书面的说明和附图中，相似的附图标记和标签用来表示相似或类似的元件、材料和/或特征。

具体实施方式

在整个书面描述中，某些几何术语可以用于强调相对于本发明构思的某些实施例的元件、部件和/或特征之间的某些相对关系。本领域技术人员将认识到，这样的几何术语本质上是相对的，在描述关系上是任意的和/或涉及所示出的实施例的方面。几何术语可以包括，例如：高度/宽度；垂直/水平；较近/较远；较厚/较薄；接近/远离；上方/下方；之下/之上；上/下；最高/最低；中央/边缘；环绕；周边；重叠/位于......之下；旁边；平行，等。

图1是示出根据本发明构思的实施例的非易失性存储器器件的电路图。

参照图1，根据一些实施例的非易失性存储器器件的存储器单元阵列可以包括公共源极线csl、位线bl1至bl3以及单元串cstr。

位线bl1至bl3可以具有二维布置。例如，位线bl1至bl3中的每一个可以在第一方向x上延伸，并且在第二方向y上彼此间隔开。单元串cstr可以分别并联连接至位线bl1至bl3。

单元串cstr可以被公共地连接到公共源极线csl。即，单元串cstr可以被置于位线bl1至bl3中的每一个与公共源极线csl之间。在一些实施例中，公共源极线csl可以二维地布置。

例如，每个公共源极线csl可以在第一方向x上彼此间隔开并且可以在第二方向y上延伸。可以将相同的电压电施加到公共源极线csl，或者可以将彼此不同的电压施加到公共源极线csl以分别控制。

每个单元串cstr可以包括连接到公共源极线csl的接地选择晶体管gst、连接到位线bl1至bl3中的每一个的串选择晶体管sst、以及布置在接地选择晶体管gst与串选择晶体管sst之间的存储器单元晶体管mct。每个存储器单元晶体管mct可以包括数据存储元件。接地选择晶体管gst、串选择晶体管sst和存储器单元晶体管mct可以串联连接。

公共源极线csl可以共同连接到接地选择晶体管gst的源极。此外，可以将栅电极(例如，接地选择线gsl、字线wl1至wln和串选择线ssl)放置在公共源极线csl与位线bl1至bl3中的每一个位线之间。

接地选择线gsl可以用作接地选择晶体管gst的栅电极，字线wl1至wln可以用作存储器单元晶体管mct的栅电极，而串选择线ssl可以用作串选择晶体管sst的栅电极。

图2是示出根据本发明构思的实施例的非易失性存储器器件的截面图。

参照图2，非易失性存储器器件包括衬底100、第一半导体层502、蚀刻停止膜206、模制结构300、沟道结构cs、层间绝缘膜600、位线接触部602、位线bl和公共源极线csl。

衬底100可以包括例如半导体衬底，诸如硅衬底、锗衬底或硅锗衬底。替代地，衬底100可以包括绝缘体上硅(soi)衬底、绝缘体上锗(goi)衬底等。

非易失性存储器器件还可以包括在第一半导体层502和衬底100之间接触沟道结构cs(例如，抗氧化膜400)的公共源极线板(图2未示出)。公共源极线板(图2中未示出)可以包括硅化钨(wsi)。

第一半导体层502、蚀刻停止膜206和模制结构300可以顺序地堆叠在衬底100上。沟道结构cs可以穿透模制结构300、蚀刻停止膜206、第一半导体层502和衬底100中的至少一个。

衬底100上的第一半导体层502可以包括n型掺杂多晶硅。第一半导体层502可以电连接到沟道结构cs(例如，沟道半导体412)。

第一半导体层502上的蚀刻停止膜206可以包括金属氧化物。金属氧化物可以包括氧化铪(hfo2)。根据本发明构思的实施例，蚀刻停止膜206可以用作针对用于在非易失性存储器器件的制造过程期间在206处形成字线切割区域wlc的蚀刻步骤的蚀刻停止部(例如，参见图6)。

模制结构300可以形成在蚀刻停止膜206上。模制结构300可以包括顺序地堆叠在蚀刻停止膜206上的第二半导体层302和绝缘层304。

第二半导体层302可以包括多晶硅。取决于非易失性存储器器件的性质，第二半导体层302可以是n型掺杂多晶硅或p型掺杂多晶硅。当第二半导体层302由p型掺杂多晶硅形成时，如与第二半导体层302由n型掺杂多晶硅形成的情况相比，可以相对减少沟道结构cs(例如，电荷存储膜406)和第二半导体层302之间的电荷隧穿的现象。

绝缘层304可以包括绝缘材料。例如，绝缘层304可以包括但不限于氧化硅。

可以通过在非易失性存储器器件的制造期间沿穿透模制结构300、蚀刻停止膜206、第一半导体层502和衬底100中的至少一个的沟道孔的侧壁形成抗氧化膜400、第一阻挡绝缘膜402、第二阻挡绝缘膜404、电荷存储膜406、隧穿绝缘膜408和沟道半导体412，来形成沟道结构cs(参见例如图4)。

在一些实施例中，沟道结构cs还可以在顶部包括沟道焊盘410。可以通过沟道焊盘410和沟道半导体412在沟道结构cs中形成内部空间，并且该内部空间可以包括填充图案。填充图案可以包括但不限于氧化硅。

尽管沟道结构cs被示为具有杯状，但是本发明构思不限于此，并且沟道结构cs可以具有各种形状，诸如圆柱形状、四边形桶形状、固体填充物形状等。

在非易失性存储器器件的制造过程期间使用的模制结构300可以包括顺序地堆叠的第二半导体层302和绝缘层304。因此，为了形成栅电极(例如，图1的接地选择线gsl、字线wl1至wln和串选择线ssl)，不需要在第二半导体层302的位置处额外填充导电材料。

在制造过程期间，由于不需要用于去除第二半导体层302的位置处的牺牲膜和/或填充导电材料以形成栅电极的工艺(例如，字线替换)，可以简化整个过程。

非易失性存储器器件还可以包括：公共源极线csl，其穿过模制结构300、蚀刻停止膜206和第一半导体层502。

在一些实施例中，公共源极线csl可以由导电材料制成。导电材料可以由但不限于诸如钨(w)、铝(al)或铜(cu)的金属材料制成。

绝缘间隔物418可以形成在公共源极线csl和模制结构300之间。替代地，绝缘间隔物418可以形成在公共源极线csl和模制结构300之间以及在公共源极线csl和蚀刻停止膜206之间。绝缘间隔物418可以是通过使绝缘图案414氧化而形成的氮氧化硅(sion)膜(例如，参见图6)。尽管在图2中未示出，但是绝缘间隔物418可以包括多个间隔物层，其包括氮化硅(sin)膜和氮氧化硅(sion)膜。然而，绝缘间隔物418不限于此。

非易失性存储器器件的导电公共源极线csl的公共源极电压可以通过第一半导体层502转移到具有低电阻的沟道结构(例如，沟道半导体412)。因此，可以将公共源极电压有效地从公共源极线csl转移到沟道结构。

非易失性存储器器件的沟道结构可以通过位线接触部602电连接到位线bl。位线接触部602和位线bl可以由一种或多种导电材料形成，诸如钨(w)、铝(a1)和/或铜(cu)。

非易失性存储器器件可以包括层间绝缘膜600，其中，层间绝缘膜600至少部分地围绕位线接触部602，并且可以形成在模制结构300、沟道结构cs和字线切割区域wlc上。层间绝缘膜600可以包括例如高密度等离子体(hdp)氧化物膜和/或teos(四乙基原硅酸酯)中的一种或多种。此外，层间绝缘膜130可以包括例如氮化硅、氮氧化硅和/或具有低介电常数的低k材料。

图3至图15是示出根据本发明构思的实施例的制造图2的非易失性存储器器件的方法的一个示例的相关的截面图。

参照图3，在衬底100上形成第一牺牲绝缘层200、牺牲半导体层202和第二牺牲绝缘层204。第一牺牲绝缘层200和第二牺牲绝缘层204可以包括绝缘材料。例如，第一牺牲绝缘层200和第二牺牲绝缘层204可以包括但不限于氧化硅。

蚀刻停止膜206形成在牺牲半导体层202上。牺牲半导体层202可以是n型掺杂多晶硅。蚀刻停止膜206可以包括金属氧化物。金属氧化物可以包括氧化铪(hfo2)。蚀刻停止膜206可以用作针对用于在非易失性存储器器件的制造过程期间在206处形成字线切割区域wlc的蚀刻过程的蚀刻停止部(例如，参见图6)。

之后，将第二半导体层302和绝缘层304在第三方向z上交替地堆叠在蚀刻停止膜206上，以形成模制结构300。

参照图4，形成了沟道孔ch，该沟道孔ch穿透模制结构300、蚀刻停止膜206、第一牺牲绝缘层200、牺牲半导体层202、第二牺牲绝缘层204和衬底100中的至少一个。沟道孔ch的形状不仅限于图4所示的形状。

参照图4和图5，抗氧化膜400、第一阻挡绝缘膜402、第二阻挡绝缘膜404、电荷存储膜406、隧穿绝缘膜408和沟道半导体412可以沿沟道孔ch的侧壁顺序地形成，以形成沟道结构cs。

即，可以在沟道孔ch的最外侧形成抗氧化膜400。抗氧化膜400可以包括氮化铝(例如，aln)。抗氧化膜400可以防止可能在第二半导体层302和第一阻挡绝缘膜402之间发生的氧化。

可以沿抗氧化膜400形成第一阻挡绝缘膜402。第一阻挡绝缘膜402可以包括氧化铝(例如，alo)。第一阻挡绝缘膜402可以防止电荷在存储膜406和第二半导体层302之间被隧穿的现象。

可以沿第一阻挡绝缘膜402形成第二阻挡绝缘膜404。第二阻挡绝缘膜404可以由氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)或高介电常数(高k)材料通过其组合堆叠的复合层形成。高介电常数(高k)材料可以包括但不限于氧化铝(al2o3)、氧化钇(y2o3)和氧化锆(zro2)中的至少一种。

可以沿第二阻挡绝缘膜404形成电荷存储膜406。电荷存储膜406可以包括例如氧化硅、氮化硅、氮氧化硅和具有比氧化硅高的介电常数的高介电常数材料中的至少一种。高介电常数材料的示例可以包括但不限于氧化铝、氧化铪、氧化镧、氧化钽、氧化钛、氧化铪镧、氧化铝镧、氧化钪镝及其组合中的至少一种。

可以沿电荷存储膜406形成隧穿绝缘膜408。隧穿绝缘膜408可以包括例如但不限于氧化硅或具有比氧化硅高的介电常数的高介电常数材料(例如，氧化铝(al2o3)和氧化铪(hfo2))。

可以沿隧穿绝缘膜408形成沟道半导体412。沟道半导体412可以包括但不限于诸如单晶硅、多晶硅、有机半导体材料和碳纳米结构的半导体材料。

沟道结构cs还可以在顶部包括沟道焊盘410。由于沟道焊盘410和沟道半导体412可以在沟道结构cs中形成内部空间，并且该内部空间可以包括填充图案。填充图案可以包括但不限于氧化硅。

参照图6，字线切割区域wlc形成为穿透模制结构300。字线切割区域wlc的形成在蚀刻停止膜206处(或中)停止。当形成字线切割区域wlc时，包括金属氧化物(例如，hfo2)的蚀刻停止膜206可以用作蚀刻停止部，以防止字线切割区域wlc延伸到第二牺牲绝缘层204。

绝缘图案414可以沿字线切割区域wlc的侧壁形成。绝缘图案414可以包括绝缘材料。例如，绝缘图案414可以由氮化硅(sin)形成。

参照图7，进一步蚀刻字线切割区域wlc的下部。因此，字线切割区域wlc可以穿透模制结构300、蚀刻停止膜206、第二牺牲绝缘层204和牺牲半导体层202。即，字线切割区域wlc的下部可以暴露第一牺牲绝缘层200的一部分。

参照图8，去除图7的牺牲半导体层202。此时，可以通过使用经由字线切割区域wlc暴露的空间，来使用全背(fullback)工艺去除图7的牺牲半导体层202。当去除图7的牺牲半导体层202时，绝缘图案414可以防止第二半导体层302的去除。

参照图9，穿过去除图7的牺牲半导体层202而露出的区域，顺序地蚀刻抗氧化膜400的一部分、第一阻挡绝缘膜402的一部分和第二阻挡绝缘膜404的一部分。

当去除抗氧化膜400和第一阻挡绝缘膜402时，可以使用强磷酸(hp)。当去除第二阻挡绝缘膜404时，可以使用氟化氢(hf)。由于上述蚀刻过程，电荷存储膜406的一部分可以经由通过去除图7的牺牲半导体层202而露出的区域暴露。

参照图10，绝缘图案414被氧化以形成牺牲绝缘间隔物416。牺牲绝缘间隔物416可以是但不限于氮氧化硅(sion)膜。

参照图11，穿过通过去除图7的牺牲半导体层202而暴露的区域以及通过顺序地蚀刻抗氧化膜400的一部分、第一阻挡绝缘膜402的一部分和第二阻挡绝缘膜404的一部分而暴露的区域，去除电荷存储膜406。

在去除电荷存储膜406时，可以使用强磷酸(hp)。此时，由于形成蚀刻停止膜206的金属氧化物(例如，氧化铪(hfo2))相对于形成电荷存储膜406的材料(例如，氮化硅(sin))对强磷酸(hp)具有较低的选择比，可以不去除蚀刻停止膜206。

参照图12，去除图11的隧穿绝缘膜408和牺牲绝缘间隔物416。

参照图13，第一半导体层502形成在通过去除图7的牺牲半导体层202而暴露的区域的一部分中，以及在通过去除抗氧化膜400的一部分、第一阻挡绝缘膜402的一部分、第二阻挡绝缘膜404的一部分、电荷存储膜406的一部分和隧穿绝缘膜408的一部分而暴露的区域中。第一半导体层502可以是n型掺杂多晶硅。

参照图14，形成了绝缘间隔物418。绝缘间隔物418可以是通过使图13的绝缘图案414氧化而形成的氮氧化硅(sion)膜。尽管未示出，但是绝缘间隔物418可以由包括氮化硅(sin)膜和氮氧化硅(sion)膜在内的多个间隔物层制成。然而，非易失性存储器器件的绝缘间隔物418不限于此。

参照图15，形成了公共源极线csl。可以通过将导电材料填充在字线切割区域wlc内部并填充在衬底100上经由第一半导体层502暴露的区域中，来形成公共源极线csl。导电材料可以包括但不限于诸如钨(w)、钴(co)、镍(ni)的金属以及诸如硅的半导体材料。

以这种方式，可以通过形成位线接触部、层间绝缘膜和位线来制造图2的非易失性存储器器件。

图16是示出根据本发明构思的实施例的另一非易失性存储器器件的截面图。

参照图16并且与结合图2描述的实施例相比，绝缘间隔物418还可以包括突起700。

此处，可以通过使用(例如)足够的氧化过程来在图14的工艺期间允许绝缘间隔物418渗透到第二半导体层302中，来形成突起700。

由于绝缘间隔物418还包括穿透到第二半导体层302中的突起700，因此可以进一步改善每个第二半导体层302与公共源极线csl之间的电绝缘性能。

图17是示出根据本发明构思的实施例的又一非易失性存储器器件的截面图。

参照图17并且与结合图2描述的实施例相比，绝缘间隔物506可以沿电荷存储膜406和第一半导体层502的侧壁下降以接触衬底100。而且，图17的非易失性存储器器件的绝缘间隔物506可以包括与图2的非易失性存储器器件的绝缘间隔物418不同的材料。

绝缘间隔物506可以包括通过氧化多晶硅而获得的氧化硅。(参见例如图25)。尽管在图17中未示出，但是绝缘间隔物506可以由包括多晶硅膜和氧化硅膜在内的多个间隔物层组成。然而，绝缘间隔物506不限于此。

图18至图27是示出根据本发明构思的实施例的制造图17的非易失性存储器器件的方法的相关的截面图。

参照图18并且与结合图6描述的实施例相比，沿字线切割区域wlc的侧壁形成间隔物半导体图案504。间隔物半导体图案504可以是p型掺杂多晶硅。

参照图19，进一步蚀刻字线切割区域wlc的下部。因此，字线切割区域wlc可以穿透模制结构300、蚀刻停止膜206、第二牺牲绝缘层204和牺牲半导体层202。即，字线切割区域wlc的下部可以暴露第一牺牲绝缘层200的一部分。

参照图20，去除图19的牺牲半导体层202。此时，使用经由字线切割区域wlc而暴露的空间，可以通过使用全背工艺来去除图19的牺牲半导体层202。当去除图19的牺牲半导体层202时，也可以去除间隔物半导体图案504的一部分。因此，可以使间隔物半导体图案504比图19中的厚度薄。

参照图21，穿过去除图19的牺牲半导体层202而露出的区域，顺序地蚀刻抗氧化膜400的一部分、第一阻挡绝缘膜402的一部分和第二阻挡绝缘膜404的一部分。当去除抗氧化膜400和第一阻挡绝缘膜402时，可以使用强磷酸(hp)。当去除第二阻挡绝缘膜404时，可以使用氟化氢(hf)。由于上述蚀刻过程，电荷存储膜406的一部分可以经由通过去除图19的牺牲半导体层202而露出的区域暴露。

参照图22，穿过通过去除图19的牺牲半导体层202而暴露的区域以及通过顺序地蚀刻抗氧化膜400的一部分、第一阻挡绝缘膜402的一部分和第二阻挡绝缘膜404的一部分而暴露的区域，去除电荷存储膜406。

在去除电荷存储膜406时，可以使用强磷酸(hp)。此时，由于形成蚀刻停止膜206的金属氧化物(例如，氧化铪(hfo2))相对于形成电荷存储膜406的材料(例如，氮化硅(sin))对强磷酸(hp)具有较低的选择比，可以不去除蚀刻停止膜206。

在图22的非易失性存储器器件的制造方法中，由于用于形成间隔物半导体图案504的材料与用于形成电荷存储膜406的材料不同，所以如图11所示，可以省略用于形成用于防止对间隔物半导体图案504进行蚀刻的保护膜(例如，图11的牺牲绝缘间隔物416)的制造工艺。

即，通过在图18的非易失性存储器器件的制造过程中在字线切割区域wlc的侧壁上形成间隔物半导体图案504，可以简化根据本发明构思的实施例的非易失性存储器器件的整体制造过程。

参照图24，第一半导体层502形成在通过去除图19的牺牲半导体层202而暴露的区域的一部分中，以及在通过去除抗氧化膜400的一部分、第一阻挡绝缘膜402的一部分、第二阻挡绝缘膜404的一部分、电荷存储膜406的一部分和隧穿绝缘膜408的一部分而暴露的区域中。第一半导体层502可以是n型掺杂多晶硅。

参照图25，形成了绝缘间隔物506。绝缘间隔物506可以是通过使图24的间隔物半导体图案504氧化而形成的氧化硅膜。尽管未示出，但是绝缘间隔物506可以由包括多晶硅膜和氧化硅膜在内的多个间隔物层组成。然而，绝缘间隔物506不限于此。

这里，可以通过将第一半导体层502和衬底100一起氧化来形成绝缘间隔物506。即，绝缘间隔物506可以沿字线切割区域wlc和衬底100的内侧壁形成。

参照图26，可以去除形成在衬底100上的绝缘间隔物506，并且可以通过去除绝缘间隔物506来暴露衬底100。

参照图27，形成了公共源极线csl。可以通过将导电材料填充在字线切割区域wlc内部并填充在衬底100上经由第一半导体层502暴露的区域中，来形成公共源极线csl。导电材料可以包括但不限于诸如钨(w)、钴(co)和镍(ni)的金属以及诸如硅的半导体材料。

此后，通过形成位线接触部、层间绝缘膜和位线，可以完成图17所示的非易失性存储器器件的制造。

图28是示出根据本发明构思的实施例的另一非易失性存储器器件的截面图。

参照图28并且与结合图17描述的实施例相比，绝缘间隔物506还可以包括突起700。

可以通过在图27的工艺期间经由充分的氧化工艺来允许绝缘间隔物506渗透到第二半导体层302中，形成突起700。

由于绝缘间隔物506还包括穿透到第二半导体层302中的突起700，因此可以进一步改善每个第二半导体层302与公共源极线csl之间的电绝缘性能。

本领域技术人员将理解，可以在基本上不脱离本发明构思的原理和范围的情况下，对所示出的实施例进行许多变化和修改。