垂直场效应晶体管（VFET）结构及其制造方法与流程

与发明构思的示例性实施方式一致的设备和方法涉及垂直场效应晶体管(vfet)的结构及其制造。

背景技术：

vfet通过在半导体基板上形成用于电流流动的沟道的垂直鳍、在垂直鳍下方和在垂直鳍上形成底部源极/漏极区域和顶部源极/漏极区域以及在垂直鳍的侧壁上形成栅极结构被制造。因此，与现有技术的平面fet或finfet中的横向电流不同，电流在垂直于半导体基板的方向上在vfet中流动。

此外，为了使vfet与另外的vfet、电源或另外的电子部件连接，可以在底部源极/漏极区域和顶部源极/漏极区域上形成接触结构。然而，底部源极/漏极区域通常具有固有的接触电阻，该接触电阻影响流过vfet的电流。通过使用具有高热稳定性的金属材料诸如钴、钛或钨对底部源极/漏极区域的上部进行硅化，可以减小该接触电阻。在相关技术中，在vfet结构的侧部形成浅沟槽隔离(sti)结构以使vfet结构与另外的vfet结构或电路元件绝缘之后，对底部源极/漏极区域执行硅化。

图1a和图1b示出了根据现有技术的包括硅化步骤的制造vfet器件的过程的一部分的截面侧视图。

图1a显示了在执行硅化之前的中间vfet结构10。中间vfet结构10包括基板100以及形成在其上的多个鳍结构111和112。鳍结构111和112中的每个包括鳍和形成在其上的硬掩模。中间vfet结构10还包括在鳍结构111的下部的左侧形成在基板100上的底部源极/漏极区域121、在鳍结构112的下部的右侧形成在基板100上的底部源极/漏极区域122、以及在鳍结构111和112的下部之间形成在基板100上的底部源极/漏极区域123。中间vfet结构10进一步包括sti结构131和132，该sti结构131和132分别形成在彼此基本共面的基板100的左侧表面和底部源极/漏极区域121的左侧表面上、以及彼此基本共面的基板100的右侧表面和底部源极/漏极区域122的右侧表面上。

参照图1b，在如图1a所示地形成sti结构131和132之后，蚀刻sti结构131和132的上部以暴露在蚀刻之前分别面对sti结构131和132的底部源极/漏极区域121的左侧和底部源极/漏极区域122的右侧，然后，对底部源极/漏极区域121至123执行硅化，从而分别在底部源极/漏极区域121至123中形成硅化物层141至143。这里注意到，硅化物层141和142不仅形成在底部源极/漏极区域121和122的上部，而且形成在底部源极/漏极区域121的左侧部分和底部源极/漏极区域122的右侧部分，而硅化物层143仅形成在底部源极/漏极区域123的上部。因此，硅化物层141和142具有l形，而硅化物层143具有条形。

然而，这种硅化方法导致sti结构的损失以及将在随后的步骤中在底部源极/漏极区域121至123上形成的底部间隔物的损失，因为在形成sti结构131和sti结构132并蚀刻其上部之后执行硅化。另外，由于对sti结构131和132执行蚀刻步骤以分别暴露底部源极/漏极区域121和122的左侧和右侧表面，所以这种硅化方法是复杂的。

因此，需要一种使vfet结构的底部源极/漏极区域硅化的改进方法。

技术实现要素：

发明构思的各种实施方式可以提供一种用于制造vfet结构的改进的方法和由此制造的vfet结构。

根据一示例性实施方式的一方面，提供一种vfet结构，该vfet结构可以包括：基板；形成在基板上的鳍结构；底部源极/漏极区域，形成在基板上在鳍结构的下部之间且在其相反两侧；以及浅沟槽隔离(sti)结构，形成在基板的侧部和底部源极/漏极区域的侧部，其中底部源极/漏极区域的上部包括底部硅化物层，每个底部硅化物层具有条形。

根据一示例性实施方式的一方面，提供一种vfet结构，该vfet结构可以包括：基板；鳍结构，形成在基板上；底部源极/漏极区域，形成在基板上在鳍结构的下部之间且在其相反两侧；浅沟槽隔离(sti)结构，形成在基板的侧部和底部源极/漏极区域的侧部；以及顶部源极/漏极区域，分别形成在鳍结构上，其中顶部源极/漏极区域的上部分别包括顶部硅化物层。

根据一示例性实施方式的一方面，提供一种制造vfet结构的方法，该方法可以包括：提供中间vfet结构，该中间vfet结构包括基板、以及在基板上的鳍结构和在基板上在鳍结构的下部的相反两侧处的底部源极/漏极区域；对底部源极/漏极区域的上部进行硅化，从而在底部源极/漏极区域的上部形成底部硅化物层；以及在基板的侧部以及其上部被硅化的底部源极/漏极区域的侧部形成浅沟槽隔离(sti)结构，其中每个底部硅化物层具有条形。

附图说明

通过参考附图详细描述发明构思的示例实施方式，发明构思的以上和其他方面对于本领域普通技术人员而言将变得更加明显。

图1a和图1b示出了根据现有技术的包括硅化步骤的制造vfet器件的过程的一部分的截面侧视图；

图2a至图2g示出了根据一实施方式的包括硅化步骤的制造vfet器件的过程的一部分的截面侧视图；以及

图3a至图3d示出了根据一实施方式的包括硅化步骤的制造vfet器件的过程的一部分的截面侧视图。

具体实施方式

在下文，将参考附图更全面地描述发明构思的各种实施方式。这些实施方式都是示例性的，并且可以以许多不同的形式体现，而不应被解释为限制发明构思。更确切地，这些实施方式仅被提供以使得本公开将是透彻和完整的，并将发明构思充分传达给本领域技术人员。发明构思可以由所附权利要求的范围限定。在附图中，为了清楚起见，各个层和区域的尺寸和相对尺寸可以被夸大，因此，附图不一定是按比例绘制的，一些特征可以被夸大以显示特定部件或元件的细节。因此，在这里公开的特定结构和功能细节不应被解释为限制性的，而仅仅是作为教导本领域技术人员以各种方式使用实施方式的方法和结构的代表基础。

不排除在这里提供的实施方式与也在这里提供或没有在这里提供但是与发明构思一致的另外的示例或另外的实施方式的一个或更多个特征相关联。例如，即使在特定实施方式中描述的事项没有在不同的实施方式中描述，该事项可以被理解为与该不同的实施方式相关或组合，除非在其描述中另有提及。

为了在下文描述的目的，术语“上”、“下”、“顶”、“底”、“左”和“右”及其派生词可以基于上下文与所公开的结构有关，因为它们在附图中被取向。不同附图中的相同附图标记可以指代相同的结构部件或其元件。

将理解，当一元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，其可以直接在所述另一元件或层上、直接连接或联接到所述另一元件或层，或可以存在居间元件或层。相反，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，则不存在居间元件或层。

还将理解，附图中显示的层、图案、区域和/或元件没有按比例绘制，并且在典型的半导体器件中的一个或更多个常用层、图案、区域和/或元件在附图中可能没有被明确显示。这并不意味着与在这里描述的实施方式相对应的实际半导体器件中不包括那些层、图案、区域和/或元件，而是当说明没有集中于其时，可以为了清晰和/简洁，从附图中省略那些层、图案、区域和/或元件。

如在这里使用的，术语“和/或”包括一个或更多个相关联的所列项目的任何和所有组合。诸如“……中的至少一个”的表述，当在一列元素之后时，修饰整列元素而不修饰该列中的个别元素。因此，例如，“a、b或c中的至少一个”和“a、b和/或c”两者均意指a、b、c或其任何组合。诸如“……中的至少一个”的表述，当在一列元素之后时，修饰整列元素而且不修饰该列中的个别元素。

除非另有定义，否则在这里使用的所有术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的相同含义。将进一步理解，术语，诸如在常用字典中定义的那些，应被解释为具有与其在相关技术的背景中的含义一致的含义，并且将不会以理想化或过于正式的意义来解释，除非在这里明确地如此限定。

图2a至图2g示出了根据一实施方式的包括硅化步骤的制造vfet器件的过程的一部分的截面侧视图。

图2a显示了根据一实施方式的在执行硅化之前的中间vfet结构20。类似于图1a中的中间vfet结构10，中间vfet结构20包括基板200以及形成在其上的多个鳍结构211和212，并且鳍结构211和212中的每个包括鳍和形成在其上的硬掩模。中间vfet结构20还包括在鳍结构211的下部的左侧形成在基板200上的底部源极/漏极区域221、在鳍结构212的下部的右侧形成在基板200上的底部源极/漏极区域222、以及在鳍结构211和212的下部之间形成在基板200上的底部源极/漏极区域223。底部源极/漏极区域221的左侧表面和基板200的左侧表面可以彼此基本共面，底部源极/漏极区域222的右侧表面和基板200的右侧表面可以彼此基本共面。

在中间vfet结构20中，基板200可以由包括半导体材料的一层或更多层形成，该半导体材料包括硅(si)、硅锗(sige)、硅碳化物(sic)和/或硅锗碳(sigec)，但不限于此，并且鳍结构211和212中的每个的鳍可以由诸如硅(si)、锗(ge)、硅锗(sige)和/或含硅材料的材料形成，但不限于此。形成在每个鳍结构211和212上的硬掩模被用于图案化半导体层以在基板200上形成鳍，并且可以由诸如硅氮化物(sin)的电介质材料形成，或者由sin掩模和形成在其上的氧化物掩模的组合形成。当中间vfet结构20完成为vfet器件时，底部源极/漏极区域221至223可以在基板200上外延生长并用杂质掺杂，该杂质可以包括硼以形成p型vfet，或者可以包括磷、砷、铟或其组合以形成n型vfet。

图2b和图2c显示了保护层213被沉积以覆盖鳍结构211和212以及底部源极/漏极区域221至223的顶表面，然后，在鳍结构211和212的顶表面以及底部源极/漏极区域221至223的顶表面上的保护层213被去除以仅留下在鳍结构211和212的侧表面上的保护层213，以保护鳍结构210免受将在下一步骤中执行的硅化的影响。这里，从鳍结构211和212的顶表面以及底部源极/漏极区域221至223的顶表面去除保护层213可以通过各向异性蚀刻、离子束蚀刻、等离子体蚀刻和/或激光烧蚀执行，但不限于此。保护层213可以由二氧化硅(sio2)、硅氮化物(sin)、硅硼碳氮化物(sibcn)、硅氧碳氮化物(siocn)或其组合形成，但不限于此。

图2d显示了在鳍结构210上沉积具有高热稳定性的金属材料诸如钴、钛和钨以形成金属层215，该金属层215包围其侧表面被保护层213覆盖的鳍结构210以及底部源极/漏极区域221至223的顶表面。因此，金属层215形成在鳍结构211和212的顶表面、保护层213的顶表面和侧表面、以及底部源极/漏极区域221至223的顶表面上。这里，沉积金属材料以形成金属层214可以通过化学气相沉积(cvd)、等离子体增强的vd(pevd)、物理气相沉积(pvd)、原子层沉积(ald)、等离子体增强的ald(peald)、各向异性沉积、溅射和/或电镀执行，但不限于此。

图2e显示了在约300℃和约700℃之间的高温范围内对金属层215进行退火，使得金属层215与底部源极/漏极区域221至223的上部中包括的硅成分反应，以在底部源极/漏极区域221至223的上部分别形成底部硅化物层241至243，其中包括cosix、tisix和/或wsix中的至少一种。

图2f显示了在底部源极/漏极区域221至223的上部处的金属层215的硅化之后，例如，通过诸如干蚀刻的蚀刻(不限于此)来剥离保护层213和形成在其上的金属层215。

图2g显示了在中间vfet结构20的左侧表面和右侧表面形成与图1b中显示的sti结构131和132类似的sti结构231和232，以将中间vfet结构20与另外的中间vfet结构或电路元件隔离。sti结构231和sti结构232可以由诸如硅氧化物(sio)、sio2、硅氮氧化物(sioxny)或其组合的电介质氧化物材料形成，但不限于此。

鉴于图1b，参照图2g，分别形成在底部源极/漏极区域221至223的上部处的所有底部硅化物层241至243基本上具有条形，而根据现有技术，分别形成在底部源极/漏极区域121至123的上部处的硅化物层141至143具有条形和l形。此外，sti结构231和232的顶表面与底部硅化物层241至243的顶表面(也就是，其上部被硅化的底部源极/漏极区域221至223的顶表面)基本共面，而sti结构131和132的顶表面在比硅化物层141至143的顶表面的水平(也就是说，其上部被硅化的底部源极/漏极区域121至123的顶表面的水平)低的水平处。这些差异通过经由对vfet结构的底部源极/漏极区域的上部进行硅化之后在vfet结构的侧表面处形成sti结构来改进现有技术的硅化工艺引起。通过这种工艺改进，可以防止在后续步骤中sti结构的损失和将要在vfet结构的底部源极/漏极区域上形成的底部间隔物的损失。此外，可以通过省略在对底部源极/漏极区域进行硅化之前蚀刻sti结构的上部的步骤来简化形成vfet结构的工艺。

在以上实施方式中，对vfet结构的底部源极/漏极区域执行硅化。然而，根据如下所述的实施方式，也可以对vfet结构的顶部源极/漏极区域执行硅化。

图3a至图3d示出了根据一实施方式的包括硅化步骤的制造vfet器件的工艺的一部分的截面侧视图。

图3a显示了中间vfet结构30，其中鳍结构310、包括底部硅化物层340的底部源极/漏极区域320和顶部源极/漏极区域370形成在基板300上方。中间vfet结构30还包括形成在鳍结构310上的栅极结构350、形成在底部源极/漏极区域320的顶表面上以使底部源极/漏极区域320与栅极结构350绝缘的底部间隔物360、以及形成在栅极结构350上以使顶部源极/漏极区域370与栅极结构350绝缘的顶部间隔物380。在栅极结构350之间且在栅极结构350的侧部，填充层间电介质(ild)层390以使栅极结构350彼此绝缘。

形成基板300、鳍结构310、底部源极/漏极区域320和底部硅化物层340的材料和方法与基板200、鳍结构210、底部源极/漏极区域221至223和底部硅化物层241至243相同或类似，因此在这里省略关于其的描述。

每个栅极结构350包括导体层351和高κ层352，该导体层351由诸如cu、al、ti、ta、w、co、tin、wn、tial、tialn、tan、tic、tac、tialc、tacn、tasin或其组合的金属或金属化合物形成，但不限于此，该高κ层352由诸如hf、al、zr、la、mg、ba、ti、pb或其组合的金属氧化物材料或金属硅酸盐形成，但不限于此。底部间隔物360可以包括低κ电介质材料，诸如sio、sin、硅氮氧化物(sion)、碳掺杂的硅氮化物(sicn)、sibcn、siocn或其组合，但不限于此。底部间隔物360可以通过诸如cvd、pevd、pvd、ald、peald、各向异性沉积等(不限于此)的至少一种方法形成在底部源极/漏极区域320上。

可以通过在从其去除了掩模(图2g中示出)的鳍结构310上外延生长半导体层以及在其中掺杂质来形成顶部源极/漏极区域370。顶部间隔物380可以由与形成底部间隔物360的材料相似或不同的材料通过与用于形成底部间隔物360的方法类似的方法形成。

ild层390可以由包括sio2、si3n4、sioxny、sic、sico、sicoh或sich化合物或其组合的材料形成，但不限于此。可以通过在可由诸如sin的材料形成的ild衬层395上沉积包括氮化物、氧化物或其组合的材料(不限于此)来形成ild层390。

图3b显示了与图2d和图2e中示出的金属层215相同或相似的金属层315通过cvd、pevd、pvd、ald、peald、各向异性沉积、溅射和/或电镀(不限于此)形成在顶部源极/漏极区域370的顶表面和ild层390的顶表面上。金属层315可以包括如先前实施方式中所述的具有高热稳定性的钴、钛和钨中的至少一种。根据一实施方式，金属层315可以沉积在从ild层390突出的顶部源极/漏极区域370的基本上所有外表面和ild层390的顶表面上。

图3c显示了在大约300℃至大约700℃之间的高温范围内对金属层315进行退火，使得金属层315与在顶部源极/漏极区域370的上部中包括的硅成分反应以分别在顶部源极/漏极区域370的上部形成顶部硅化物层317。

图3d显示了金属层315的未被硅化的部分可以例如通过诸如干蚀刻的蚀刻(不限于此)被剥离，因此，顶部硅化物层317仅保留在顶部源极/漏极区域370的顶表面上。根据一实施方式，顶部硅化物层317可以覆盖从ild层390突出的顶部源极/漏极区域370的基本上所有的外表面，以增加具有减小的接触电阻的区域。

根据本实施方式，不仅在vfet结构的底部源极/漏极区域上而且在顶部源极/漏极区域上执行硅化，因此，在底部源极/漏极区域和顶部源极/漏极区域两者处均减小了接触电阻，以改善由vfet结构制成的vfet器件的性能。

根据以上实施方式的vfet结构和用于形成其的方法可以在应用、硬件和/或电子系统中采用。用于实现发明构思的实施方式的合适的硬件和系统可以包括但不限于个人计算机、通信网络、电子商务系统、便携式通信装置(例如，蜂窝电话和智能电话)、固态媒体存储装置、功能性电路系统等。结合根据以上实施方式的vfet结构的系统和硬件是本发明的预期实施方式。给定以上实施方式的教导，本领域普通技术人员将能够考虑实施方式的其他实现方式和应用。

前述是示例性实施方式的说明，而不应被解释为对其的限制。例如，可以省略以上描述的用于制造vfet器件的一个或更多个步骤，以简化工艺。尽管已经描述了一些示例性实施方式，但是本领域技术人员将容易地理解，在不实质上脱离本发明构思的情况下，可以在以上实施方式中进行许多修改。

本申请要求于2020年2月5日在美国专利商标局提交的美国临时申请第62/970,432号的优先权，其公开通过引用整体合并于此。