高耐电压低损耗硅基薄膜电容器及其制备方法

本发明属于薄膜电容器领域，特别涉及硅基薄膜电容器及其制备方法。

背景技术：

随着电子产品的小型化，分立式的无源器件在线路板中所占体积比也越来越大，与电子线路“微型化、集成化、智能化”的发展趋势的矛盾日渐突出。电容器作为最基本的无源器件，小体积，大容量，低功耗，高稳定性已成为新一代电容器的发展方向。采用薄膜工艺制备的硅基电容器因其体积小，损耗小，功耗低的特点被认为是未来电容器的发展方向之一。

从实际应用的角度来看，电介质薄膜电容器要在现有以及未来的先进电子系统中更广泛地应用，还有许多技术难题需要攻克。其中一个突出的问题是，目前常用的电子技术对电子元器件工作电压的要求为10v～50v，为了保证电子元器件能够稳定可靠的长期工作，要求电子元器件能够长时间稳定耐受的电压为其工作电压的2.5倍，即25v～125v。电介质薄膜电容器与现有的陶瓷电容器相比，由于其电介质面积和厚度的尺寸大大减小，由此导致的结果是薄膜电容器的电容量和工作电压相比陶瓷电容器明显减小，在实际电路系统中的应用受限。例如在同等的工作电压50v下，由于陶瓷电容器的电介质厚度至少大于10μm，其工作电场为5kv/mm或以下，所以长时间承受25v～125v的电压容易实现，而薄膜电容器，由于电介质薄膜厚度通常在几百nm到1μm之间，要承受50kv/mm甚至更高的工作电场(数百kv/mm)，因此与陶瓷电容器相比，薄膜电容器很难达到长时间承受100v电压的要求。

由于电容器的耐电压值与电介质的厚度和电介质的介电强度成正比，电容器的电容值与电介质材料的介电常数和电容器的电极面积成正比、与电介质的厚度成反比，因而在电介质材料确定的情形下，为了获得较高的工作电压，就得增大电介质的厚度，牺牲电容值；为了获得较大的电容值，就得减小电介质薄膜厚度，牺牲电容器的耐电压值，二者不能同时兼顾。cn02244597.8和cn201010590616.0公开了以sio2和al2o3为电介质薄膜的硅基薄膜电容器，这类采用薄膜工艺制备的硅基微型芯片电容器已成为集成电路、多芯片组件封装技术中的重要元器件。不足的是，这类硅基薄膜电容器的电介质薄膜的介电常数较低，如sio2的介电常数为3.9，al2o3的介电常数为9～10.5，为了获得足够的电容值，这类电介质薄膜的厚度不能太厚，致使这类电容器的工作电压通常在30v以下，无法满足更高工作电压的需求。因此研发高耐电压，大电容量的硅基薄膜电容器是近年来硅基薄膜电容器领域工作人员一直在试图有所突破的技术瓶颈之一。

再者，现有制备硅基薄膜电容器的方法，在划片时对电介质薄膜易于产生横向微裂纹，这些微裂纹很容易延伸到电容器上电极处造成薄膜电容器损坏，降低其成品率。

技术实现要素：

本发明的目的在于克服现有技术的不足，提供高耐电压低损耗硅基薄膜电容器及其制备方法，以满足电子线路“微型化、集成化、智能化”发展的需要，并避免划片时产生的微裂纹对薄膜电容器造成损坏，提高薄膜电容器的成品率。

本发明所述高耐电压低损耗硅基薄膜电容器，从下至上依次由下电极-低阻硅衬底-电介质薄膜-上电极组成并结合成一体，或者从下至上依次由下电极-低阻硅衬底-lanio3过渡层-电介质薄膜-下电极组成并结合成一体，所述电介质薄膜为ca1-xsrxzr1-y-ztiymzo3薄膜，ca1-xsrxzr1-y-ztiymzo3中，0<x≤0.4、0<y≤0.4，0≤z≤0.05，m为mn或mg。

上述高耐电压低损耗硅基薄膜电容器，设置lanio3过渡层的目的是使电介质薄膜获得更好的介电响应，lanio3过渡层的厚度为30nm±5nm。

上述高耐电压低损耗硅基薄膜电容器，其低阻硅衬底为n-si衬底或p-si衬底。

上述高耐电压低损耗硅基薄膜电容器，其电介质薄膜的厚度为600nm～1000nm，低阻硅衬底的厚度为200μm～500μm。

上述高耐电压低损耗硅基薄膜电容器，上电极和下电极的材料为pt、au、ni-cr合金或al。

本发明所述高耐电压低损耗硅基薄膜电容器的制备方法，工艺步骤如下：

(1)在清洁后的低阻硅衬底顶面进行凹槽切割，使该被切割面形成由横向凹槽和纵向凹槽分隔成的多个方格状低阻硅平面；

(2)采用射频磁控溅射法在步骤(1)所述被切割面制备电介质薄膜，或者依次制备lanio3过渡层和电介质薄膜，形成第一结构体，所述电介质薄膜为ca1-xsrxzr1-y-ztiymzo3薄膜，ca1-xsrxzr1-y-ztiymzo3中，0<x≤0.4、0<y≤0.4，0≤z≤0.05，m为mn或mg；

(3)对步骤(2)所得到的第一结构体在大气气氛中进行退火处理；

(4)采用射频磁控溅射法在经步骤(3)退火处理后的第一结构体的ca1-xsrxzr1-y-ztiymzo3薄膜表面依次制备35nm±5nm的ti层或tiw层及200nm±10nm的上电极层，再通过电镀法将上电极层的厚度增加至4μm±0.2μm，得到第二结构体；

(5)根据上电极图形的设计要求，采用光刻工艺对步骤(4)所得到的第二结构体中的上电极层进行图形化，使上电极的形状和尺寸符合设计要求；

(6)采用射频磁控溅射法在经步骤(5)对上电极图形化后的第二结构体的低阻硅衬底底面依次制备35nm±5nm的ti层或tiw层及300nm±10nm的下电极层，得到第三结构体；

(7)对步骤(6)所得第三结构体沿步骤(1)所切割的横向凹槽和纵向凹槽宽度的中心线进行划片，得到硅基薄膜电容器。

上述制备方法中，所述ca1-xsrxzr1-y-ztiymzo3薄膜的陶瓷靶材以caco3、srco3、zr(no3)4、tio2以及mno2或mgo为原料，通过固相反应方法获得。

上述制备方法中，所述低阻硅衬底为n-si衬底或p-si衬底，低阻硅衬底的厚度为200μm～500μm，所述横向凹槽和纵向凹槽的深度为80μm～100μm，宽度为130μm～150μm。

上述制备方法中，所述电介质薄膜的厚度为600nm～1000nm，lanio3过渡层的厚度为30nm±5nm。

上述制备方法中，所述上电极层和下电极层的材料为pt、au、ni-cr合金或al。

上述制备方法中，步骤(3)中对步骤(2)所得到的第一结构体在大气气氛中进行退火处理的操作是：在大气气氛中升温至600℃～700℃保温30min～60min，然后随炉冷却至室温。

与现有技术相比，本发明具有以下有益效果：

1、由于采用了高介电常数(εr～54)且具有线性电介质特征的ca1-xsrxzr1-y-ztiymzo3作为电介质薄膜，因而对于相同电容值的薄膜电容器，本发明可获得更小的器件尺寸，或更高的工作电压。

2、本发明所述硅基薄膜电容器，可稳定耐受150v以上的直流电压，比电容可达0.55nf/mm²，1mhz时，介电损耗约0.007(见各实施例)。

3、本发明所述硅基薄膜电容器，电容值在10pf至1000pf之间，可根据实际应用需要调整电介质ca1-xsrxzr1-y-ztiymzo3薄膜的厚度和电极的面积得到所需的电容值。

4、本发明所述方法在清洁后的低阻硅衬底顶面进行凹槽切割，使该被切割面形成由横向凹槽和纵向凹槽分隔成的多个方格状低阻硅平面，这种结构使得电介质薄膜在凹槽处自然形成了一个断面，或者是坡度很大的一个坡面，即槽壁上电介质薄膜的厚度远小于上电极所覆盖处的电介质薄膜的厚度，并且槽壁上电介质薄膜与上电极所覆盖处的电介质薄膜不在同一平面上，因而划片时有效抑制了裂纹的横向延伸，有效提高了电容器的成品率。

5、本发明所述方法操作简单，所使用的设备为常规设备，便于实现工业化生产。

附图说明

图1是本发明所述高耐电压低损耗硅基薄膜电容器的示意图。

图2是本发明所述高耐电压低损耗硅基薄膜电容器的制备方法的示意图，其中，a图为在低阻硅衬底顶面进行凹槽切割所形成由横向凹槽和纵向凹槽分隔成的多个方格状低阻硅平面的示意图，b图为第一结构体的一种示意图，c图为第二结构体的一种示意图，d图为第二结构体中的上电极层图形化后的示意图，e图为第三结构体的一种示意图。

图中，1—下电极，2—低阻硅，3—lanio3过渡层，4—电介质薄膜，5—上电极，6—横向凹槽，7—纵向凹槽。

图3是实施例1所制备的硅基薄膜电容器的正面形貌扫描电镜照片，其中，图a是一个电容器的照片，图b是划片前四个电容器的照片。

图4是实施例1所制备的硅基薄膜电容器的电容-温度和介电损耗-温度特性曲线。

图5是实施例2所制备的硅基薄膜电容器的电容-频率和介电损耗-频率特性曲线。

图6是实施例3所制备的硅基薄膜电容器的电容-频率和介电损耗-频率特性曲线。

图7是实施例1、2、3、4所制备的硅基薄膜电容器的电阻-电压曲线。

具体实施方式

以下通过实施例并结合附图对本发明所述高耐电压低损耗硅基薄膜电容器及其制备方法作进一步说明。

下述实施例中，对所制备的硅基薄膜电容器进行电容温度特性测试、介电损耗温度特性测试、电容频率特性测试、介电损耗频率特性测试、耐电压特性测试采用的设备：agilenthp4294a；linkam,hfs600e-pb4；agilent4339b。

实施例1

本实施例的步骤如下：

(1)用晶圆切割机在已清洁的厚度500μm、四英寸低阻硅p-si衬底的正面进行切割，形成由凹槽形成由横向凹槽6和纵向凹槽7分隔成的多个方格状低阻硅平面，如图2中的a图所示，横向凹槽6和纵向凹槽7的深度和宽度相同，所述深度为100μm，宽度为130μm；

(2)采用射频溅射法(jgp-560c10超高真空多功能磁控溅射设备)在步骤(1)形成的所述被切割面依次制备厚度为30nm的lanio3层、厚度为600nm的ca0.85sr0.15zr0.8ti0.15mn0.05o3薄膜，形成第一结构体，如图2中的b图所示；制备lanio3层的工艺参数为：气压2pa，功率40w，衬底温度550℃，溅射时间30min，ar:o2＝40:10(体积比)；制备ca0.85sr0.15zr0.8ti0.15mn0.05o3薄膜的工艺参数为：气压2pa，功率50w，衬底温度550℃，溅射时间180min，ar:o2＝40:30(体积比)；

(3)对步骤(2)所得到的第一结构体放入烧结炉进行退火处理，退火处理的操作是：在大气气氛中升温至650℃保温60min，然后随炉冷却至室温后取出；

(4)采用射频磁控溅射法在经步骤(3)退火处理后的第一结构体的ca0.85sr0.15zr0.8ti0.15mn0.05o3薄膜表面依次制备35nm±5nm的ti层及200nm±10nm的上电极au层，再通过电镀法将上电极au层的厚度增加至4μm±0.2μm，得到第二结构体，如图2中的c图所示；制备ti层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间15min；电镀的工艺参数：电流密度0.3±0.1a/dm²，电镀时间55分钟；

(5)采用光刻工艺对步骤(4)所得到的第二结构体中的上电极au层进行图形化，形成面积为1mm×1mm的图形化的上电极，如图2中的d图所示；光刻胶为az6130，icp法刻蚀。

(6)采用射频磁控溅射法在经步骤(5)对上电极图形化后的第二结构体的低阻硅衬底底面依次制备35±5nm的ti层及300±10nm的下电极au层，得到第三结构体，如图2中的e图所示；制备ti层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间20min；

(7)用划片机对步骤(6)所得第三结构体沿步骤(1)所切割的横向凹槽和纵向凹槽宽度的中心线进行划片，即可得到电极面积为1mm²，电容芯片面积为1.05mm×1.05mm的au/ca0.85sr0.15zr0.8ti0.15mn0.05o3/lanio3/p-si/au的硅基薄膜电容器，其结构如图1所示，其正面形貌的扫描电镜照片见图3。

对本实施例制备的硅基薄膜电容器进行电容温度特性、介电损耗温度特性测试以及耐电压特性测试，测试结果如图4、图7所示，从图4可以看出，所制备的电容器的电容值在-60℃～+210℃温度范围内电容值的变化率为3.51％，25℃时的电容值为0.568nf，从图7可以看出电容器的可稳定耐受150v直流电压。

实施例2

本实施例的步骤如下：

(1)用晶圆切割机在已清洁的厚度200μm、四英寸低阻硅p-si衬底的正面进行切割，形成由凹槽形成由横向凹槽6和纵向凹槽7分隔成的多个方格状低阻硅平面，如图2中的a图所示，横向凹槽6和纵向凹槽7的深度和宽度相同，所述深度为80μm，宽度为140μm；

(2)采用射频溅射法(jgp-560c10超高真空多功能磁控溅射设备)在步骤(1)形成的所述被切割面依次制备厚度为30nm的lanio3层、厚度为800nm的ca0.65sr0.35zr0.65ti0.35o3薄膜，形成第一结构体，如图2中的b图所示；制备lanio3层的工艺参数为：气压2pa，功率40w，衬底温度550℃，溅射时间30min，ar:o2＝40:10(体积比)；制备ca0.65sr0.35zr0.65ti0.35o3薄膜的工艺参数为：气压2pa，功率50w，衬底温度550℃，溅射时间210min，ar:o2＝40:30(体积比)；

(3)对步骤(2)所得到的第一结构体放入烧结炉进行退火处理，退火处理的操作是：在大气气氛中升温至700℃保温30min，然后随炉冷却至室温后取出；

(4)采用射频磁控溅射法在经步骤(3)退火处理后的第一结构体的ca0.65sr0.35zr0.65ti0.35o3薄膜表面依次制备35nm±5nm的ti层及200nm±10nm的上电极au层，再通过电镀法将上电极au层的厚度增加至4μm±0.2μm，得到第二结构体，如图2中的c图所示；制备ti层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间15min；电镀的工艺参数：电流密度0.3±0.1a/dm²，电镀时间55分钟；

(5)采用光刻工艺对步骤(4)所得到的第二结构体中的上电极au层进行图形化，形成面积为1mm×1mm的图形化的上电极，如图2中的d图所示；光刻胶为az6130，icp法刻蚀。

(6)采用射频磁控溅射法在经步骤(5)对上电极图形化后的第二结构体的低阻硅衬底底面依次制备35nm±5nm的ti层及300nm±10nm的下电极au层，得到第三结构体，如图2中的e图所示；制备ti层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间20min；

(7)用划片机对步骤(6)所得第三结构体沿步骤(1)所切割的横向凹槽和纵向凹槽宽度的中心线进行划片，即可得到电极面积为1mm²，电容芯片面积为1.05mm×1.05mm的au/ca0.65sr0.35zr0.65ti0.35o3/lanio3/p-si/au的硅基薄膜电容器，其结构如图1所示。

对本实施例制备的硅基薄膜电容器进行电容频率特性、介电损耗频率特性测试以及耐电压特性测试，测试结果如图5、图7所示，从图5可以看出，所制备的电容器的电容值在1mhz频率时电容值为0.57nf，介电损耗为0.007，从图7可以看出电容器的可稳定耐受165v直流电压。

实施例3

本实施例的步骤如下：

(1)用晶圆切割机在已清洁的厚度500μm、四英寸低阻硅p-si衬底的正面进行切割，形成由凹槽形成由横向凹槽6和纵向凹槽7分隔成的多个方格状低阻硅平面，如图2中的a图所示，横向凹槽6和纵向凹槽7的深度和宽度相同，所述深度为100μm，宽度为150μm；

(2)采用射频溅射法(jgp-560c10超高真空多功能磁控溅射设备)在步骤(1)形成的所述被切割面制备厚度为880nm的ca0.7sr0.3zr0.7ti0.3o3薄膜，形成第一结构体，如图2中的b图所示；制备ca0.7sr0.3zr0.7ti0.3o3薄膜的工艺参数为：气压2pa，功率50w，衬底温度550℃，溅射时间210min，ar:o2＝40:30(体积比)；

(3)对步骤(2)所得到的第一结构体放入烧结炉进行退火处理，退火处理的操作是：在大气气氛中升温至700℃保温30min，然后随炉冷却至室温后取出；

(4)采用射频磁控溅射法在经步骤(3)退火处理后的第一结构体的ca0.7sr0.3zr0.7ti0.3o3薄膜表面依次制备35nm±5nm的tiw层及200nm±10nm的上电极au层，再通过电镀法将上电极au层的厚度增加至4μm±0.2μm，得到第二结构体，如图2中的c图所示；制备tiw层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间15min；电镀的工艺参数：电流密度0.3±0.1a/dm²，电镀时间55分钟；

(5)采用光刻工艺对步骤(4)所得到的第二结构体中的上电极au层进行图形化，形成面积为1mm×1mm的图形化的上电极，如图2中的d图所示；光刻胶为az6130，icp法刻蚀。

(6)采用射频磁控溅射法在经步骤(5)对上电极图形化后的第二结构体的低阻硅衬底底面依次制备35nm±5nm的tiw层及300nm±10nm的下电极au层，得到第三结构体，如图2中的e图所示；制备tiw层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间20min；

(7)用划片机对步骤(6)所得第三结构体沿步骤(1)所切割的横向凹槽和纵向凹槽宽度的中心线进行划片，即可得到电极面积为1mm²，电容芯片面积为1.05mm×1.05mm的au/ca0.7sr0.3zr0.7ti0.3o3/p-si/au的硅基薄膜电容器。

对本实施例制备的硅基薄膜电容器进行电容频率特性、介电损耗频率特性测试以及耐电压特性测试，测试结果如图6、图7所示，从图6可以看出，所制备的电容器的电容值在1mhz频率时电容值为0.55nf，介电损耗为0.008，从图7可以看出电容器的可稳定耐受165v直流电压。

实施例4

本实施例的步骤如下：

(1)用晶圆切割机在已清洁的厚度200μm、四英寸低阻硅p-si衬底的正面进行切割，形成由凹槽形成由横向凹槽6和纵向凹槽7分隔成的多个方格状低阻硅平面，如图2中的a图所示，横向凹槽6和纵向凹槽7的深度和宽度相同，所述深度为90μm，宽度为130μm；

(2)采用射频溅射法(jgp-560c10超高真空多功能磁控溅射设备)在步骤(1)形成的所述被切割面制备厚度为980nm的ca0.60sr0.40zr0.65ti0.3mg0.05o3薄膜，形成第一结构体，如图2中的b图所示；制备ca0.60sr0.40zr0.65ti0.3mg0.05o3薄膜的工艺参数为：气压2pa，功率50w，衬底温度550℃，溅射时间240min，ar:o2＝40:30(体积比)；

(3)对步骤(2)所得到的第一结构体放入烧结炉进行退火处理，退火处理的操作是：在大气气氛中升温至650℃保温60min，然后随炉冷却至室温后取出；

(4)采用射频磁控溅射法在经步骤(3)退火处理后的第一结构体的ca0.60sr0.40zr0.65ti0.3mg0.05o3薄膜表面依次制备35nm±5nm的tiw层及200nm±10nm的上电极au层，再通过电镀法将上电极au层的厚度增加至4μm±0.2μm，得到第二结构体，如图2中的c图所示；制备tiw层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间15min；电镀的工艺参数：电流密度0.3±0.1a/dm²，电镀时间55分钟；

(5)采用光刻工艺对步骤(4)所得到的第二结构体中的上电极au层进行图形化，形成面积为1mm×1mm的图形化的上电极，如图2中的d图所示；光刻胶为az6130，icp法刻蚀。

(6)采用射频磁控溅射法在经步骤(5)对上电极图形化后的第二结构体的低阻硅衬底底面依次制备35nm±5nm的tiw层及300nm±10nm的下电极au层，得到第三结构体，如图2中的e图所示；制备tiw层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间1min；制备上电极au层的工艺参数为：室温，气压<1.0×10^-3pa，功率10w，溅射时间20min；

(7)用划片机对步骤(6)所得第三结构体沿步骤(1)所切割的横向凹槽和纵向凹槽宽度的中心线进行划片，即可得到电极面积为1mm²，电容芯片面积为1.05mm×1.05mm的au/ca0.60sr0.40zr0.65ti0.3mg0.05o3/p-si/au的硅基薄膜电容器。

对本实施例制备的硅基薄膜电容器进行耐电压特性测试，测试结果如图7所示，从图7可以看出电容器的可稳定耐受230v直流电压。