半导体器件的金属布线的制作方法

1.本技术涉及半导体技术领域，具体涉及一种半导体器件的金属布线。


背景技术：

2.对半导体器件进行金属布线时，由于金属线图案的形状为条型，在生产工艺过程中，很容易产生光学邻近效应(optical proximity effect,ope)，即条型图案发生歪曲。
3.在相关技术中，为了减少金属线图案的歪曲现象，改善金属线的线宽均匀性，通常会在金属线图案周围的空余区域配置与金属线图案形状相同的条型虚设金属图案。然而，在金属线图案周围以条型形态配置虚设金属图案，在金属线和虚设金属图案之间会引起线耦合，造成信号串扰问题。


技术实现要素：

4.本技术的目的是针对上述现有技术的不足提出的一种用于防止图案歪曲的半导体装置及其形成方法，该目的是通过以下技术方案实现的。
5.本技术的第一方面提出了一种半导体器件的金属布线，包括：在半导体基板上并排排列的多条金属线图案，所述多条金属线图案包括用于传输控制信号的第一金属线和用于传输电源信号的第二金属线；
6.位于第一金属线与第一金属线之间的空余区域、第一金属线与第二金属线之间的空余区域均设置有齿状虚设金属图案；
7.位于第二金属线与第二金属线之间的空余区域设置有条状虚设金属图案。
8.本技术的第二方面提出了一种半导体器件，包括如上述第一方面所述的金属布线。
9.基于上述第一方面和第二方面所述的半导体器件的金属布线，具有如下有益效果：
10.本发明通过考虑每条金属线图案传输的信号类型，进而对金属线图案周围的虚设金属图案形状进行多样化配置，即针对用于传输控制信号的金属线由于对信号串扰比较敏感，因此在用于传输控制信号的金属线之间的空余区域、用于传输控制信号的金属线与用于传输电源信号的金属线之间的空余区域均配置比现有配置的条状虚设金属图案相对面积小的齿状虚设金属图案，由于齿状虚设金属图案能够减少与用于传输控制信号的金属线之间的相邻面，因此可以减少金属线和虚设金属图案之间的信号串扰，同时还可以加强周围使用的电源信号；针对用于传输电源信号的金属线由于对信号串扰不敏感，并且条状图案的版图设计及制备工艺相比齿状图案的版图设计及制备工艺简单，因此在用于传输电源信号的金属线之间的空余区域配置的仍是版图设计及制备工艺简单的条状虚设金属图案。
附图说明
11.此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，本申
请的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
12.图1为现有技术中半导体器件的金属布线结构示意图；
13.图2为本技术根据一示例性实施例示出的一种半导体器件的金属布线结构示意图；
14.图3为沿图2中的aa’截断得到的截面结构示意图；
15.图4为本技术根据一示例性实施例示出的一种半导体器件的金属布线的形成方法的实施例流程图。
具体实施方式
16.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
17.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
18.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
19.在现有技术中，是在金属线图案周围的空余区域配置与金属线图案形状相同的条型虚设金属图案来减少金属线图案的歪曲现象，改善金属线的线宽均匀性。
20.参见图1所示，在半导体基板上设置有并排排列的金属线图案(10、11、12)，在金属线图案之间的空余区域13中均配置的是条状虚设金属图案，来减少金属线图案的歪曲现象，改善金属线图案的线宽均匀性。
21.然而，如果在金属线图案周围均配置条状虚设金属图案，由于虚设金属图案与金属线图案之间的相邻面比较大，因此很容易引起线耦合，造成信号串扰问题，进而降低半导体器件的性能稳定性。
22.为解决上述技术问题，本发明提出了一种改进的半导体器件的金属布线，参见图2所示，在半导体基板1上排列有多条金属线图案，这些金属线图案中包括有用于传输控制信号的第一金属线110和用于传输电源信号的第二金属线100，并且第一金属线110至少有一条，第二金属线100也至少有一条。
23.与现有技术的区别在于，本发明考虑了每条金属线图案传输的信号类型，进而对金属线图案周围空余区域的虚设金属图案形状根据技术需求进行了多样化配置，具体配置如下：
24.针对第一金属线110，由于第一金属线110是用来传输控制信号，对信号串扰比较敏感，因此位于第一金属线110与第一金属线110之间的空余区域，以及位于第一金属线110与第二金属线100之间的空余区域均设置的是齿状虚设金属图案140。需要说明的是，与现
有技术相比，在同样大小的空余区域中，本发明配置的齿状虚设金属图案140要比现有配置的条状虚设金属图案的相对面积小，由于齿状虚设金属图案140能够减少与第一金属线110之间的相邻面，因此可以减少第一金属线110与虚设金属图案之间的信号串扰，同时还可以加强周围使用的电源信号。
25.针对第二金属线100，由于第二金属线100对信号串扰不敏感，而上述所述的齿状图案的版图设计及制备工艺相对条状图案的版图设计及制备工艺复杂些，因此位于第二金属线100与第二金属线100之间的空余区域不需要设置齿状虚设金属图案，可以仍设置版图设计及制备工艺相对简单的条状虚设金属图案150，以降低对版图设计及制备工艺的要求。
26.需要说明的是，再如图2所示，耦合电容180为第一金属线110在传输控制信号期间，相当于与相邻的虚设金属图案之间耦合得到的一个电容，现有配置的条状虚设金属图案与第一金属线110之间的耦合电容180会很大，因此很容易造成信号串扰问题，而本发明的目的就是通过设置相对面积较小的齿状虚设金属图案140，以最大限度的最小化耦合电容180，从而减少第一金属线110与虚设金属图案之间的信号串扰。
27.在一些实施例中，再如图2所示，为了降低齿状虚设金属图案140的版图设计及制备工艺难度，方形相对其他形状的版图设计及制备工艺相对简单些，因此齿状虚设金属图案140可以具体为方形齿虚设金属图案。
28.进一步地，该方形齿虚设金属图案包括方形金属图案和条状金属图案，并且相邻的方形金属图案由条状金属图案连接。值得注意的是，该方形齿虚设金属图案包括的方形金属图案和条状金属图案可以通过单独设计的掩模板采用一个工艺制备而成。
29.在一些实施例中，在实际应用中，半导体器件的电源供应，从电源端到逻辑块之间设置的用于传输电源信号的第二金属线100的电阻值越小越好，为了最大限度减小第二金属线100传输电源信号的电阻值，第二金属线100的线宽要设置的大些，而第一金属线110不需要考虑传输控制信号的电阻值，因此第一金属线110的线宽可以设置的小些。
30.由此可见，在本发明中，第一金属线110的线宽要小于所述第二金属线100的线宽。
31.在一些实施例中，基于半导体器件的电路设计要求，在进行金属布线时，还会布局一些既用于传输控制信号也用于传输电源信号的金属线。再如图2所示，半导体基板1上布置的这些金属线图案还可以包括既用于传输控制信号也用于传输电源信号的第三金属线120。
32.针对第三金属线120，由于第三金属线120对信号串扰也不太敏感，而上述所述的齿状金属图案的版图设计及制备工艺相对条状金属图案的版图设计及制备工艺复杂些，因此位于第三金属线120与第二金属线100之间的空余区域，以及位于第三金属线120与第三金属线120之间的空余区域不需要设置齿状虚设金属图案，可以仍设置版图设计及制备工艺相对简单，且更有利于电源网格(power mesh)的条状虚设金属图案150，，而位于第三金属线120与第一金属线110之间的空余区域可以设置齿状虚设金属图案140，以降低第一金属线110的信号串扰(上述图2未示出第三金属线与第一金属线之间有空余区域的情况)。
33.进一步地，综合集成电路集成度要求和传输电源信号的金属线的电阻值要求，第三金属线120的线宽也可以设置的小些，例如，第三金属线120的线宽可以与第一金属线110的线宽相同。
34.由此可见，第三金属线120的线宽也小于所述第二金属线100的线宽。
35.在一些实施例中，再如图2所示，在半导体器件的电路设计中，对于传输控制信号的金属线通常会与多个膜层中的元件电连接，因此可以通过在第一金属线110的两端设置端节点，以通过金属导孔与其他膜层中的元件电连接。
36.基于同样原理，第三金属线120的两端也可以设置端节点，以过金属导孔与其他膜层中的元件电连接。
37.在一些实施例中，为了最大限度的利用虚设金属图案，可以将虚设金属图案与上膜层或下膜层的金属图案电连接，以加强半导体器件中电路使用的电源网格(power mesh)。
38.由此可知，再如图2所示，多条金属线图案(100、110、120)、齿状虚设金属图案140以及条状虚设金属图案150构成的金属布线均位于同一膜层，齿状虚设金属图案140和/或条状虚设金属图案150还可以与其他膜层中的金属图案170电连接，以加强半导体器件中电路使用的电源网格(power mesh)。
39.进一步地，齿状虚设金属图案140和/或条状虚设金属图案150可以通过金属导孔160与其他膜层中的金属图案170电连接。
40.参见图3所示，为图2中aa’的截断面结构示意图，在半导体基板1上的多条金属线图案(100、110、120)、齿状虚设金属图案140以及条状虚设金属图案150构成的金属布线均位于膜层2，条状虚设金属图案150通过金属导孔160与位于膜层3中的金属图案170电连接。
41.需要说明的是，本发明并不限制膜层2与膜层3之间的上下位置关系，上述图3仅为一种示例性说明，当然膜层3也可以是在膜层2的下面。
42.与前述半导体器件的金属布线实施例相对应，本技术还提供了半导体器件的金属布线的形成方法的实施例。
43.图4为本技术根据一示例性实施例示出的一种半导体器件的金属布线的形成方法的实施例流程图，在上述图2至图3所示实施例的基础上，该半导体器件的金属布线的形成方法包括如下步骤：
44.步骤401：在半导体基板上形成多条并排排列的金属线图案，所述多条金属线图案包括用于传输控制信号的第一金属线、用于传输电源信号的第二金属线以及既用于传输控制信号也用于传输电源信号的第三金属线。
45.步骤402：分别在第一金属线与第一金属线之间的空余区域、第一金属线与第二金属线之间的空余区域以及第三金属线与第一金属线之间的空余区域填充齿状虚设金属图案。
46.步骤403：分别在第二金属线与第二金属线之间的空余区域、第三金属线与第二金属线之间的空余区域以及第三金属线与第三金属线之间的空余区域填充条状虚设金属图案。
47.值得注意的是，金属线图案、齿状虚设金属图案以及条状虚设金属图案所使用的材质均为金属材质。
48.针对上述步骤401至步骤403的具体实现，可以参见上述图2至图3所示实施例的相关描述，本发明在此不再详述。
49.至此，完成上述图4所示的形成流程，本技术通过考虑每条金属线图案传输的信号类型，进而对金属线图案周围的虚设金属图案形状进行多样化配置，即针对用于传输控制
信号的金属线由于对信号串扰比较敏感，因此在用于传输控制信号的金属线之间的空余区域、用于传输控制信号的金属线与用于传输电源信号的金属线之间的空余区域均配置比现有配置的条状虚设金属图案相对面积小的齿状虚设金属图案，由于齿状虚设金属图案能够减少与用于传输控制信号的金属线之间的相邻面，因此可以减少金属线和虚设金属图案之间的信号串扰，同时还可以加强周围使用的电源信号；针对用于传输电源信号的金属线由于对信号串扰不敏感，并且一方面条状图案的版图设计及制备工艺相比齿状图案的版图设计及制备工艺简单，另一方面也更有利于电源网格(power mesh)，因此在用于传输电源信号的金属线之间的空余区域配置的仍是版图设计及制备工艺简单的条状虚设金属图案。
50.本技术还提出了一种半导体器件，所述半导体器件包括如上述实施例所述的半导体器件的金属布线。
51.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
52.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。