阵列基板及其制备方法、显示面板与流程

本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法。

背景技术：

在现有的大尺寸高分辨率显示面板中，随着信号线的厚度及线密度的增加，信号线的宽度变窄，信号线之间的线间距也较近，使得信号线制备过程中，刻蚀图案化过程中对曝光能力、铜刻蚀工艺以及环境粒子提出更高要求，要求曝光对细线宽信号线以及窄线间距具备曝开能力，环境粒子残留尽可能少。但是由于工艺条件与环境粒子波动，特别是在曝光和刻蚀的过程中均有可能造成窄金属线距的金属残留，在高线密度下无法避免窄线宽间距间的金属残留导致信号线短路，导致高精度显示面板的产品良率较低。

技术实现要素：

本发明至少部分解决现有技术中高分辨率显示基板中相邻信号线容易短接的问题，提供一种产品良率更高的阵列基板。

解决本发明技术问题所采用的技术方案是一种阵列基板，包括：基底，设置在所述基底上的信号线；所述阵列基板还包括：设置在所述信号线所在层靠近所述基底一侧的绝缘层；

所述绝缘层具有凹槽；所述信号线的部分边缘落入所述凹槽中。

可选的，一条所述信号线对应多个所述凹槽；

多个所述凹槽沿所述信号线的延伸方向间隔排布。

可选的，所述信号线包括相邻设置的第一信号线和第二信号线；所述第一信号线的靠近所述第二信号线的部分边缘落入对应凹槽中。

进一步可选的，所述第一信号线与所述第二信号线分别对应多个所述凹槽；

所述第一信号线和所述第二信号线沿第一方向延伸；

对应所述第一信号线的所述凹槽与对应所述第二信号线的所述凹槽在所述第一方向上交替设置。

可选的，所述阵列基板还包括：设置在所述基底上的薄膜晶体管；所述薄膜晶体管包括有源层，源漏电极，以及位于所述有源层所在层与所述源漏电极所在层之间的层间绝缘层；

所述信号线与所述源漏电极同层设置且材料相同。

进一步可选的，所述绝缘层与所述层间绝缘层共用。

可选的，所述凹槽的深度大于所述信号线的图案厚度。

可选的，所述凹槽贯穿所述绝缘层。

解决本发明技术问题所采用的另一技术方案是一种显示面板，包括上述任意一种阵列基板。

解决本发明技术问题所采用的另一技术方案是一种阵列基板的制备方法，用于制备上述任意一种阵列基板，所述制备方法包括：

通过构图工艺在基底上形成绝缘层；所述绝缘层具有凹槽；

在形成有所述绝缘层的基底上形成信号线，所述信号线的部分边缘落入所述凹槽中。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本发明的实施例的一种阵列基板的结构示意图；

图2为本发明的实施例的一种阵列基板的平面结构示意图；

图3为本发明的实施例的阵列基板的制备方法中，形成层间绝缘层的示意图；

图4为本发明的实施例的阵列基板的制备方法中，形成凹槽的示意图；

图5为本发明的实施例的阵列基板的制备方法中，形成源漏电极、信号线的示意图。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

在本发明中，两结构“同层设置”是指二者是由同一个材料层形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离相等，也不代表它们与基底间的其它层结构完全相同。

在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

实施例1：

如图1和图2所示，本实施例提供一种阵列基板，包括：基底1，设置在基底1上的信号线2，以及设置在信号线2所在层靠近基底1一侧的绝缘层3。特别的是，本实施例中，绝缘层3具有凹槽；信号线2的部分边缘落入凹槽中。

本实施例中提供的阵列基板中，通过在绝缘层3中设置凹槽，以使位于绝缘层3上方(图1中背离基底1的一侧)的信号线2的边缘落入凹槽内，从而使该部分的信号线2与阵列基板上的其它电子元器件之间距离变相增大，尽量避免信号线2与其它电子元器件之间由于间距过窄而出现不良。

其中，根据阵列基板的类型不同，信号线2的具体类型也可以相应改变，例如，信号线2可以为栅线、数据线、触控线等信号传输线。为了对本申请进行清楚说明，以下内容中以信号线2为数据线为例，对本申请的实施例进行说明。

本实施例提供的阵列基板特别适用于大尺寸高精度阵列基板。在大尺寸高精度阵列基板中，栅线、数据线等信号线2的线密度增加，数据线宽度减小至4-5um，线间距缩减至5-8um，使得在阵列基板的生产过程中，对数据线制备时的曝光能力、刻蚀工艺以及环境粒子(particle)提出了更高的要求，要求曝光对细线宽金属线以及窄金属间距具备曝光能力，要求金属刻蚀对细线宽金属线以及窄金属间距可刻蚀无残留，环境particle尽可能少。但由于工艺条件与环境particle波动，尤其是particle在曝光和刻蚀的均有可能造成窄金属线距的金属残留，在例如8k等高线密度的产品中，无法避免窄线宽间距间的金属残留导致的数据线短路(datadatashort；dds)，导致阵列基板的生产良率较低。而在本实施例中，通过上述设置方式，可将阵列基板的数据线的部分边缘落入凹槽中，从而使该部分数据线与其它导电结构(例如相邻数据线)边缘之间的间距变相增大(增大了信号线2边缘与其它导电结构边缘的路径)，从而能够有效避免数据线与其它结构短接。

可选的，凹槽的深度大于信号线2的图案厚度。可以理解的是，为了避免信号线2与相邻信号线2等临近的其它导电结构短接，信号线2的边缘应是落入凹槽内部，且最好与绝缘层3的上表面相距一定距离。本实施例中，通过令凹槽的深度大于信号线2的图案厚度，使信号线2边缘能够落入凹槽内部。需要说明的是，凹槽的深度不大于信号线2的图案厚度也是可以的。具体的，当凹槽的深度不大于信号线2的厚度时，可以令信号线2的边缘与凹槽边缘相距一定距离，从而使信号线2的该部分边缘与其它导电结构分隔开来，避免接触。

进一步可选的，凹槽贯穿绝缘层3。本实施例中，信号线2的厚度可设置至700nm以上。单层绝缘层3的厚度可能不能满足凹槽的深度需求，故凹槽可贯穿绝缘层3，形成通孔。其中需要说明的是，此处的贯穿绝缘层3指的是贯穿单层绝缘栅层，或者多层绝缘层3，而并非贯穿信号线2下方的所有绝缘层3。

可选的，如图2所示，本实施例中，一条信号线2对应多个凹槽；多个凹槽沿信号线2的延伸方向间隔排布。在此需要说明的是，在阵列基板中，通常会设置多层信号线2层，例如数据线和栅线，分别位于不同的层，二者所在层之间通过绝缘层3间隔，且数据线和栅线分别沿不同的方向延伸，例如，数据线通常沿像素单元阵列的列方向延伸，栅线则通常沿行方向延伸。也就是说，栅线和数据线分别在基底1上的正投影存在交叠。可以理解的是，由于凹槽设置在绝缘层3上，会造成数据线与栅线之间的绝缘层3较薄，可能会对信号的传输产生影响，例如产生寄生电容等不良。基于上述考量，本实施例中，将信号线2对应多个凹槽，凹槽沿信号线2的延伸方向间隔排布，避免凹槽与位于下层其它信号线2在基底1上的投影交叠，从而尽量保证阵列基板的产品良率。

可选的，信号线2包括相邻设置的第一信号线2和第二信号线2；第一信号线2的靠近第二信号线2的部分边缘落入对应凹槽中。如图2所示，在阵列基板中，多见两条或多条信号线2相邻的现象。本实施例中，在相邻的第一信号线2和第二信号线2中，将其中一者的部分边缘设置于凹槽中，从而尽量避免第一信号线2和第二信号线2之间因制备过程中的粒子残留而造成短接。

可选的，第一信号线2与第二信号线2分别对应多个凹槽；第一信号线2和第二信号线2沿第一方向延伸；对应第一信号线2的凹槽与对应第二信号线2的凹槽在第一方向上交替设置。以第一信号线2和第二信号线2为相邻设置的数据线为例，如图2所示，第一信号线2(第一数据线)和第二信号线2(第二数据线)沿像素单元(图中未示出)排布阵列的列方向(第一方向)延伸。第一信号线2靠近第二信号线2的部分边缘(第一边缘)落入对应第一信号线2的凹槽中，第二信号线2靠近第一信号线2的部分边缘(第二边缘)落入对应第二信号线2的凹槽中，对应第一信号线2的凹槽与对应第二信号线2的凹槽在第一方向上交替设置。也就是说，在第一信号线2和第二信号线2二者的相邻侧，在第一方向上，或者第一信号线2的边缘落入凹槽内，或者第二信号线2的边缘落入凹槽内，二者之间总有一者的边缘位于凹槽中，从而尽量保证二者的相邻边缘之间的间距较宽，避免在生产过程中由于粒子残留造成短接。

在此要说明的是，当信号线2为数据线时，数据线所在层通常位于栅线所在层的上方，数据线所在层与栅线所在层之间通过绝缘层3隔开。其中，本实施例中，通过令第一信号线2及第二信号线2对应的凹槽在第一方向上交替设置，从而在保证第一信号线2与第二信号线2相邻的边缘各位置处的间距能够增大的情况下，又能够尽量避免栅线与数据线之间短接，同时可降低制备过程中曝光和干法刻蚀风险，提高工艺制作可行性；。

进一步可选的，信号线2还可包括栅线。如图1所示，栅线所在层位于绝缘层3下方(图中靠近基底1的一侧)。本实施例中，当对应第一信号线2的凹槽与对应第二信号线2的凹槽在第一方向上交替设置时，可通过对栅线的延伸方向及具体图案进行设置，使数据线对应的凹槽在基底1上的正投影与栅线在基底1上的正投影不重叠，以避免数据线与栅线交叉位置的绝缘层3较薄，从而避免栅线与数据线短接(dgs)。

可选的，本实施例提供的阵列基板还包括：设置在基底1上的薄膜晶体管；薄膜晶体管包括有源层41，源漏电极，以及位于有源层41所在层与源漏电极所在层之间的层间绝缘层31；信号线2与源漏电极同层设置且材料相同。以薄膜晶体管为顶栅型薄膜晶体管为例，如图1所示，在背离基底1的方向上，有源层41、栅绝缘层423，层间绝缘层31以及源漏金属层依次设置。

可选的，绝缘层3与层间绝缘层31共用。

可选的，当薄膜晶体管为顶栅型薄膜晶体管时，还可包括遮光层，遮光层可设置于薄膜晶体管靠近基底1的一侧，遮光层图案在基底1上的正投影覆盖有源层41在基底1上的正投影，从而以实现对薄膜晶体管的遮光作用，避免光照对薄膜晶体管的特性造成影响。遮光层的材料可采用遮光金属。在遮光层与薄膜晶体管(具体为有源层41)之间可设置缓冲层32，缓冲层32的材料包括绝缘材料。可以理解的是，当层间绝缘层31的厚度不能满足凹槽需求时，凹槽可向下延伸至层间绝缘层31下方的其它绝缘层3，例如本实施例中上述的缓冲层32。

实施例2：

本实施例提供一种显示面板，包括实施例1中提供的任意一种阵列基板。

具体的，该显示面板可为有机发光二极管(oled)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

实施例3：

如图1至图5所示，本实施例提供一种阵列基板的制备方法，可用于制备实施例1中提供的任意一种阵列基板。该制备方法可包括以下步骤：

s11、通过构图工艺在基底1上形成绝缘层3；绝缘层3具有凹槽。

本步骤中，可现在基底1上形成绝缘层3，之后通过刻蚀工艺在绝缘层3上形成凹槽。其中，凹槽所在位置对应之后待形成的信号线2。

s12、在形成有绝缘层3的基底1上形成信号线2，信号线2的部分边缘落入凹槽中。

本步骤中，可先在基底1上形成导电层(例如金属层)，之后通过刻蚀工艺形成信号线2。信号线2的位置及凹槽的位置可参考实施例1，本实施例中不再赘述。

以下具体实施方式对阵列基板的制备方法进行描述，该制备方法具体可包括以下步骤：

s21、通过构图工艺在基底1上形成遮光图案5。

其中，基底1可包括玻璃等材料。本步骤中，可在基底1上沉积一层金属，金属可为钼或钼铌合金等金属，厚度为0.10-0.15um，之后通过光刻湿刻工艺形成驱动器件区域的遮光图案5。其中，湿刻金属可用混酸进行刻蚀。

s22、在基底1上形成缓冲层32。

其中，缓冲层32(buffer层)的材料可包括氧化硅，厚度可为0.3-0.5um。

s23、通过构图工艺在基底1上形成有源层41。

其中，有源层41(沟道层)材料可包括氧化铟锡(igzo)，厚度为0.05-0.1um。

s24、通过构图工艺在基底1上形成栅绝缘层423。

栅绝缘层423的材料可包括氧化硅，厚度为0.1um-0.2um。

s25、通过构图工艺在基底1上形成栅极43。

栅极43材料可为铜/钼铌(底部)金属，厚度为铜0.7-0.8um/钼铌0.03-0.04um。在制备过程中，完成栅极43图案掩膜后，可通过湿刻形成栅极43以及栅极43走线图形，示例性的，可用混酸刻蚀药液(一定配比硝酸醋酸磷酸)进行。

本实施例中，可在栅极43湿刻完成后保留栅极43掩膜进行gi(栅绝缘层423)的干刻。示例性的，可采用高源功率和高偏置功率以及高cf4+低o2干刻混合气体对无光阻保护的栅绝缘层423(gi)进行刻蚀，cf4流量可为2000-2500sccm，o2流量1000-1500sccm进行gi干刻，gi干刻(钼刻蚀)后继续进行导体化作用，此处导体化可用氨气(nh3)或者氦气(he)进行，在导体化完成相关干刻后灰化处理，使用o2进行，10000-12000sccm氧气，示例性的不仅可以将gi干刻生成表面的硬化光阻去掉以便于湿法剥离，干刻后处理后进行湿法剥离。

s26、在形成有栅极43的基底1上形成层间绝缘层31，并在层间绝缘层31上形成凹槽。

本步骤中，可通过沉积工艺在基底1上形成层间绝缘层31(ild)。层间绝缘层31的材料可包括氧化硅，厚度为0.8-0.9um。优选的，凹槽深度为1-1.2um，单层层间绝缘层31不能满足凹槽深度，可在刻蚀层间绝缘层31的基础上继续向下刻蚀，在栅绝缘层423上对应的位置也形成凹槽。

在沉积形成层间绝缘层31的材料层后，形成凹槽和信号线2下方孔一道掩膜，其中，光刻胶层的厚度为3.0um-4.0um，考虑到叠层对位精度和8k线密度，数据线孔尺寸需与数据线宽度一致，示例性的，可为5-6um方形小孔，为降低干刻难度，相邻数据线的孔交叉设计。而后进行干法刻蚀，具体可采用cf4流量可为1000-1400sccm，o2流量1500-1900sccm，高偏置和高源功率进行，干刻气体中氧气o％≥50°，刻蚀后因光阻不同形貌形成凹槽不同形貌，完成后进行湿法剥离去除残留的光刻胶层。

s27、通过构图工艺在基底1上形成薄膜晶体管的源漏电极及信号线2。

本步骤中，可在基底1上沉积一层金属，厚度为0.7-0.8um。可以理解的是，金属层厚度小于凹槽深度，因厚度差异其无法填平凹槽，从而将可将数据线边缘落入凹槽内。源漏极数据线铜沉积完成后随后进行光刻掩膜，源漏极掩膜光阻的厚度可为1.5-1.8um，所用光阻为正性胶，利用此掩膜先进行data线湿刻，铜湿刻可用双氧水h2o2药液进行，湿刻完成后进行光阻剥离，光阻剥离完成后数据线线宽应为10um以下；特别的，数据线掩膜时可将数据线相对现有技术常规操作分别向外侧移动1-2um，通过以上措施，可将相邻数据线的距离相比增加2-3um，在后续降低了其被微小颗粒短路的可能性。

s28、在基底1上形成钝化层6(pvx)。

钝化层6的材料可为氧化硅，厚度0.5-0.6um。

本实施例提供的制备方法中，通过在绝缘层3上设置凹槽，可将阵列基板的数据线的部分边缘落入凹槽中，从而使该部分数据线与其它导电结构(例如相邻数据线)边缘之间的间距变相增大(增大了信号线2边缘与其它导电结构边缘的路径)，从而能够有效避免数据线与其它结构短接。并且，将信号线2对应多个凹槽，凹槽沿信号线2的延伸方向间隔排布，避免凹槽与位于下层其它信号线2在基底1上的投影交叠，可降低曝光和干刻风险，尽量保证阵列基板的产品良率。同时，绝缘层3上的凹槽可正常形成，无需在现有技术的基础上新增掩膜数，因此也不会增加制备成本。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。