一种芯片封装结构及芯片封装方法与流程

1.本发明涉及半导体技术领域，具体涉及一种芯片封装结构及芯片封装方法。


背景技术：

2.cowos(chip
‑
on
‑
wafer
‑
on
‑
substrate)封装是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行。在芯片与晶圆键合之后，形成塑封芯片的塑封层，由于塑封层使用了大量的环氧塑封料，环氧塑封料容易受热胀冷缩影响而发生形变，从而直接导致塑封层覆盖的芯片发生偏移和晶圆产生翘曲的问题。


技术实现要素：

3.因此，本发明要解决的技术问题在于克服现有技术芯片的芯片封装结构的可靠性较差的问题，从而提供一种芯片封装结构及芯片封装方法。
4.本发明提供一种芯片封装结构，包括：第一重布线结构；位于所述第一重布线结构一侧表面的第一晶圆，所述第一晶圆中具有贯穿所述第一晶圆的容纳腔；位于所述容纳腔内的芯片，所述芯片的正面电学连接所述第一重布线结构；塑封层，所述塑封层填充在所述容纳腔内并包围所述芯片。
5.可选的，所述容纳腔的宽度为5
㎜
～40
㎜
。
6.可选的，所述塑封层背向所述第一重布线结构的一侧表面低于所述第一晶圆背向所述第一重布线结构的一侧表面。
7.可选的，所述塑封层背向所述第一重布线结构的一侧表面至所述第一晶圆背向所述第一重布线结构的一侧表面之间的距离为1μm～2μm。
8.可选的，还包括：键合介质层，所述键合介质层位于所述第一重布线结构背向所述第一晶圆的一侧表面；第二晶圆，所述第二晶圆位于所述键合介质层背向所述第一重布线结构的一侧表面；连接结构，所述连接结构贯穿所述第二晶圆和所述键合介质层，所述连接结构与所述第一重布线结构电学连接。
9.可选的，所述连接结构包括：贯穿所述第二晶圆和所述键合介质层的导电插塞；位于所述导电插塞与所述第一重布线结构之间、以及所述导电插塞的侧壁与所述第二晶圆之间的的阻挡层；位于所述导电插塞和所述阻挡层之间的种子层。
10.可选的，还包括：位于所述连接结构的侧壁与所述第二晶圆之间以及所述第二晶圆背向所述键合介质层一侧表面的绝缘层。
11.可选的，还包括：第二重布线结构，所述第二重布线结构位于所述第二晶圆背向所述键合介质层的一侧表面，所述第二重布线结构与所述连接结构电学连接；焊球，所述焊球位于所述第二重布线结构背向所述第二晶圆的一侧，所述焊球与所述第二重布线结构电学连接。
12.本发明提供一种芯片封装方法，用于形成本发明的芯片封装结构，包括如下步骤：提供第一晶圆；在所述第一晶圆的一侧表面形成第一重布线结构；形成所述第一重布线结
构之后，刻蚀所述第一晶圆，在所述第一晶圆中形成贯穿所述第一晶圆的容纳腔；在所述容纳腔中设置芯片，所述芯片的正面电学连接所述第一重布线结构；在所述容纳腔中设置芯片之后，形成塑封层，所述塑封层填充在所述容纳腔内并包围所述芯片。
13.可选的，还包括：形成所述第一重布线结构之后，且在刻蚀所述第一晶圆之前，在所述第一重布线结构背向所述第一晶圆的一侧表面形成第一子键合介质层；提供第二晶圆，在所述第二晶圆的一侧表面形成第二子键合介质层；刻蚀所述第一晶圆之前，将所述第一子键合介质层和第二子键合介质层键合在一起。
14.可选的，还包括：形成所述塑封层之后，形成贯穿所述第二晶圆、所述第一子键合介质层和所述第二子键合介质层的连接结构，所述连接结构与所述第一重布线结构电学连接。
15.可选的，形成塑封层的步骤包括：在所述容纳腔中形成包围所述芯片的初始塑封层；形成所述初始塑封层之后，减薄所述初始塑封层，使初始塑封层形成所述塑封层。
16.本发明技术方案具有以下有益效果：
17.1.本发明提供的芯片封装结构，包括：第一重布线结构；位于所述第一重布线结构一侧表面的第一晶圆，所述第一晶圆中具有贯穿所述第一晶圆的容纳腔；位于所述容纳腔内的芯片，所述芯片的正面电学连接所述第一重布线结构；塑封层，所述塑封层填充在所述容纳腔内并包围所述芯片。把芯片设置在贯穿第一晶圆中的容纳腔内，芯片占用了第一晶圆的空间，且塑封层填充在所述容纳腔内并包围所述芯片，大大降低了塑封层的使用量，可以降低由于塑封层的材料热胀冷缩带来的芯片偏移影响，同时降低晶圆的翘曲度。并且容纳腔贯穿第一晶圆，为塑封层提供了形变空间，塑封层的应力能够更好的释放而避免积压芯片。综上提高了芯片封装结构的可靠性。
18.2.进一步，芯片封装结构还包括位于所述第一重布线结构背向所述第一晶圆的一侧表面的键合介质层以及位于所述第二键合介质层背向所述第一重布线结构的一侧表面的第二晶圆。第一晶圆与第二晶圆通过键合介质层永久键合在一起，因为没有使用键合胶，避免在键合过程中键合胶因受环境影响产生形变使芯片发生偏移和晶圆产生翘曲的问题，有利于芯片封装结构的稳定，提高了产品的良率。
19.3.进一步，所述塑封层背向所述第一重布线结构的一侧表面低于所述第一晶圆背向所述第一重布线结构的一侧表面。第一晶圆中的容纳腔给予了塑封层一定的形变空间，能够降低塑封层形变造成芯片发生偏移和晶圆产生翘曲的问题，且避免塑封层在形变过程中凸出容纳腔，使得塑封层和第一晶圆背向所述第一重布线结构的一侧表面的整体平坦性提高。4.本发明提供的芯片封装方法，包括如下步骤：提供第一晶圆；在所述第一晶圆的一侧表面形成第一重布线结构；形成所述第一重布线结构之后，刻蚀所述第一晶圆，在所述第一晶圆中形成贯穿所述第一晶圆的容纳腔；在所述容纳腔中设置芯片，所述芯片的正面电学连接所述第一重布线结构；在所述容纳腔中设置芯片之后，形成塑封层，所述塑封层填充在所述容纳腔内并包围所述芯片。把芯片设置在贯穿第一晶圆中的容纳腔内，芯片占用了第一晶圆的空间，且塑封层填充在所述容纳腔内并包围所述芯片，大大降低了塑封层的使用量，可以降低由于塑封层的材料热胀冷缩带来的芯片偏移影响，同时降低晶圆的翘曲度。并且容纳腔贯穿第一晶圆，为塑封层提供了形变空间，塑封层的应力能够更好的释放而避免积压芯片。综上提高了芯片封装结构的可靠性。
20.其次，通过刻蚀工艺在第一晶圆中形成容纳腔时，以第一重布线结构作为刻蚀停止层，形成了贯穿第一晶圆的容纳腔，避免形成带有圆角的容纳腔，使得容纳腔具有较好的侧壁形貌，提高芯片封装结构稳定性。
21.5.进一步，刻蚀所述第一晶圆之前，将所述第一晶圆通过第一子键合介质层和第二子键合介质层与所述第二晶圆键合在一起。第一晶圆与第二晶圆通过第一子键合介质层和第二子键合介质层永久键合在一起，因为没有使用键合胶，避免了在键合过程中键合胶因受环境影响产生形变使芯片发生偏移和晶圆产生翘曲的问题，有利于芯片封装结构的稳定，提高了产品的良率，同时避免了后续刻蚀工艺过程中第一重布线结构暴露在刻蚀工艺腔体中造成无法顺利进行刻蚀工艺的问题。
22.6.进一步，所述塑封层背向所述第一重布线结构的一侧表面低于所述第一晶圆背向所述第一重布线结构的一侧表面。第一晶圆中的容纳腔给予了塑封层一定的形变空间，能够降低塑封层形变造成芯片发生偏移和晶圆产生翘曲的问题，其次，能够避免塑封层在形变过程中凸出容纳腔，使得塑封层和第一晶圆背向所述第一重布线结构的一侧表面的整体平坦性提高。
附图说明
23.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1至图12为本发明一实施例提供的芯片封装结构的形成过程的结构示意图；
25.图13为本发明一实施例提供的芯片封装结构的结构示意图；
26.图14为图13中芯片封装结构的a处位置的局部放大示意图。
具体实施方式
27.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
28.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
29.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电学连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
30.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构
成冲突就可以相互结合。
31.本实施提供一种芯片封装方法，包括如下步骤：提供第一晶圆；在所述第一晶圆的一侧表面形成第一重布线结构；刻蚀所述第一晶圆，在所述第一晶圆中形成贯穿所述第一晶圆的容纳腔；在所述容纳腔中设置芯片，所述芯片的正面电学连接所述第一重布线结构；在所述容纳腔中设置芯片之后，形成塑封层，所述塑封层填充在所述容纳腔内并包围所述芯片。
32.图1至图12为本发明一实施例提供的芯片封装结构的形成过程的结构示意图。
33.请参考图1，提供第一晶圆1。
34.第一晶圆1包括硅晶圆。
35.在第一晶圆1的一侧表面形成第一重布线结构2。
36.第一重布线结构2包括第一绝缘介质层以及位于第一绝缘介质层内的多层第一重布线导电层，第一绝缘介质层的材料包括二氧化硅。
37.形成第一重布线结构2之后，在所述第一重布线结构2背向所述第一晶圆1的一侧表面形成第一子键合介质层301。
38.第一子键合介质层301的材料包括二氧化硅。
39.请参考图2，提供第二晶圆4。
40.第二晶圆4包括硅晶圆。
41.在所述第二晶圆4的一侧表面形成第二子键合介质层302。
42.第二键合介质层5的材料包括二氧化硅。
43.请参考图3，将所述第一子键合介质层301和第二子键合介质层302键合在一起。
44.通过第一子键合介质层301和第二子键合介质层302的键合，使得第一晶圆1和第二晶圆4之间固定。
45.第一子键合介质层301和第二子键合介质层302键合在一起的工艺包括永久键合工艺。
46.第一晶圆1与第二晶圆4通过第一子键合介质层301和第二子键合介质层302永久键合在一起，因为没有使用键合胶，避免了在键合过程中键合胶因受环境影响产生形变使芯片发生偏移和晶圆产生翘曲的问题，有利于芯片封装结构的稳定，提高了产品的良率。
47.请参考图4，把第一晶圆1背向第一重布线结构2的一侧表面减薄。
48.具体的，将第一晶圆1背向第一重布线结构2的一侧表面减薄至250μm～550μm的厚度，例如，减薄后的第一晶圆1的厚度为250μm、350μm、400μm、450μm或550μm，优选地，减薄后的第一晶圆1的厚度比需要封装的芯片7的厚度大50μm。
49.刻蚀第一晶圆1之前把第一晶圆1进行减薄，降低了后续在第一晶圆1中刻蚀出容纳腔6的难度，且使得最终的芯片封装结构的厚度降低，集成度提高。
50.需要说明的是，在其他实施例中，在刻蚀第一晶圆之前，可以不对第一晶圆进行减薄。
51.请参考图5，刻蚀所述第一晶圆1，在所述第一晶圆1中形成贯穿所述第一晶圆1的容纳腔6。
52.所述容纳腔6的宽度为5
㎜
～40
㎜
，例如，可以是5
㎜
、15
㎜
、20
㎜
、30
㎜
或者40
㎜
。
53.刻蚀所述第一晶圆1的工艺包括干法刻蚀工艺。
54.在本实施例中，容纳腔6的数量为两个，在其他实施方式中，容纳腔6的数量还可以是一个、三个或四个，本实施例对此不做限定。不同的容纳腔6中的芯片可以是相同类型的芯片，也可以是不同类型的芯片。且，不同容纳腔中的芯片的高度可以不同，也可以相同。
55.在形成容纳腔6的刻蚀工艺中，由于第一重布线结构2的材料与第一晶圆1的材料不同，因此第一重布线结构2可以作为刻蚀停止层。第一重布线结构2中的第一绝缘介质层主要起到刻蚀停止的作用。在一个实施例中，在形成容纳腔6的刻蚀工艺中，对第一晶圆与第一绝缘介质层的刻蚀选择比大于等于50，例如，选择比为50、100或150。
56.通过刻蚀工艺在第一晶圆1中形成容纳腔6时，以第一重布线结构2作为刻蚀停止层，形成了贯穿第一晶圆1的容纳腔6，避免形成带有圆角的容纳腔6，容纳腔6具有较好的侧壁形貌，具体的，容纳腔6的侧壁的垂直度较高，有利于能够避免在没有刻蚀停止层的情况下容易在第一晶圆1中形成带有圆角的容纳腔6从而导致降低芯片封装结构稳定性的问题。
57.请参考图6，在所述容纳腔6中设置芯片7，所述芯片7的正面电学连接所述第一重布线结构2。
58.在本实施例中，芯片7包括第一芯片701和第二芯片702。
59.在一个实施例中，第一芯片701包括logic芯片，第二芯片702包括hbm芯片，第一芯片701和第二芯片702通过第一重布线结构2电学连接。
60.请参考图7，在所述容纳腔6中设置芯片7之后，形成塑封层8，所述塑封层8填充在所述容纳腔6内并包围所述芯片7。
61.塑封层8的材料包括环氧塑封料。
62.形成塑封层8的步骤包括：在所述容纳腔6中形成包围所述芯片的初始塑封层；形成所述初始塑封层之后，减薄所述初始塑封层以形成塑封层8，塑封层8背向所述第一重布线结构2的一侧表面低于所述第一晶圆1背向所述第一重布线结构2的一侧表面。
63.具体地，所述塑封层8背向所述第一重布线结构2的一侧表面至所述第一晶圆1背向所述第一重布线结构2的一侧表面之间的距离为1μm～2μm，例如，可以是1μm、1.5μm或2μm。
64.在一个实施例中，减薄初始塑封层的方法包括研磨工艺和刻蚀工艺，具体地，通过研磨工艺将第一晶圆1表面的初始塑封层去除，使初始塑封层的表面与第一晶圆1的表面齐平，然后再通过刻蚀工艺将容纳腔6中的部分初始塑封层去除。
65.所述塑封层8背向所述第一重布线结构2的一侧表面低于所述第一晶圆1背向所述第一重布线结构2的一侧表面。第一晶圆1中的容纳腔6给予了塑封层8一定的形变空间，能够降低塑封层8形变造成芯片发生偏移和晶圆产生翘曲的问题，且避免塑封层8在形变过程中凸出容纳腔6，使得塑封层8和第一晶圆1背向所述第一重布线结构2的一侧表面的整体平坦性提高。
66.请参考图8，对第二晶圆4背向所述第二键合介质层5的一侧表面减薄。
67.具体的，对第二晶圆4背向所述第二键合介质层5的一侧表面减薄至100μm～200μm，例如，减薄后的第二晶圆4的厚度为100μm、120μm、140μm、160μm或200μm。
68.刻蚀第二晶圆4之前把第二晶圆4减薄有利于降低在第二晶圆4中形成连接结构11的难度，且使得最终的芯片封装结构的厚度降低，集成度提高。
69.形成塑封层8及减薄第二晶圆4之后，形成贯穿所述第二晶圆4、所述第一子键合介
质层301和所述第二子键合介质层302的连接结构11，所述连接结构11与所述第一重布线结构2电学连接。
70.在本实施例中，连接结构11的数量为三个，在其他实施方式中，连接结构11的数量还可以是一个、两个或四个，本实施例对此不做限定。
71.连接结构11的类型包括硅穿孔(tsv)，连接结构11的结构包括阻挡层、种子层和导电插塞。
72.请参考图9，形成贯穿第二晶圆4、第二子键合介质层302和第一子键合介质层301的通孔9。
73.具体的，刻蚀第二晶圆4，形成贯穿所述第二晶圆4的第一子通孔；形成第一子通孔之后，刻蚀第一子通孔底部的第二子键合介质层302和第一子键合介质层301，在第二子键合介质层302和第一子键合介质层301中形成第二子通孔，所述第二子通孔和所述第一子通孔构成所述通孔9。
74.请参考图10，在第二晶圆4背向第二子键合介质层302的一侧表面、以及通孔9的内壁表面沉积绝缘层10。
75.绝缘层10的材料包括二氧化硅。
76.绝缘层10用于绝缘第二晶圆4和连接结构11，能够防止连接结构11与第二晶圆4发生短路。
77.请继续参考图10，对通孔9的底部进行开窗处理，也就是去除位于通孔9底部的绝缘层10且保留通孔9侧壁的绝缘层10。
78.执行该步骤之后，通孔9露出第一重布线结构2。
79.在通孔9的侧壁及底部沉积阻挡层(图中未标示)。
80.参考图11，在所述通孔9中形成连接结构11。
81.形成所述连接结构11的方法包括：在所述通孔9的侧壁和底部形成阻挡层；在所述阻挡层的表面形成种子层；形成种子层之后，在所述通孔9中形成导电插塞。
82.导电插塞的材料包括铜。
83.阻挡层的材料包括ti或tin。
84.阻挡层能够避免导电插塞扩散至第二晶圆4中从而影响连接结构11的电学连接性能。
85.种子层的材料包括铜。
86.请参考图12，在第二晶圆4背向所述第二子键合介质层302的一侧表面形成第二重布线结构12，第二重布线结构12与连接结构11电学连接。
87.第二重布线结构12覆盖所述绝缘层10。
88.请继续参考图12，形成第二重布线结构12之后，形成焊球5，焊球5与第二重布线结构12电学连接。
89.本实施例还提供一种芯片封装结构，请参考图13，包括：第一重布线结构2；位于所述第一重布线结构2一侧表面的第一晶圆1，所述第一晶圆1中具有贯穿所述第一晶圆1的容纳腔6(参考图5)；位于所述容纳腔6内的芯片7，所述芯片7的正面电学连接所述第一重布线结构2；塑封层8，所述塑封层8填充在所述容纳腔6内并包围所述芯片7。
90.塑封层8的材料包括环氧塑封料。
91.在本实施例中，容纳腔6的数量为两个，在其他实施方式中，容纳腔6的数量还可以是一个、三个或四个，本实施例对此不做限定。
92.在本实施例中，芯片7包括第一芯片701和第二芯片702。
93.在一个实施例中，第一芯片701包括logic芯片，第二芯片702包括hbm芯片，第一芯片701和第二芯片702通过第一重布线结构2电学连接。
94.所述容纳腔6的宽度为5
㎜
～40
㎜
，例如，可以是5
㎜
、15
㎜
、20
㎜
、30
㎜
或者40
㎜
。
95.把芯片7设置在贯穿第一晶圆1中的容纳腔6内，芯片7占用了第一晶圆1的空间，且塑封层8填充在所述容纳腔6内并包围所述芯片7，大大降低了塑封层8的使用量，可以降低由于塑封层8的材料热胀冷缩带来的芯片偏移影响，同时降低晶圆的翘曲度。并且容纳腔6贯穿第一晶圆1，为塑封层8提供了形变空间，塑封层8的应力能够更好的释放而避免积压芯片。综上提高了芯片封装结构的可靠性。
96.请参考图14，图14为图13中芯片封装结构的a处位置的局部放大示意图。塑封层8背向第一重布线结构2的一侧表面低于第一晶圆1背向第一重布线结构2的一侧表面。具体地，塑封层8背向第一重布线结构2的一侧表面至第一晶圆1背向第一重布线结构2的一侧表面之间的距离为1μm～2μm，例如，可以是1μm、1.5μm或2μm。
97.第一晶圆1中的容纳腔6给予了塑封层8一定的形变空间，能够降低塑封层8形变造成芯片7发生偏移和晶圆产生翘曲的问题，且避免塑封层8在形变过程中凸出容纳腔6，使得塑封层8和第一晶圆1背向所述第一重布线结构2的一侧表面的整体平坦性提高。
98.芯片封装结构还包括：键合介质层3，所述键合介质层3位于所述第一重布线结构2背向所述第一晶圆1的一侧表面。
99.在一个实施例中，键合介质层3包括第一子键合介质层301和第二子键合介质层302。
100.芯片封装结构还包括：第二晶圆4，所述第二晶圆4位于键合介质层3背向第一重布线结构2的一侧表面。
101.芯片封装结构还包括：连接结构11，所述连接结构11贯穿第二晶圆4和键合介质层3，连接结构11与第一重布线结构2连接。
102.连接结构11的类型包括硅穿孔(tsv)。
103.在本实施例中，连接结构11包括：贯穿所述第二晶圆4和所述键合介质层3的导电插塞；位于所述导电插塞侧壁以及所述导电插塞与所述第一重布线结构2之间的阻挡层(图中未示出)；位于所述导电插塞和所述阻挡层之间的种子层(图中未示出)。
104.在本实施例中，连接结构11的数量为三个，在其他实施方式中，连接结构11的数量还可以是一个、两个或四个，本实施例对此不做限定。
105.芯片封装结构还包括：第二重布线结构12，第二重布线结构12位于第二晶圆4背向键合介质层3的一侧表面，第二重布线结构12与连接结构11电学连接；
106.芯片封装结构还包括：焊球5，焊球5位于第二重布线结构12背向第二晶圆4的一侧，焊球5与第二重布线结构12连接。
107.第一晶圆1与第二晶圆4通过键合介质层3永久键合在一起，因为没有使用键合胶，避免在键合过程中键合胶因受环境影响产生形变使芯片发生偏移和晶圆产生翘曲的问题，有利于芯片封装结构的稳定，提高了产品的良率。
108.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。