针对先进技术节点具有改进检测准确性的故障分析方法与流程

1.本发明实施例涉及针对先进技术节点具有改进检测准确性的故障分析方法。


背景技术：

2.随着技术演进，鉴于较小尺寸、增加功能性及更复杂电路，半导体装置的设计及制 造变得更复杂。在此类小且高性能半导体装置内实施许多制造操作。因此，持续需要修 改制造及测试半导体装置及执行半导体装置中的缺陷部分的故障分析的结构及方法，以 便改进装置稳健性以及减少制造成本及处理时间。


技术实现要素：

3.根据本发明的实施例，一种方法包括：确定半导体晶片的半导体装置中的缺陷区域； 从所述半导体晶片的背侧薄化所述半导体晶片；将第一衬底接合到所述半导体晶片的所 述背侧，其中所述第一衬底包括开口且所述缺陷区域通过所述开口暴露；及经由通过所 述开口从所述背侧投射光束而对所述缺陷区域执行测试。
4.根据本发明的实施例，一种方法包括：在半导体晶片中制造半导体装置，所述半导 体装置包括多个胞元且所述多个胞元构成多个胞元丛集；对所述半导体装置执行电故障 分析以将缺陷胞元丛集确定为缺陷区域；研磨所述半导体晶片的背侧；形成具有开口的 衬底；将所述衬底接合到所述半导体晶片，其中所述缺陷胞元丛集通过所述开口暴露； 及通过所述开口从所述半导体晶片的所述背侧将光束投射到所述缺陷区域上以确定所 述胞元丛集内的缺陷区。
5.根据本发明的实施例，一种方法包括：将测试信号传输到半导体晶片中的半导体装 置以确定所述半导体晶片的前侧上的缺陷区域，所述缺陷区域包含第一数目个晶体管； 在所述半导体晶片的背侧上形成凹槽且将其与所述缺陷区域对准；通过所述凹槽从所述 背侧将光束投射到所述缺陷区域上以确定定位于所述缺陷区域内的缺陷区，所述缺陷区 包含小于所述第一数目的第二数目个晶体管；及检验所述第二数目个晶体管。
附图说明
6.当结合附图阅读时，从以下实施方式最好理解本揭露的方面。应注意，根据行业中 的标准实践，各种构件不按比例绘制。事实上，为清晰论述，各种构件的尺寸可任意增 大或减小。
7.图1是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法的流程 图。
8.图2a到图2l是展示根据一些实施例的图1中展示的制造及测试半导体晶片的中间 阶段的示意图。
9.图3是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法的流程 图。
10.图4a及图4b是展示根据一些实施例的图3中展示的制造及测试半导体晶片的中间 阶段的示意图。
11.图5是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法的流程 图。
12.图6是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法的流程 图。
13.图7是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法的流程 图。
具体实施方式
14.以下揭露提供用于实施所提供主题的不同构件的许多不同实施例或实例。在下文描 述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且并不希望为限制性的。 例如，在以下描述中，第一构件形成在第二构件上方或上可包含其中第一构件及第二构 件形成为直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之 间，使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重 复参考数字及/或字母。此重复是出于简单及清晰的目的且本身并不指示所论述的各种实 施例及/或配置之间的关系。
15.此外，为便于描述，例如“在
……
下面”、“在
……
下方”、“下”、“在
……
上 方”、“上”及类似物的空间相对术语可在本文中用于描述一个元件或构件与图中说明 的另一(些)元件或构件的关系。空间相对术语希望涵盖除在图中描绘的定向以外的使用 或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可 同样解释本文中使用的空间相对描述词。
16.尽管阐述本揭露的广范围的数值范围及参数是近似值，但尽可能精确地报告在具体 实例中阐述的数值。然而，任何数值固有地含有必然由通常在相应测试测量中得到的偏 差引起的特定误差。而且，如本文中使用，术语“约”、“基本”或“基本上”一般意 味着在给定值或范围的10％、5％、1％或0.5％内。替代地，当由所属领域的一般技术人 员考虑时，术语“约”、“基本”或“基本上”意味着在可接受的平均值标准误差内。 除了在操作/工作实例中之外，或除非另有明确指定，本文中揭示的全部数值范围、数量、 值及百分比(例如材料量、持续时间、温度、操作条件、数量比及其类似者的数值范围、 数量、值及百分比)应被理解为在全部例子中都由术语“约”、“基本”或“基本上”修 饰。因此，除非相反地指示，否则本揭露及所附权利要求书中阐述的数值参数是可视需 要变化的近似值。至少，每一数值参数应至少依据所报告的有效数字的数字且通过应用 普通舍入技术解释。可在本文中将范围表达为从一个端点到另一端点或在两个端点之间。 除非另外指定，否则本文中揭示的全部范围都包含端点。
17.贯穿本揭露使用的术语“标准胞元”或“胞元”是指用于实施电路的特定功能性的 设计布局中的电路图案群组。标准胞元包括一或多个层中的各种图案且可被表达为多边 形的联集。在布局设计阶段期间，设计布局最初可由相同或不同标准胞元的阵列构成。 可在布局设计的不同阶段调整胞元中的图案的几何形状，以便补偿设计及工艺效应。标 准胞元可覆盖对应于待制造的裸片的一部分或整体的电路。可从由半导体电路制造者或 设计
者提供的胞元数据库存取标准胞元。贯穿本揭露，标准胞元经设计用于实施由半导 体装置(例如，金属氧化物半导体(mos)装置)形成的电子电路且可为平面场效晶体管 (fet)装置、鳍型fet(finfet)装置、环绕式栅极(gaa)装置、纳米线装置或类似物。在 一些实施例中，标准胞元的数据包含于标准胞元数据库中，其可存储于非暂时性计算机 可读存储媒体中且由处理器在布局操作(例如安置及路由)中存取。
18.贯穿本揭露使用的术语“耦合”、“经耦合”及“耦合件”描述两个或更多个装置 或元件之间的直接或间接连接。在一些情况中，至少两个装置或元件之间的耦合件仅是 指其之间的电或导电连接且经耦合装置及元件之间可存在中介构件。在一些其它情况中， 至少两个装置或元件之间的耦合件可涉及物理接触及/或电连接。
19.图1是展示根据一些实施例的制造及测试半导体晶片201中的半导体装置206的方 法100的流程图。应理解，可在图1中展示的步骤之前、期间及之后提供额外步骤，且 可在方法100的其它实施例中取代或消除下文描述的一些步骤。步骤的顺序可为可互换 的。图2a到图2l是展示根据一些实施例的图1中展示的制造及测试半导体晶片201 的中间阶段的示意图。
20.参考图1及图2a，在步骤102，在半导体晶片201上制造一或多个半导体装置206。 参考图2a，制造或提供半导体晶片201。在一些实施例中，半导体装置206中的至少一 者是被测试装置。
21.参考图2b，在一些实施例中，半导体装置206的制造包含用于产生半导体装置206 的设计布局206e的设计阶段。设计布局206e是半导体装置206的电子电路的2d图形 表示且指定电子电路的标签、形状、尺寸、层信息及其它2d及3d几何数据。设计阶 段的操作可包含(但不限于)逻辑设计、物理设计、预布局模拟、安置及路由、时序分析、 参数提取、设计规则检查及布局后模拟。在安置及路由操作期间，一或多个胞元cl(例 如，胞元cl
‑
1到cl
‑
9)可经安置及互连以形成设计布局206e。在设计阶段的安置及路 由操作期间，胞元cl从胞元数据库存取且安置于设计布局206e中。胞元cl中的每一 者可经配置为特定逻辑门装置，例如nand门、反向器门、and门、xor门、nor 门、及或反向器(aoi)门或其它合适逻辑门装置。胞元cl中的每一者包含一或多个有源 装置，例如晶体管及二极管。图2b的细节插图展示示范性胞元cl
‑
1，其包含彼此电耦 合的晶体管tr
‑
1、tr
‑
2及tr
‑
3。在一些实施例中，胞元cl包含无源装置，例如电容 器、电阻器、电感器或类似物。在一些实施例中，胞元cl的长度或宽度w1是在100nm 与500nm之间，例如在150nm与400nm之间或在150nm与250nm之间。
22.在一些实施例中，一群组的连续胞元cl构成胞元丛集ccu。在所描绘实例中，胞 元cl
‑
1到cl
‑
9构成三个胞元丛集ccu
‑
1、ccu
‑
2及ccu
‑
3，如图2b中展示。属于相 同胞元丛集ccu的胞元cl可经电耦合以执行一或多个特定功能。在一些实施例中，胞 元丛集ccu充当用于半导体测试的最小单元，例如在半导体装置206的电故障分析过 程中。不同胞元丛集ccu可具有不同大小、宽度或长度，此取决于例如电路拓扑及测 试条件的各种要求。在一些实施例中，胞元丛集ccu的长度或宽度w2是在约1μm与 约30μm之间、在约1μm与约20μm之间、在约1μm与约10μm之间或在约1μm与 约5μm之间。在一些实施例中，胞元丛集ccu由单一胞元cl形成。
23.在设计阶段之后的实施阶段期间，设计布局206e用于制造一或多个掩模，且使用 一或多个掩模在半导体晶片201上制造半导体装置206。掩模及半导体装置206的实施 可使
用所属领域已知的半导体制造工艺执行，例如光刻、蚀刻、离子植入、沉积、平坦 化及退火。
24.在设计及实施阶段之后，半导体装置206中的每一者根据设计布局206e制造在半 导体晶片201上且可包含根据胞元cl的布局的电子电路。在一些实施例中，半导体装 置206布置成半导体晶片201的前侧201f上的阵列或矩阵。在一些实施例中，切割道 204经形成为分离半导体装置206的阵列的栅格且用于划定半导体装置206的边界。在 单粒化操作期间，切割工具沿切割道204切穿半导体晶片201以形成离散半导体装置206。 在其中半导体晶片201是测试晶片的一些实施例中，半导体晶片201不经受单粒化操作。
25.图2c说明图2a中展示的半导体晶片201中的示范性半导体装置206的剖面图206c。 剖面图206c可从图2b的胞元cl
‑
1周围的半导体装置206的一部分的剖面取得。
26.参考图2a及图2c，形成或提供包含半导体衬底202的半导体晶片201。半导体晶 片201可由晶片固持器或卡盘(未单独展示)固持。半导体衬底202可包含元素半导体材 料，例如块体硅。在实施例中，半导体衬底202可包含其它半导体材料，例如锗、硅锗、 碳化硅、砷化镓、镓砷、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，其包含 sige、gaasp、alinas、algaas、gainas、gainp及/或gainasp；或其组合。在一些实 施例中，半导体衬底202可为绝缘体上覆半导体(soi)衬底或类似物。一般来说，soi衬 底包含形成于绝缘体层上的半导体材料的层。绝缘体层可为例如埋入式氧化物(box)层、 氧化硅层或类似物。绝缘体层经设置于通常由硅或玻璃形成的衬底层上。还可使用其它 衬底，例如多层或梯度衬底。在一些实施例中，半导体衬底202是p型半导体衬底或n 型半导体衬底。
27.可在半导体衬底202的前表面(前侧)201f上形成各种组件。组件的实例包含例如晶 体管(例如，图2b中展示的晶体管tr
‑
1、tr
‑
2及tr
‑
3)及二极管的有源装置及例如电 容器、电感器及电阻器的无源装置。各种组件可包含例如阱区、掺杂区、导电线、导电 通路及绝缘区的构件。
28.在所描绘实施例中，半导体装置206的组件包含一或多个阱区212。阱区212可经 掺杂具有n型掺杂剂，例如砷、磷或类似物，或可经掺杂具有p型掺杂剂，例如硼或类 似物。在一些实施例中，半导体装置206的组件包含一或多个掺杂区214及216(例如， 源极区214及漏极区216)及栅极区218，其用于形成晶体管结构。源极区214及漏极区 216至少部分放置于半导体衬底202中。在一些实施例中，栅极区218是多晶硅栅极电 极或金属栅极电极。在晶体管的典型布置中，一个栅极区218放置于一对源极区214与 漏极区216之间的半导体衬底202的顶表面上方。出于阐释性目的，图2c仅展示平面 型晶体管结构。然而，本揭露不限于此。任何非平面晶体管结构(例如鳍型fet(finfet) 晶体管及环绕式栅极(gaa)晶体管)也在本揭露的经考虑范围内。
29.在半导体衬底202上方形成电介质层220。电介质层220可包含电介质材料，例如 氧化物、氮化物、氮氧化物或其它合适电介质材料。一或多个导电通路222经形成穿过 电介质层220以电耦合到掺杂区214及216以及栅极区218。在一些实施例中，导电通 路222由导电材料形成，例如钨、铜、铝、银、钛、氮化钛、其组合或类似物。
30.在一些实施例中，在电介质层220上方形成互连层230。互连层230经配置以将半 导体衬底202中的组件电耦合到上覆构件。在一些情况中，互连层230可建立重布互连 以在半导体衬底202中的构件之间进行电力或数据传输。因此，互连层230还被称为重 布层(rdl)。互连层230可包含多个导电线层，其中导电线层中的每一者包含沿水平方 向延伸且
通过相邻垂直导电通路234互连的导电线232。导电线232及导电通路234可 由导电材料形成，例如铜、钨、铝、银、钛、氮化钛、其组合或类似物。
31.在一些实施例中，前述导电线232或导电通路234被电介质层236横向围绕且绝缘。 电介质层236可为金属间电介质(imd)层且由氧化物形成，例如无掺杂硅酸盐玻璃(usg)、 氟化硅酸盐玻璃(fsg)、低介电系数材料或类似物。
32.在一些实施例中，互连层230包含具有通过互连层230暴露的一或多个导电垫240 的最上导电线层，其中导电垫240被称为测试垫。半导体衬底202的组件通过导电垫240 电耦合到外部电路或装置。在一些实施例中，从俯视图角度来说，导电垫240具有约10 μm与约100μm之间、约20μm与约60μm之间或约30μm与约50μm之间(例如35μm) 的宽度以促进接纳一件测试设备的测试探针。在一些实施例中，导电垫240经配置为用 于胞元丛集ccu中的每一者的测试输入及输出的端子以借此协助相应胞元丛集ccu的 功能性测试。
33.参考图1及图2d，在步骤104，对半导体晶片201执行电故障分析。在一些实施例 中，在一个胞元丛集ccu的基础上执行电故障分析。提供例如探针卡(未单独展示)的一 件测试设备以执行电故障测试。在一些实施例中，一些导电垫240经配置为用于输入信 号的输入端子、用于输出(响应)信号的输出端子或用于相对于被测试的某一胞元丛集 ccu供应电力的电力供应端子。探针卡可包含一或多个测试探针250以电耦合到输入端 子240，使得可通过测试探针250及输入端子将测试信号从测试设备输入到半导体装置 206。可通过测试设备通过测试探针250及输出端子接收响应信号。在电故障分析的测 试结果中，如果所接收响应信号不匹配预定理想响应信号，那么确定被测试的胞元丛集 ccu中存在缺陷或热点。
34.参考图1及图2e，在步骤106，根据电故障分析的测试结果确定半导体晶片201的 缺陷区域270。缺陷区域270定位于被测试的半导体装置206内。在一些实施例中，缺 陷区域270经确定以涵盖包含其中发现缺陷或热点的缺陷胞元丛集ccu的一或多个胞 元丛集ccu。在一些实施例中，难以在所制造半导体装置206中区分胞元cl或胞元丛 集ccu的边界。因而，利用半导体装置206的设计布局206e(其保持胞元cl及胞元丛 集ccu的布局信息)以确定缺陷区域270与哪一胞元丛集ccu相关。通过设计布局206e 的帮助，确定缺陷胞元丛集ccu的识别及缺陷区域270的位置。在一些实施例中，根 据缺陷胞元丛集ccu的形状来确定从上方观察的缺陷区域270的形状。在一些实施例 中，缺陷区域270具有圆形形状或四边形形状，例如方形、矩形、菱形、梯形或平行四 边形。在一些实施例中，由缺陷胞元丛集ccu的边界定义缺陷区域270。在一些实施例 中，缺陷区域270具有大于缺陷胞元丛集ccu的面积。在一些实施例中，缺陷区域270 具有从上方观察的介于约0.5μm与约30μm之间、介于约1μm与约10μm之间或介于 约1μm与约5μm之间的长度或宽度。
35.在确定缺陷区域270的位置及大小之后，相应地标记缺陷区域270在半导体晶片201 中的位置或坐标。在一些实施例中，为帮助定位缺陷区域270，在半导体晶片201上形 成一组标记272、274及276以指示缺陷区域270的位置。在一些实施例中，标记272、 274及276被用作用于为待对准的载体提供位置及定向的对准标记。(在下文提供此载体 的细节。)在一些实施例中，标记272、274及276中的每一者具有圆形形状、椭圆形形 状或多边形形状，例如四边形形状、五边形形状或类似物。在一些实施例中，标记272、 274及276中的每一者具有不同形状或定向，例如，标记274及276具有拥有不同定向 的类似三角形形状。标
记272、274及276中的每一者可布置于缺陷区域270的边角周 围。在一些实施例中，缺陷区域270的至少一个边角不具有标记。在一些实施例中，标 记272、274或276具有介于约1μm与约200μm之间的宽度或长度。
36.参考图1及图2f，在步骤108，提供或形成衬底251。在一些实施例中，衬底251 是用作载体衬底的晶片且由陶瓷、玻璃、石英、蓝宝石、硅或类似物形成。在一些实施 例中，衬底251具有圆形形状且具有介于约500μm与约1000μm之间(例如760μm)的 厚度。衬底251可协助识别热点且经配置以在基于激光的测试操作期间允许探测光束通 过。在一些实施例中，在接合到半导体晶片201之前，处理衬底251以在其上形成至少 一个开口260。将开口260相对于衬底251的位置与缺陷区域270在半导体晶片201中 的位置对准。在一些实施例中，开口260是延伸穿过衬底251的整个厚度的贯穿孔。在 一些实施例中，从俯视图角度来说，开口260具有相同于或类似于缺陷区域270的形状 的形状。在一些实施例中，从俯视图角度来说，开口260具有大于缺陷区域270的面积。 在一些实施例中，标记262、264及266经设置于衬底251上且用于定位开口260。标记 262、264及266的形状、大小、数目及配置分别类似于标记272、274及276的形状、 大小、数目及配置且因此为简洁起见省略重复描述。
37.参考图1及图2g，在步骤110，提供衬底253。在一些实施例中，衬底253是载体 衬底。衬底253可为由陶瓷、玻璃、石英、蓝宝石、硅或类似物形成的晶片。在一些实 施例中，衬底253具有约500μm与约1000μm之间(例如约760μm)的厚度。半导体晶 片201的前侧201f接合到衬底253。在一些实施例中，在接合操作期间使用中间层(例 如离型膜)以促进衬底253的接合及剥离。
38.参考图1及图2h，在步骤112，从半导体晶片201的与前侧201f相对的背侧201b 薄化半导体晶片201。在一些实施例中，半导体晶片201或半导体衬底202在背侧201b 上不具有任何半导体装置。在一些实施例中，半导体晶片201在背侧201b上仅包含块 体硅。在一些实施例中，半导体晶片201的薄化操作通过机械研磨、化学机械平坦化 (cmp)、回蚀刻工艺、研磨、激光处理或类似者执行。在一些实施例中，薄化半导体晶 片201具有小于约200μm的厚度t1。在一些实施例中，厚度t1小于约100μm或小于 约70μm。通过图2h的薄化操作，移除半导体晶片201中的半导体衬底202的一部分 而未不利地影响形成于前侧201f中的半导体装置206的组件。在一些实施例中，参考图 2f的步骤108可在参考图2g及图2h的步骤110及112之后执行。替代地，步骤108 可与步骤110或112同时执行。
39.在一些实施例中，根据基于激光的测试方案中使用的光束的波长来确定薄化半导体 晶片201的厚度限制tx(参见图2j)。通过薄化操作获得的最终厚度t1不大于厚度限制 tx以确保通过半导体衬底202的材料成功发射及接收测试光束。
40.参考图1及图2i，在步骤114，从薄化半导体晶片201的背侧201b将衬底251接合 到半导体晶片201。缺陷区域270与开口260对准且通过开口260暴露。在一些实施例 中，在对准操作期间，衬底251及半导体晶片201由接合工具固持且相对于彼此移动， 同时对准衬底251上的标记262、264及266与对应标记272、274及276以确保缺陷区 域270与开口260且通过开口260暴露。在接合操作之后，从半导体晶片201剥离或移 除衬底253且翻转半导体晶片201。
41.参考图1及图2j，在步骤116，对缺陷区域270执行激光电压测试方案以将缺陷更 准确地定位于缺陷区域270内。在一些实施例中，提供基于激光的测试设备280以执行 激光
电压测试方案。基于激光的测试设备280包含经配置以发射光束281的发射器282。 光束281通过开口260投射到缺陷区域270上以确定缺陷区域270内的缺陷区。在一些 实施例中，发射器282是经配置以发射具有以小于约1200nm(例如约1064nm、785nm 或577nm)为中心的波长的光束281的激光二极管。入射光束281在由开口260形成的 通道中传播且到达缺陷区域270。在一些实施例中，光束281具有小于约500nm、小于350nm或小于250nm(例如，在100nm与约250nm之间)的空间分辨率。在一些实施 例中，光束281具有约100nm与170nm之间的空间分辨率。
42.在一些实施例中，基于激光的测试设备280进一步包含检测器284及用于通过检测 器284收集从缺陷区域270反射的光束283的光学部件286(例如镜或棱镜)。在一些实 施例中，检测器284是用于接收光的光传感器且可为光电二极管。在一些实施例中，激 光电压成像方法是用于测试缺陷区域270，其中将缺陷区域270划分为测试区的栅格且 光束281用于以预定序列扫描通过全部测试区。当光束281投射到测试区上时，入射光 束281照射在半导体装置206的组件上，例如相应测试区中的掺杂区214及216以及阱 区212。由对应于测试区的组件在频率、相位、延迟或电压上调制反射光束283。在一 些实施例中，由光束281的空间分辨率、薄化半导体衬底202的厚度及衬底251的配置 来确定测试区的大小。
43.参考图2k，在光束281扫描通过全部测试区时，从测试区反射的经调制光束283 由检测器284收集且转换为激光电压图像lvi，所述激光电压图像lvi展示缺陷区域270 的2d电压分布。在一些实施例中，激光电压图像lvi展示例如导电性或电阻的其它电 特性方面的2d分布。在一些实施例中，激光电压图像lvi以灰阶形式表示或经彩色编 码，其中灰阶或色码表示组件的电压或电特性的不同电平。在一些实施例中，激光电压 图像lvi是理想电压分布与通过反射光束283获得的电压分布之间的电压差的编译结果。
44.假定半导体装置206的缺陷区域270定位于胞元丛集ccu
‑
1内，其涵盖五个胞元 cl
‑
1、cl
‑
2、cl
‑
3、cl
‑
4及cl
‑
5。另外，激光电压图像lvi展示缺陷引起的突显区域 hs，以浅色阴影展示，与呈深色阴影的其余正常区域形成对比。在一些实施例中，有关 胞元cl的胞元边界的信息在激光电压图像lvi中不可得。因此，利用设计布局206e 的图形数据且将其与激光电压图像lvi覆叠以确定包含或对应于缺陷区域hs的缺陷胞 元。因此，缺陷胞元cl而非整个缺陷区域270可被更准确地识别且被确定为缺陷区。 因此，可以更大效率来执行随后物理故障分析。
45.在一些实施例中，在基于激光的测试方案中利用激光电压探测方法，其中在光束281 照射到缺陷区域270上时将测试信号输入到半导体装置206。通过导电垫240将输入测 试信号连同加偏压于半导体装置206的一或多个偏压信号传输到某一胞元丛集ccu。当 缺陷区域270内的一或多个有源装置(例如，晶体管)被加偏压时，光束281经引导以激 发缺陷区域中的一或多个掺杂区或阱区而不照明或激发相邻构件。在一些实施例中，可 归因于所照射光束281的激发而更改缺陷组件的电性质(例如其传导电压或电流)。用于 胞元丛集ccu的输出测试信号可在应用光束281之前及之后展现不同波形。因此，如 果激发范围被限于所要范围，那么缺陷区可以更大准确性进行识别且进一步限于更小测 试区。在一些实施例中，缺陷区是半导体装置206的胞元。在一些实施例中，缺陷区是 半导体晶片201的半导体装置206的胞元中的阱区或掺杂区。因此，归因于包含于待测 试的缺陷区中的相对小晶体管数目(其小于包含于整个缺陷区域270中的晶体管数目)， 可以更大效率对所识别缺陷
胞元执行随后物理故障分析。
46.参考图2j，当测试探针250耦合到导电垫240时，将向下接合力施加到测试探针 250以确保测试探针250与导电垫240之间的可靠接触。导电垫240可破裂或被接合力 损坏。为确保导电垫240在测试操作期间的结构完整性，如果导电垫240及开口260至 少部分重叠，那么开口260可被制作为小于导电垫240，使得衬底251的固体部分可为 导电垫240提供机械强度。在一些实施例中，衬底251的材料与导电垫240重叠达导电 垫240的宽度的至少10％、20％或40％。在一些实施例中，从俯视图角度来说，开口260 具有小于导电垫240的宽度l1的宽度l2。宽度l2可介于约1μm与约50μm之间、介 于约1μm与约35μm之间或介于约3μm与约35μm之间。
47.在一些实施例中，鉴于导电垫240与开口260部分重叠且宽度l2等于或大于宽度 l1，开口260的中心轴x1从导电垫240的中心轴x2偏移，使得导电垫240的至少部 分与衬底251的材料重叠以确保导电垫240至少部分与开口260重叠且部分与衬底251 的材料重叠。
48.参考图1及图2l，在步骤118，对对应于缺陷区域270内的缺陷区域hs的缺陷区 执行物理故障分析。在一些实施例中，对缺陷胞元丛集ccl中的缺陷胞元cl执行物理 故障分析，其中缺陷胞元cl与缺陷区域hs重合。在一些实施例中，通过在步骤116 中执行的基于激光的测试方案识别缺陷区，其中缺陷区域hs中的有源装置的面积及数 目小于缺陷区域270中的有源装置的面积及数目。在一些实施例中，物理故障分析包含 例如光学检验的非破坏性分析及例如去分层(delayering)、故障位点隔离及机械剖面测量 的破坏性分析。
49.例如，图2l说明光学检验系统，其包含相邻于半导体晶片201放置的能量源292 及成像装置294。能量源292可经配置以将电子或光束发射到半导体晶片201上的缺陷 区域hs上，且成像装置294经配置以基于所发射光束而产生图像。光学图像可展现缺 陷区域hs的构件轮廓。可进行缺陷检验以检查光学图像且确定是否在缺陷区域hs中 发现任何电路缺陷。
50.现有基于激光的测试方案经由通过具有足够厚度(例如，大于约100μm)的半导体衬 底202的材料将光束281发射朝向缺陷区域270而进行。此类测试方案在努力进行半导 体测试时具有许多优点，例如高空间分辨率及通过半导体衬底202执行非破坏性测试的 能力。为解决在先进节点中识别具有小型占用面积的缺陷半导体装置的要求，还减小光 束281的波长以增强空间分辨率。然而，随着使光束281的波长变小，激光束的能量或 穿透力也减小。因此，入射光束281引起非所要光学效应，例如通过半导体衬底202的 吸收、衰减、散射及散焦。如先前论述，基于激光的测试方案的成功是缺陷区域hs的 最终大小，其与光束281的空间分辨率密切相关。穿过半导体衬底202的材料的现有光 束281归因于半导体衬底202的阻碍而无法呈现聚焦且高能光束。因此，在测试操作期 间，现有光束281无法减小缺陷区域hs的大小。此继而增加随后测试操作(例如，物理 故障分析)的负担。
51.通过所提出衬底251，半导体晶片201可经薄化到小于约100μm的相对小厚度，同 时归因于衬底251的保护而仍是稳健的。同时，允许光束281传播通过开口260且通过 半导体衬底202的相对小厚度到达前侧201f上的半导体装置206的有源装置。衬底251 及半导体衬底202的不利影响经最小化且例如散射及衰减的非所要光学效应被显著减少 或减轻。在一些实施例中，不具有前述光学效应的光束281的空间分辨率可小如100nm。 因而，缺陷区域hs的宽度可限于约100nm的区域，其小于胞元的宽度w1。可以更大 准确性及效率来执行
物理故障分析而无需跨整个缺陷区域270的详尽测试。
52.图3是展示根据一些实施例的制造及测试半导体晶片201中的半导体装置206的方 法300的流程图。应理解，可在图3中展示的步骤之前、期间及之后提供额外步骤，且 可在方法300的其它实施例中取代或消除下文描述的一些步骤。步骤的顺序可为可互换 的。
53.参考图3，方法300中的步骤102到106类似于图1及图2a到图2e中展示的步骤， 且因此为简洁起见省略重复描述。
54.参考图3及图4a，在步骤302，在半导体晶片201的背侧201b上形成凹槽420或 404。方法300在图2e中展示的操作之后立即继续进行图4a中展示的操作。在一些实 施例中，凹槽402或404对应于缺陷区域270。在一些实施例中，在半导体晶片201的 背侧201b上暴露凹槽402或404。在一些实施例中，半导体晶片201具有前侧201f与 相应凹槽402或404的表面402b或404b之间的厚度t1。厚度t1的确定类似于图2h 中的厚度t1的确定。通过图4a的薄化操作，移除半导体晶片201中的半导体衬底202 的一部分而未不利地影响形成于前侧201f中的半导体装置206的组件。在一些实施例中， 从俯视图角度来说，凹槽402或404具有相同于或类似于缺陷区域270的形状的形状。
55.为确保导电垫240在测试操作期间的结构完整性，使凹槽402或404小于导电垫240 的宽度l1，使得半导体衬底202可提供到导电垫240的支撑强度。在一些实施例中，凹 槽402或404可具有从上方观察的介于约1μm与约50μm之间或介于约3μm与约35μm 之间的宽度l3。在一些实施例中，导电垫240至少部分与半导体衬底202的材料重叠。 在一些实施例中，参考图4a及图2j，当宽度l3等于或大于宽度l1时，凹槽402的中 心轴x3从导电垫240的中心轴x1偏移，使得导电垫240的至少部分与半导体衬底202 的材料重叠。
56.在一些实施例中，凹槽402或404包含倾斜侧壁。凹槽402或404可从背侧201b 朝向前侧201f渐缩。在一些实施例中，凹槽402或404通过蚀刻操作形成，例如干蚀刻、 湿蚀刻、其组合或类似物。替代地，凹槽402或404使用回蚀刻操作、研磨、激光技术 或类似者形成。在一些实施例中，对相应凹槽402或404的水平表面402b或404b执行 表面处理(例如，激光处理)以增强表面402b或404b的平面性。表面处理可有助于减少 由表面402b或404b形成的界面处的入射光束281的反射及散射。
57.参考图3及图4b，在步骤304，通过凹槽402或404将光束281投射到缺陷区域 270上。参考图4b的步骤304类似于参考图2j及图2k的步骤116，且差异在于具有凹 槽402的经蚀刻半导体衬底202取代具有开口260的衬底251及薄化半导体晶片201。
58.参考图3，在步骤118，以类似于参考图2l在图1中展示的方式的方式对缺陷区域 hs(参见图2k)执行物理故障分析，且因此为简洁起见省略重复描述。
59.图5是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法500的 流程图。应理解，可在图5中展示的步骤之前、期间及之后提供额外步骤，且可在方法 500的其它实施例中取代或消除下文描述的一些步骤。步骤的顺序可为可互换的。
60.在步骤502，在半导体晶片上确定缺陷区域。在步骤504，从半导体晶片的背侧薄 化半导体晶片。
61.在步骤506，从半导体的背侧将第一衬底接合到半导体晶片。第一衬底包含开口且 缺陷区域通过开口暴露。在步骤508，经由通过开口从背侧将光束投射于缺陷区域上而 执行测试。
62.图6是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法600的 流程图。应理解，可在图6中展示的步骤之前、期间及之后提供额外步骤，且可在方法 600的其它实施例中取代或消除下文描述的一些步骤。步骤的顺序可为可互换的。
63.在步骤602，在半导体晶片中制造半导体装置。半导体装置包含多个胞元且多个胞 元构成多个胞元丛集。在步骤604，对半导体装置执行电故障分析以将缺陷胞元丛集确 定为缺陷区域。
64.在步骤606，研磨半导体晶片的背侧。在步骤608，形成具有开口的衬底。在步骤 610，将衬底接合到半导体晶片且通过开口暴露缺陷胞元丛集。在步骤612，通过开口从 半导体晶片的背侧将光束投射于缺陷区域上以确定胞元丛集内的缺陷区。
65.图7是展示根据一些实施例的制造及测试半导体晶片中的半导体装置的方法700的 流程图。应理解，可在图7中展示的步骤之前、期间及之后提供额外步骤，且可在方法 700的其它实施例中取代或消除下文描述的一些步骤。步骤的顺序可为可互换的。
66.在步骤702，将测试信号传输到半导体装置以确定半导体晶片的前侧上的缺陷区域。 缺陷区域包含第一数目个晶体管。在步骤704，在半导体晶片的背侧上形成凹槽且将其 与缺陷区域对准。
67.在步骤706，通过凹槽从背侧将光束投射到缺陷区域上以确定定位于缺陷区域内的 缺陷区。缺陷区包含第二数目个晶体管且第二数目小于第一数目。在步骤708，检验第 二数目个晶体管。
68.根据实施例，一种方法包含：确定半导体晶片的半导体装置中的缺陷区域；从所述 半导体晶片的背侧薄化所述半导体晶片；将第一衬底接合到所述半导体晶片的所述背侧， 其中所述第一衬底具有开口且所述缺陷区域通过所述开口暴露；及经由通过所述开口从 所述背侧投射光束而对所述缺陷区域执行测试。
69.根据实施例，一种方法包含：在半导体晶片中制造半导体装置，所述半导体装置包 含多个胞元且所述多个胞元构成多个胞元丛集；对所述半导体装置执行电故障分析以将 缺陷胞元丛集确定为缺陷区域；研磨所述半导体晶片的背侧；形成具有开口的衬底；将 所述衬底接合到所述半导体晶片，其中所述缺陷胞元丛集通过所述开口暴露；及通过所 述开口从所述半导体晶片的所述背侧将光束投射到所述缺陷区域上以确定所述胞元丛 集内的缺陷区。
70.根据实施例，一种方法包含：将测试信号传输到半导体晶片中的半导体装置以确定 所述半导体晶片的前侧上的缺陷区域，所述缺陷区域包含第一数目个晶体管；在所述半 导体晶片的背侧上形成凹槽且将其与所述缺陷区域对准；通过所述凹槽从所述背侧将光 束投射到所述缺陷区域上以确定定位于所述缺陷区域内的缺陷区，所述缺陷区包含小于 所述第一数目的第二数目个晶体管；及检验所述第二数目个晶体管。
71.前文概述若干实施例的特征，使得所属领域的技术人员可更好地理解本揭露的方面。 所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实行本文中介 绍的实施例的相同目的及/或实现相同优点的其它工艺及结构的基础。所属领域的技术人 员还应认识到，此类等效构造不脱离本揭露的精神及范围，且其可在不脱离本揭露的精 神及范围的情况下在本文中进行各种改变、替换及更改。
72.符号说明
73.100:方法
74.102:步骤
75.104:步骤
76.106:步骤
77.108:步骤
78.110:步骤
79.112:步骤
80.114:步骤
81.116:步骤
82.118:步骤
83.201:半导体晶片
84.201b:背侧
85.201f:前侧
86.202:半导体衬底
87.204:切割道
88.206:半导体装置
89.206c:剖面图
90.206e:设计布局
91.212:阱区
92.214:掺杂区/源极区
93.216:掺杂区/漏极区
94.218:栅极区
95.220:电介质层
96.222:导电通路
97.230:互连层
98.232:导电线
99.234:导电通路
100.236:电介质层
101.240:导电垫
102.250:测试探针
103.251:衬底
104.253:衬底
105.260:开口
106.262:标记
107.264:标记
108.266:标记
109.270:缺陷区域
110.272:标记
111.274:标记
112.276:标记
113.280:基于激光的测试设备
114.281:光束
115.282:发射器
116.283:光束
117.284:检测器
118.286:光学部件
119.292:能量源
120.294:成像装置
121.300:方法
122.302:步骤
123.304:步骤
124.402:凹槽
125.402b:表面
126.404:凹槽
127.404b:表面
128.500:方法
129.502:步骤
130.504:步骤
131.506:步骤
132.508:步骤
133.600:方法
134.602:步骤
135.604:步骤
136.606:步骤
137.608:步骤
138.610:步骤
139.612:步骤
140.700:方法
141.702:步骤
142.704:步骤
143.706:步骤
144.708:步骤
145.ccu
‑
1到ccu
‑
3:胞元丛集
146.cl
‑
1到cl
‑
9:胞元
147.hs:缺陷区域
148.l1:宽度
149.l2:宽度
150.l3:宽度
151.lvi:激光电压图像
152.t1:厚度
153.tr
‑
1到tr
‑
3:晶体管
154.w1:宽度
155.x1:中心轴
156.x2:中心轴
157.x3:中心轴。