半导体封装件的制作方法

半导体封装件
1.相关申请的交叉引用
2.通过引用将于2020年9月10日在韩国知识产权局提交的且题目为“semiconductor package”(半导体封装件)的韩国专利申请no.10-2020-0116095的全部内容并入本文。
技术领域
3.实施例涉及半导体封装件。更具体地，实施例涉及包括翘曲控制层的半导体封装件。


背景技术：

4.半导体封装件中包含的材料可能在半导体封装件的制造期间被加热和冷却。半导体封装件中包含的材料可能具有不同的热膨胀系数(cte)，并且在半导体封装件的加热和冷却期间，cte的差异可能导致半导体封装件的变形或翘曲。可能需要控制半导体封装件的翘曲。


技术实现要素：

5.根据实施例，提供了一种半导体封装件，所述半导体封装件包括：封装基板；第一凸块和第二凸块，所述第一凸块和所述第二凸块位于所述封装基板的下表面上；半导体芯片，所述半导体芯片位于所述封装基板的上表面上；第一连接图案和第二连接图案，所述第一连接图案和所述第二连接图案位于所述封装基板的所述上表面上；模制件，所述模制件位于所述封装基板的所述上表面上，以覆盖所述半导体芯片；翘曲控制层，所述翘曲控制层位于所述模制件上；上绝缘层，所述上绝缘层位于所述翘曲控制层上；第一开口，所述第一开口穿过所述上绝缘层并暴露所述翘曲控制层的上表面；第二开口，所述第二开口在所述半导体封装件的俯视图中与所述第一开口交叠，所述第二开口穿过所述翘曲控制层并暴露所述第一连接图案；以及第三开口，所述第三开口穿过所述上绝缘层并暴露所述第二连接图案。
6.根据实施例，提供了一种半导体封装件，所述半导体封装件包括第一子封装件和位于所述第一子封装件上的第二子封装件。所述第一子封装件包括：第一封装基板；第一接地凸块，所述第一接地凸块位于所述第一封装基板的下表面上；第一半导体芯片，所述第一半导体芯片位于所述第一封装基板的上表面上；接地连接图案，所述接地连接图案位于所述第一封装基板的所述上表面上，并且通过所述第一封装基板连接到所述第一接地凸块；第一模制件，所述第一模制件位于所述第一封装基板的所述上表面上，以覆盖所述第一半导体芯片；翘曲控制层，所述翘曲控制层位于所述第一模制件上；以及上绝缘层，所述上绝缘层位于所述翘曲控制层上。所述第二子封装件包括：第二封装基板；第二接地凸块，所述第二接地凸块位于所述第二封装基板的下表面上；第二半导体芯片，所述第二半导体芯片位于所述第二封装基板的上表面上；以及第二模制件，所述第二模制件位于所述第二封装基板的所述上表面上，以覆盖所述第二半导体芯片。所述第二接地凸块通过穿过所述上绝
缘层的第一开口以及穿过所述翘曲控制层和所述第一模制件的第二开口与所述翘曲控制层和所述接地连接图案接触。
7.根据实施例，提供了一种半导体封装件，所述半导体封装件包括第一子封装件和位于所述第一子封装件上的第二子封装件。所述第一子封装件包括：再分布结构；第一接地凸块和第一信号凸块，所述第一接地凸块和所述第一信号凸块位于所述再分布结构的下表面上；第一半导体芯片，所述第一半导体芯片位于所述再分布结构的上表面上；框架，所述框架位于所述再分布结构的所述上表面上并且包括连接到所述第一接地凸块的接地连接图案、连接到所述第一信号凸块的信号连接图案以及包围所述接地连接图案和所述信号连接图案的绝缘结构；第一模制件，所述第一模制件位于所述第一半导体芯片和所述框架上；翘曲控制层，所述翘曲控制层位于所述第一模制件上；以及上绝缘层，所述上绝缘层位于所述翘曲控制层上。所述第二子封装件包括：封装基板；第二接地凸块和第二信号凸块，所述第二接地凸块和所述第二信号凸块位于所述封装基板的下表面上；第二半导体芯片，所述第二半导体芯片位于所述封装基板的上表面上；以及第二模制件，所述第二模制件位于所述封装基板的所述上表面上，所述第二模制件覆盖所述第二半导体芯片。所述第二接地凸块通过穿过所述上绝缘层的第一开口以及穿过所述翘曲控制层和所述第一模制件的第二开口与所述翘曲控制层和所述接地连接图案接触。所述第二信号凸块通过穿过所述上绝缘层和所述第一模制件的第三开口与所述信号连接图案接触并且，与所述翘曲控制层分开。
8.根据实施例，提供了一种半导体封装件，所述半导体封装件包括：再分布结构；接地凸块和信号凸块，所述接地凸块和所述信号凸块位于所述再分布结构的下表面上；框架，所述框架位于所述再分布结构的上表面上，并且包括电连接到所述接地凸块的接地连接图案和电连接到所述信号凸块的信号连接图案；应用处理器(ap)芯片，所述ap芯片位于被构造为穿过所述框架的孔的内部；模制件，所述模制件位于所述再分布结构的所述上表面上，以覆盖所述ap芯片和所述框架；铜(cu)层，所述cu层位于所述模制件上；上绝缘层，所述上绝缘层位于所述铜层上；第一开口，所述第一开口穿过所述上绝缘层并暴露所述铜层的上表面；第二开口，所述第二开口在所述半导体封装件的俯视图中与所述第一开口交叠、穿过所述铜层并暴露所述接地连接图案；以及第三开口，所述第三开口穿过所述上绝缘层并暴露所述信号连接图案。
9.根据实施例，提供了一种半导体封装件，所述半导体封装件包括第一子封装件和位于所述第一子封装件上的第二子封装件。所述第一子封装件包括：再分布结构；第一接地凸块，所述第一接地凸块位于所述再分布结构的下表面上；逻辑芯片，所述逻辑芯片位于所述再分布结构的上表面上；框架，所述框架位于所述再分布结构的所述上表面上以包围所述逻辑芯片；第一模制件，所述第一模制件位于所述再分布结构的所述上表面上以覆盖所述逻辑芯片和所述框架；虚设铜层，所述虚设铜层位于所述第一模制件上；上绝缘层，所述上绝缘层位于所述虚设铜层上；第一开口，所述第一开口穿过所述上绝缘层并暴露所述虚设铜层；以及第二开口，所述第二开口在所述半导体封装件的俯视图中与所述第一开口交叠、穿过所述虚设铜层并暴露所述框架。所述第二子封装件包括：第二封装基板；第二接地凸块，所述第二接地凸块位于所述第二封装基板的下表面上；存储芯片，所述存储芯片位于所述第二封装基板的上表面上；以及第二模制件，所述第二模制件位于所述第二封装基板的所述上表面上，所述第二模制件覆盖所述存储芯片。所述第二接地凸块通过所述第一开
口和所述第二开口与所述虚设铜层和所述框架接触。
附图说明
10.通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得容易理解，在附图中：
11.图1a是根据实施例的半导体封装件的截面图；
12.图1b是图1a的区域r的放大俯视图；
13.图2是根据实施例的半导体封装件的截面图；
14.图3是根据实施例的半导体封装件的截面图；
15.图4是根据实施例的半导体封装件的截面图；
16.图5是根据实施例的半导体封装件的截面图；
17.图6是根据实施例的半导体封装件的截面图；
18.图7是根据实施例的半导体封装件的截面图；
19.图8a至图8f是根据实施例的制造半导体封装件的方法中的各阶段的截面图；
20.图9a至图9g是根据实施例的制造半导体封装件的方法中的各阶段的截面图；以及
21.图10a至图10e是根据实施例的制造半导体封装件的方法中的各阶段的截面图。
具体实施方式
22.图1a是根据实施例的半导体封装件100的截面图。图1b是图1a的区域r的放大俯视图。
23.参照图1a和图1b，半导体封装件100可以包括第一封装基板130、第一接地凸块180a、第一信号凸块180b、第一半导体芯片110、接地连接图案120a、信号连接图案120b、第一模制件140、翘曲控制层160、上绝缘层170、第一开口op1、第二开口op2和第三开口op3。在一些实施例中，半导体封装件100可以是面板级封装件(plp)。
24.第一封装基板130可以将第一半导体芯片110连接到第一接地凸块180a，将第一半导体芯片110连接到第一信号凸块180b，将第一半导体芯片110连接到接地连接图案120a，将第一半导体芯片110连接到信号连接图案120b，将信号连接图案120b连接到第一信号凸块180b，以及将接地连接图案120a连接到第一接地凸块180a。在一些实施例中，第一封装基板130可以具有再分布结构。在其他实施例中，第一封装基板130可以包括印刷电路板(pcb)。
25.第一封装基板130可以包括第一基板绝缘层133、位于第一基板绝缘层133的下表面上的第一基板导电图案131、被构造为穿过第一基板绝缘层133并与第一基板导电图案131接触的第一基板导电通路132以及覆盖第一基板导电图案131的下表面和第一基板绝缘层133的下表面的第一基板保护层134。多个第一基板导电图案131和多个第一基板导电通路132可以形成电路径。例如，多个第一基板导电图案131和多个第一基板导电通路132可以形成被构造为将第一半导体芯片110连接到第一接地凸块180a的电路径、被构造为将第一半导体芯片110连接到第一信号凸块180b的电路径、被构造为将第一半导体芯片110连接到接地连接图案120a的电路径、被构造为将第一半导体芯片110连接到信号连接图案120b的电路径、被构造为将信号连接图案120b连接到第一信号凸块180b的电路径和被构造为将接
地连接图案120a连接到第一接地凸块180a的电路径。
26.第一基板绝缘层133可以包括例如无机绝缘材料、有机绝缘材料或它们的组合。无机绝缘材料可以包括例如氧化硅、氮化硅或它们的组合。有机绝缘材料可以包括例如聚酰亚胺、环氧树脂或它们的组合。第一基板导电图案131和第一基板导电通路132可以包括例如导电材料，导电材料包括铜(cu)、金(au)、银(ag)、镍(ni)、钨(w)、铝(al)或它们的组合。在一些实施例中，第一基板导电图案131和第一基板导电通路132还可以包括阻挡材料，以防止导电材料扩散到第一基板绝缘层133中。阻挡材料可以包括例如钛(ti)、钽(ta)、氮化钛(tin)、氮化钽(tan)或它们的组合。
27.第一基板保护层134可以物理地和/或化学地保护第一封装基板130免受环境的影响。在一些实施例中，第一基板保护层134可以包括复合材料。即，第一基板保护层134可以包括基质和位于基质中的填料。基质可以包括例如聚合物，并且填料可以包括例如二氧化硅、二氧化钛或它们的组合。在一些实施例中，第一基板保护层134可以使用堆积膜(例如，味之素堆积膜(abf))形成。在一些实施例中，第一基板导电通路132的下端的直径可以大于其上端的直径。
28.第一封装基板130还可以包括位于第一基板保护层134上并且与第一基板导电图案131接触的凸块下金属ubm。在一些实施例中，凸块下金属ubm可以包括例如粘合层、阻挡层、润湿层和抗氧化层中的至少一种。粘合层可以包括例如铬(cr)、钛(ti)、镍(ni)、钨(w)或它们的组合。阻挡层可以包括例如铬、钨、钛和/或镍。润湿层可以包括例如铜(cu)、镍(ni)、铂(pt)、钯(pd)或它们的组合。抗氧化层可以包括例如金(au)。
29.第一接地凸块180a可以位于凸块下金属ubm的下表面上。第一接地凸块180a可以接地。第一接地凸块180a可以将来自外部的接地信号提供到第一半导体芯片110和接地连接图案120a。第一接地凸块180a可以包括例如导电材料，导电材料包括锡(sn)、铅(pb)、银(ag)、铜(cu)或它们的组合。第一接地凸块180a可以使用例如焊料球形成。
30.第一信号凸块180b可以位于凸块下金属ubm的下表面上。第一信号凸块180b可以将来自外部的信号提供到第一半导体芯片110和信号连接图案120b，或者从第一半导体芯片110和信号连接图案120b接收信号。第一信号凸块180b可以包括例如导电材料，导电材料包括锡、铅、银、铜或它们的组合。第一信号凸块180b可以使用例如焊料球形成。
31.第一半导体芯片110可以位于第一封装基板130的上表面上。第一半导体芯片110可以包括第一主体111和位于第一主体111的下表面上的第一芯片焊盘112。第一主体111可以包括基板和位于基板上的集成电路(ic)。第一半导体芯片110的其上形成有ic的表面可以被称为有源表面，而第一半导体芯片110的与有源表面相对的表面可以被称为无源表面。在图1a中，第一半导体芯片110的有源表面可以是第一半导体芯片110的下表面，即，面对第一封装基板130并且其上具有第一芯片焊盘112的表面，并且第一半导体芯片110的无源表面可以是第一半导体芯片110的上表面。
32.第一主体111的基板可以包括半导体材料，例如ⅳ族半导体材料、
ⅲ‑ⅴ
族半导体材料、
ⅱ‑ⅵ
族半导体材料或它们的组合。ⅳ族半导体材料可以包括例如硅(si)、锗(ge)或它们的组合。
ⅲ‑ⅴ
族半导体材料可以包括例如砷化镓(gaas)、磷化铟(inp)、磷化镓(gap)、砷化铟(inas)、锑化铟(insb)、砷化铟镓(ingaas)或它们的组合。
ⅱ‑ⅵ
族半导体材料可以包括例如碲化锌(znte)、硫化镉(cds)或它们的组合。
33.第一主体111的ic可以是任何合适类型的ic，其包括存储电路、逻辑电路或它们的组合。存储电路可以包括例如动态随机存取存储(dram)电路、静态ram(sram)电路、闪存电路、电可擦除可编程只读存储(eeprom)电路、相变ram(pram)电路、磁性ram(mram)电路、电阻ram(rram)电路或它们的组合。逻辑电路可以包括例如中央处理单元(cpu)电路、图形处理单元(gpu)电路、控制器电路、专用集成电路(asic)电路、应用处理器(ap)电路或它们的组合。
34.第一主体111的ic可以例如经由第一芯片焊盘112连接到第一封装基板130。第一芯片焊盘112可以包括例如导电材料，导电材料包括铜、金、银、镍、钨、铝或它们的组合。
35.接地连接图案120a可以位于第一封装基板130上并且通过第一封装基板130连接到第一接地凸块180a。接地连接图案120a和第一接地凸块180a可以被构造为接地。接地连接图案120a可以包括多个导电图案121和位于导电图案121之间的多个导电通路122。
36.信号连接图案120b可以位于第一封装基板130上并且通过第一封装基板130连接到第一信号凸块180b。信号连接图案120b和第一信号凸块180b可以传输例如除接地信号之外的信号。信号连接图案120b可以包括多个导电图案121和位于导电图案121之间的多个导电通路122。
37.接地连接图案120a和信号连接图案120b可以被绝缘结构123包围。绝缘结构123可以包括多个绝缘层。接地连接图案120a、信号连接图案120b和绝缘结构123可以形成框架120。
38.绝缘结构123可以包括绝缘材料。例如，绝缘材料可以包括热固性树脂(例如，环氧树脂)、热塑性树脂(例如，聚酰亚胺)或者芯材料(例如，无机填料和/玻璃纤维(或玻璃布或玻璃织物))浸渍到热固性树脂或热塑性树脂中的绝缘材料。绝缘材料可以为例如预浸料、abf、阻燃剂4(fr-4)或双马来酰亚胺三嗪(bt)。多个导电图案121和多个导电通路122可以包括例如导电材料，导电材料包括铜、金、银、镍、钨、铝或它们的组合。在一些实施例中，多个导电图案121和多个导电通路122还可以包括阻挡材料，以防止导电材料扩散到绝缘结构123中。阻挡材料可以包括例如钛、钽、氮化钛、氮化钽或它们的组合。
39.第一模制件140可以覆盖位于第一封装基板130上的第一半导体芯片110。在一些实施例中，第一模制件140还可以覆盖框架120。即，第一模制件140还可以覆盖绝缘结构123、接地连接图案120a和信号连接图案120b。第一模制件140还可以填充绝缘结构123与第一半导体芯片110之间的空间。例如，第一模制件140可以包括热固性树脂(例如，环氧树脂)、热塑性树脂(例如，聚酰亚胺)或者其中热固性树脂或热塑性树脂包括硬化剂(例如，无机填料)的树脂(例如，abf、fr-4和bt)。另外，第一模制件140可以包括模制材料(例如，环氧模制化合物(emc))或光敏材料(例如，光可成像密封剂(pie))。
40.翘曲控制层160可以例如直接地位于第一模制件140上。可以通过将翘曲控制层160插入到半导体封装件100中来减小半导体封装件100的翘曲。翘曲控制层160可以包括与第一基板导电图案131和第一基板导电通路132相同的材料。例如，翘曲控制层160可以包括导电材料，例如铜、金、银、镍、钨、铝或它们的组合。翘曲控制层160可以例如通过第一模制件140与接地连接图案120a和信号连接图案120b分开。即，翘曲控制层160可以不与接地连接图案120a直接接触，并且可以不与信号连接图案120b直接接触。
41.例如，沿着垂直于第一主体111的下表面的方向，翘曲控制层160的厚度t可以在大
约5μm至大约15μm的范围内。当翘曲控制层160的厚度t小于大约5μm时，半导体封装件100的翘曲会变得过大。当翘曲控制层160的厚度t大于大约15μm时，半导体封装件100会变得过厚。
42.上绝缘层170可以位于翘曲控制层160上，例如，翘曲控制层160可以位于上绝缘层170和第一模制件140之间。在一些实施例中，上绝缘层170可以包括复合材料。即，上绝缘层170可以包括基质和位于基质中的填料。基质可以包括例如聚合物，并且填料可以包括例如二氧化硅、氧化钛或它们的组合。在一些实施例中，上绝缘层170可以使用堆积膜(例如，abf)来形成。
43.第一开口op1可以穿过上绝缘层170以暴露翘曲控制层160，例如，第一开口op1可以暴露翘曲控制层160的上表面的一部分。从上方看(即，在俯视图中)，第二开口op2可以与第一开口op1交叠，并且第二开口op2可以穿过翘曲控制层160和第一模制件140，以暴露例如接地连接图案120a的顶部。第三开口op3可以穿过上绝缘层170和第一模制件140，以暴露例如信号连接图案120b的顶部。翘曲控制层160可以例如通过第一模制件140和上绝缘层170与第三开口op3分开。即，翘曲控制层160可以不被第三开口op3暴露，第三开口op3可以穿过不包括翘曲控制层160的部分。在翘曲控制层160的上表面中，例如，在俯视图中，第一开口op1的直径d1可以大于第二开口op2的直径。因此，第一开口op1可以暴露例如翘曲控制层160的上表面的一部分。
44.从图1b的俯视图可以看出，从上方看，翘曲控制层160的被第一开口op1暴露的部分可以具有包围第二开口op2的环形形状。从上方看，翘曲控制层160的被第一开口op1暴露的部分的宽度(例如，恒定宽度)w可以在大约5μm至大约15μm的范围内。当暴露部分的宽度w小于大约5μm时，翘曲控制层160与第二接地凸块(参见图5中的280a)之间的接触面积会过度地减小，因此，会难以通过第二接地凸块280a将翘曲控制层160连接到接地连接图案120a。当暴露部分的宽度w大于大约15μm时，第一开口op1的直径d1会过度地增大，因此，半导体封装件100的集成密度会减小。
45.在一些实施例中，半导体封装件100还可以包括位于接地连接图案120a和信号连接图案120b上的润湿焊盘150。润湿焊盘150可以位于第二开口op2的内部(例如，被第二开口op2暴露)并且位于第三开口op3的内部(例如，被第三开口op3暴露)。润湿焊盘150可以包括例如金(au)。
46.图2是根据实施例的半导体封装件100a的截面图。在下文中，将描述在图1a和图1b中示出的半导体封装件100与在图2中示出的半导体封装件100a之间的区别。
47.参照图2，半导体封装件100a可以包括接地连接图案120a-1和信号连接图案120b-1，而不是图1a中的半导体封装件100的接地连接图案120a和信号连接图案120b。接地连接图案120a-1和信号连接图案120b-1均可以一体地形成。在一些实施例中，接地连接图案120a-1和信号连接图案120b-1均可以为导电柱。接地连接图案120a-1和信号连接图案120b-1均可以被第一模制件140包围。接地连接图案120a-1和信号连接图案120b-1均可以与第一模制件140直接接触。在一些实施例中，半导体封装件100a可以为晶片级封装件(wlp)。
48.图3是根据实施例的半导体封装件100b的截面图。在下文中，将描述在图2中示出的半导体封装件100a与在图3中示出的半导体封装件100b之间的区别。
49.参照图3，半导体封装件100b可以包括第一封装基板130-1，而不是在图2中示出的第一封装基板130。第一封装基板130-1可以包括第一基板绝缘层133-1、位于第一基板绝缘层133-1的上表面上的第一基板导电图案131-1、被构造为穿过第一基板绝缘层133-1并且与第一基板导电图案131-1接触的第一基板导电通路132-1以及位于第一基板绝缘层133-1的下表面上的第一基板保护层134-1。第一基板导电通路132-1的上端的直径可以大于其下端的直径。在一些实施例中，第一封装基板130-1可以具有再分布结构。
50.半导体封装件100b还可以包括位于第一半导体芯片110的第一芯片焊盘112与第一封装基板130-1的第一基板导电图案131-1之间的第一芯片凸块190。第一芯片凸块190可以将第一半导体芯片110的第一芯片焊盘112连接到第一封装基板130-1的第一基板导电图案131-1。第一芯片凸块190可以包括导电材料，例如锡、铅、银、铜或它们的组合。
51.图4是根据实施例的半导体封装件100c的截面图。在下文中，将描述在图1a中示出的半导体封装件100与在图4中示出的半导体封装件100c之间的区别。
52.参照图4，半导体封装件100c可以包括多个第一半导体芯片(例如，110-1和110-2)。第一半导体芯片110-1和110-2可以位于第一封装基板130-2上。在一些实施例中，第一半导体芯片110-1和110-2可以包括不同的ic。例如，一个第一半导体芯片110-1可以包括存储芯片，而另一个第一半导体芯片110-2可以包括逻辑芯片。在其他实施例中，第一半导体芯片110-1和110-2可以包括相同的ic。第一半导体芯片110-1和110-2可以通过第一封装基板130-2彼此连接。即，第一封装基板130-2还可以包括被构造为将第一半导体芯片110-1和110-2彼此连接的电路径。
53.图5是根据实施例的半导体封装件200的截面图。
54.参照图5，半导体封装件200可以包括第一子封装件p1和位于第一子封装件p1上的第二子封装件p2。即，半导体封装件200可以是堆叠式封装(pop)类型。第一子封装件p1可以是图1a的半导体封装件100、图2的半导体封装件100a、图3的半导体封装件100b和图4的半导体封装件100c之一。
55.第二子封装件p2可以包括第二封装基板230、第二半导体芯片210-1、第二模制件240、第二接地凸块280a和第二信号凸块280b。第二封装基板230可以包括例如第二基板绝缘层237、位于第二基板绝缘层237的上表面上的上导电图案层235b、位于第二基板绝缘层237的下表面上的下导电图案层235a以及基板导电通路236，基板导电通路236被构造为穿过第二基板绝缘层237、在上导电图案层235b和下导电图案层235a之间延伸并且将上导电图案层235b连接到下导电图案层235a。在一些实施例中，第二封装基板230可以为pcb。
56.第二基板绝缘层237可以包括例如fr-4、四官能团环氧树脂、聚苯醚、环氧/聚苯醚、bt、聚酰胺短纤席材(thermount)、氰酸酯、聚酰亚胺或它们的组合。上导电图案层235b、下导电图案层235a和基板导电通路236可以包括例如导电材料，导电材料包括铜、金、银、镍、钨、铝或它们的组合。
57.第二半导体芯片210-1可以位于第二封装基板230上。第二半导体芯片210-1可以包括第二主体211和位于第二主体211的上表面上的第二芯片焊盘212。第二主体211可以包括基板和ic，并且ic可以位于第二半导体芯片210-1的上表面上。即，第二半导体芯片210-1的有源表面可以为第二半导体芯片210-1的上表面。
58.第二半导体芯片210-1的第二主体211的ic可以与第一半导体芯片110的第一主体
111的ic相同或不同。在一些实施例中，第一子封装件p1的第一半导体芯片110的第一主体111的ic可以包括逻辑电路，而第二子封装件p2的第二半导体芯片210-1的第二主体211的ic可以包括存储电路。更具体地，第一子封装件p1的第一半导体芯片110的第一主体111的ic可以包括应用处理器(ap)电路，而第二子封装件p2的第二半导体芯片210-1的第二主体211的ic可以包括dram电路。
59.第二半导体芯片210-1可以通过引线wr连接到第二封装基板230的上导电图案层235b。在其他实施例中，第二半导体芯片210-1的第二芯片焊盘212可以位于第二半导体芯片210-1的下表面，并且第二半导体芯片210-1的第二主体211的ic可以位于第二半导体芯片210-1的下表面上。即，第二半导体芯片210-1的有源表面可以是第二半导体芯片210-1的下表面。第二半导体芯片210-1可以通过凸块或柱连接到第二封装基板230的上导电图案层235b。
60.在一些实施例中，第二子封装件p2可以包括多个半导体芯片(例如，第一半导体芯片210-1和第二半导体芯片210-2)。第一半导体芯片210-1和第二半导体芯片210-2可以堆叠在第二封装基板230上。
61.第二模制件240可以位于第二封装基板230上并且覆盖第二封装基板230以及第一半导体芯片210-1和第二半导体芯片210-2。第二模制件240可以包括热固性树脂(例如，环氧树脂)、热塑性树脂(例如，聚酰亚胺)或者其中热固性树脂或热塑性树脂包括硬化剂(例如，无机填料)的树脂(更具体地，abf、fr-4和bt)。另外，第二模制件240可以包括模制材料(例如，emc)或光敏材料(例如，pie)。
62.第二接地凸块280a可以位于第二封装基板230的下导电图案层235a上。第二接地凸块280a可以通过第一子封装件p1的第一开口op1和第二开口op2与翘曲控制层160和接地连接图案120a接触。第二接地凸块280a可以与翘曲控制层160的上表面接触。在一些实施例中，第二接地凸块280a可以进一步与翘曲控制层160的通过第二开口op2暴露的侧表面接触。翘曲控制层160可以通过第二接地凸块280a电连接到接地连接图案120a。换言之，翘曲控制层160可以通过第二接地凸块280a接地。即，翘曲控制层160可以是不传输除接地信号之外的信号的虚设层。当翘曲控制层160接地时，可以改善半导体封装件200的信号特性和电特性。而且，因为不形成用于使翘曲控制层160接地的通路，所以可以简化制造半导体封装件200的工艺。第二接地凸块280a可以包括例如导电材料，导电材料包括锡、铅、银、铜或它们的组合。第二接地凸块280a可以使用例如焊料球来形成。
63.第二信号凸块280b可以位于第二封装基板230的下导电图案层235a上。第二信号凸块280b可以通过第一子封装件p1的第三开口op3与信号连接图案120b接触。第二信号凸块280b可以将信号传输到信号连接图案120b或从信号连接图案120b接收信号。因为翘曲控制层160不被第三开口op3暴露，所以第二信号凸块280b可以与翘曲控制层160分开。第二信号凸块280b可以包括例如导电材料，导电材料包括锡、铅、银、铜或它们的组合。第二信号凸块280b可以使用例如焊料球来形成。
64.图6是根据实施例的半导体封装件200a的截面图。在下文中，将描述在图5中示出的半导体封装件200与在图6中示出的半导体封装件200a之间的区别。
65.参照图6，半导体封装件200a可以包括第一子封装件p1和位于第一子封装件p1上的第二子封装件p2-1。第二子封装件p2-1可以包括第二封装基板230、多个第二半导体芯片
(例如，210-1、210-2、210-3和210-4)、第二芯片凸块290、芯片粘合层220、第二模制件240、第二接地凸块280a和第二信号凸块280b。
66.第二半导体芯片210-1、210-2、210-3和210-4可以堆叠在第二封装基板230上。堆叠在第二封装基板230上的第二半导体芯片的数目不限于四个，并且更少或更多第二半导体芯片可以堆叠在第二封装基板230上。
67.第二半导体芯片210-1、210-2、210-3和210-4均可以包括第二主体211、位于第二主体211的下表面上的下芯片焊盘212a、位于第二主体211的上表面上的上芯片焊盘212b以及被构造为穿过第二主体211的贯穿基板通路213。位于最上层的第二半导体芯片210-4可以不包括上芯片焊盘212b和贯穿基板通路213。贯穿基板通路213可以将上芯片焊盘212b连接到下芯片焊盘212a。贯穿基板通路213、上芯片焊盘212b和下芯片焊盘212a可以包括导电材料，例如铜(cu)、铝(al)、银(ag)、钨(w)或它们的组合。
68.第二芯片凸块290可以位于第二半导体芯片210-1、210-2、210-3和210-4中的两个相邻的第二半导体芯片之间。第二半导体芯片210-1、210-2、210-3和210-4可以通过第二芯片凸块290彼此电连接。第二芯片凸块290可以是宽度为几微米(μm)到几百μm的微型凸块。第二芯片凸块290可以包括例如锡(sn)、铟(in)、铋(bi)、锑(sb)、铜(cu)、银(ag)、金(au)、锌(zn)、铅(pb)或它们的组合。
69.在一些实施例中，芯片柱可以进一步位于第二芯片凸块290与下芯片焊盘212a之间。芯片柱可以包括例如镍、铜、钯、铂和金中的至少一种。在一些实施例中，中间层可以进一步形成在芯片柱与第二芯片凸块290之间和/或第二芯片凸块290与上芯片焊盘212b之间。中间层可以包括由包括在第二芯片凸块290中的金属材料与包括在芯片柱中的金属材料的反应或者包括在第二芯片凸块290中的金属材料与包括在上芯片焊盘212b中的金属材料的反应所形成的金属间化合物。
70.芯片粘合层220可以位于第二半导体芯片210-1、210-2、210-3和210-4中的两个相邻的第二半导体芯片之间。芯片粘合层220可以包围第二芯片凸块290并且填充第二半导体芯片210-1、210-2、210-3和210-4中的两个相邻的第二半导体芯片之间的空间。芯片粘合层220可以将第二半导体芯片210-1、210-2、210-3和210-4彼此粘附并且保护第二芯片凸块290。芯片粘合层220可以使用膜类型的粘合剂或糊类型的粘合剂来形成。
71.在一些实施例中，芯片粘合层220可以包括非导电粘合剂，非导电粘合剂包括聚合物树脂。在其他实施例中，芯片粘合层220可以包括各向异性导电粘合剂或各向同性导电粘合剂，各向异性导电粘合剂或各向同性导电粘合剂包括导电颗粒和聚合物树脂。芯片粘合层220的聚合物树脂可以包括例如热固性树脂、热塑性树脂或紫外线(uv)固化树脂。芯片粘合层220可以包括例如环氧树脂、聚氨酯树脂和丙烯酸树脂中的至少一种。芯片粘合层220的导电颗粒可以包括例如镍(ni)、金(au)、银(ag)和铜(cu)中的至少一种。
72.在一些实施例中，第二子封装件p2-1还可以包括位于第二封装基板230与位于最下层的第二半导体芯片210-1之间的内置件(interposer)。
73.图7是根据实施例的半导体封装件200b的截面图。在下文中，将描述在图5中示出的半导体封装件200与在图7中示出的半导体封装件200b之间的区别。
74.参照图7，半导体封装件200b可以包括第一子封装件p1-1和位于第一子封装件p1-1上的第二子封装件p2-1。第二子封装件p2-1可以包括第二封装基板230-1、多个第二半导
体芯片(例如，210-1和210-2)、第二模制件240、第二接地凸块280a和第二信号凸块280b。
75.第二封装基板230-1可以包括第二基板绝缘层233、位于第二基板绝缘层233的下表面上的第二基板导电图案231、被构造为穿过第二基板绝缘层233并与第二基板导电图案231接触的第二基板导电通路232以及覆盖第二基板导电图案231和第二基板绝缘层233的第二基板保护层234。
76.第二基板导电图案231和第二基板导电通路232可以形成电路径。例如，第二基板导电图案231和第二基板导电通路232可以形成被构造为将第二半导体芯片210-1和210-2连接到第二接地凸块280a的电路径、被构造为将第二半导体芯片210-1和210-2连接到第二信号凸块280b的电路径以及被构造为将第二半导体芯片210-1和210-2彼此连接的电路径。
77.第二基板绝缘层233可以包括例如无机绝缘材料、有机绝缘材料或它们的组合。无机绝缘材料可以包括例如氧化硅、氮化硅或它们的组合。有机绝缘材料可以包括例如聚酰亚胺、环氧树脂或它们的组合。第二基板导电图案231和第二基板导电通路232可以包括例如导电材料，导电材料包括铜、金、银、镍、钨、铝或它们的组合。在一些实施例中，第二基板导电图案231和第二基板导电通路232还可以包括阻挡材料，以防止导电材料扩散到第二基板绝缘层233中。阻挡材料可以包括例如钛、钽、氮化钛、氮化钽或它们的组合。
78.第二基板保护层234可以物理地和/或化学地保护第二封装基板230-1免受环境影响。在一些实施例中，第二基板保护层234可以包括复合材料。即，第二基板保护层234可以包括基质和位于基质中的填料。基质可以包括例如聚合物，并且填料可以包括例如二氧化硅、氧化钛或它们的组合。在一些实施例中，第二基板保护层234可以使用堆积膜(例如，abf)来形成。
79.第二封装基板230-1还可以包括位于第二基板保护层234上并且与第二基板导电图案231接触的凸块下金属ubm。第二接地凸块280a和第二信号凸块280b可以位于凸块下金属ubm上。在一些实施例中，凸块下金属ubm可以包括例如粘合层、阻挡层、润湿层和抗氧化层。粘合层可以包括例如铬、钛、镍、钨或它们的组合。阻挡层可以包括例如铬、钨、钛和/或镍。润湿层可以包括例如铜、镍、铂、钯或它们的组合。抗氧化层可以包括金(au)。
80.第二半导体芯片210-1和120-2可以平行地布置在第二封装基板230-1上。第二半导体芯片210-1和120-2可以通过第二封装基板230-1彼此连接。
81.图8a至图8f是根据实施例的制造半导体封装件100(在图1a中)的方法中的各阶段的截面图。
82.参照图8a，可以在框架120中形成孔120h以穿过框架120。框架120的孔120h可以使用例如机械钻孔工艺、激光钻孔工艺、喷砂工艺、干蚀刻工艺和/或湿蚀刻工艺来形成。接下来，可以将第一支撑结构s1粘附到框架120的下表面。第一支撑结构s1可以包括能够固定第一支撑结构s1的任何合适的材料(例如，粘合膜)。粘合膜可以是例如通过使用热处理工艺而使粘合力减弱的热固性粘合膜，或者是通过uv照射工艺而使粘合力减弱的uv固化粘合膜。之后，可以将第一半导体芯片110设置在框架120的孔120h的内部，使得第一半导体芯片110的第一芯片焊盘112面对支撑结构s1，因此，第一半导体芯片110可以例如经由第一芯片焊盘112粘附到第一支撑结构s1。例如，框架120可以包围例如第一半导体芯片110的整个周边。
83.参照图8b，可以形成第一模制件140以覆盖第一半导体芯片110和框架120，例如，
可以在第一半导体芯片110和框架120之间的空间中形成第一模制件140。可以使用任何合适的方法来形成第一模制件140。例如，可以在第一半导体芯片110的上表面和框架120的上表面上层叠密封材料，然后固化，以形成第一模制件140。在另一示例中，可以用液态密封材料涂覆第一支撑结构s1、第一半导体芯片110和框架120，并且可以使液态密封材料固化，以形成第一模制件140。
84.参照图8b和图8c，可以从第一半导体芯片110和框架120去除第一支撑结构s1。接下来，可以在框架120的下表面和第一半导体芯片110的下表面上形成第一封装基板130。例如，可以在框架120的下表面和第一半导体芯片110的下表面上形成第一基板绝缘层133，并且可以在第一基板绝缘层133上形成第一基板导电通路132和第一基板导电图案131。可以在第一基板绝缘层133上形成第一基板保护层134，并且可以在第一基板导电图案131上形成凸块下金属ubm。
85.与参照图8a至图8c描述的不同，在其他实施例中，可以在支撑结构(未示出)上形成第一封装基板130之后将框架120和第一半导体芯片110粘附到第一封装基板130。接下来，可以形成第一模制件140。
86.参照图8d，可以在第一模制件140上形成翘曲控制层160。翘曲控制层160可以使用例如电镀工艺或溅射工艺来形成。例如，如图8d所示，可以去除翘曲控制层160的与信号连接图案120b交叠的部分，以暴露信号连接图案120b上方的第一模制件140。
87.参照图8e，可以在翘曲控制层160上形成上绝缘层170，例如，上绝缘层170可以通过翘曲控制层160接触第一模制件140的位于接地连接图案120a上方的部分。例如，可以将堆积膜粘附到翘曲控制层160，由此形成上绝缘层170。
88.参照图8f，可以形成第一开口op1、第二开口op2和第三开口op3。例如，可以使用激光来形成第一开口op1、第二开口op2和第三开口op3。第一开口op1可以形成为穿过上绝缘层170并暴露翘曲控制层160。第二开口op2可以形成为穿过翘曲控制层160和第一模制件140并暴露接地连接图案120a。第三开口op3可以形成为穿过上绝缘层170和第一模制件140并暴露信号连接图案120b。在一些实施例中，可以顺序地形成第一开口op1、第二开口op2和第三开口op3。
89.接下来，可以在第二开口op2内部的接地连接图案120a上形成润湿焊盘150。而且，可以在第三开口op3内部的信号连接图案120b上形成润湿焊盘150。
90.参照图1a，可以在第一封装基板130的凸块下金属ubm上形成第一接地凸块180a和第一信号凸块180b。例如，通过使焊料球回流，可以形成粘附在第一封装基板130的凸块下金属ubm上的第一接地凸块180a和第一信号凸块180b。因此，可以完成在图1a中示出的半导体封装件100的制造。
91.图9a至图9g是根据实施例的制造半导体封装件100a(在图2中)的方法中的各阶段的截面图。
92.参照图9a，可以将第一半导体芯片110粘附到第一支撑结构s1，使得第一芯片焊盘112面对第一支撑结构s1。
93.参照图9b，可以在第一支撑结构s1上形成第一模制件140以覆盖第一半导体芯片110。
94.参照图9b和图9c，可以从第一模制件140和第一半导体芯片110去除第一支撑结构
s1。可以在第一模制件140中形成接地连接图案120a-1和信号连接图案120b-1。例如，可以在第一模制件140中形成孔并且用导电材料进行填充，由此形成接地连接图案120a-1和信号连接图案120b-1。
95.参照图9d，可以在框架120的下表面和第一半导体芯片110的下表面上形成第一封装基板130。
96.参照图9e，可以在第一模制件140上形成翘曲控制层160。
97.参照图9f，可以在翘曲控制层160上形成上绝缘层170。
98.参照图9g，可以形成第一开口op1、第二开口op2和第三开口op3。接下来，可以在第二开口op2内部的接地连接图案120a-1上形成润湿焊盘150。而且，可以在第三开口op3内部的信号连接图案120b-1上形成润湿焊盘150。
99.参照图2，可以在第一封装基板130的凸块下金属ubm上形成第一接地凸块180a和第一信号凸块180b。因此，可以完成在图2中示出的半导体封装件100a的制造。
100.图10a至图10e是根据实施例的制造半导体封装件(参见图3中的100b)的方法中的各阶段的截面图。
101.参照图10a，可以在第一支撑结构s1上制造第一封装基板130-1。例如，可以在第一支撑结构s1上形成凸块下金属ubm。可以在凸块下金属ubm和第一支撑结构s1上形成第一基板保护层134-1。可以在第一基板保护层134-1上形成第一基板导电通路132-1和第一基板导电图案131-1。可以在第一基板保护层134-1和第一基板导电图案131-1上形成第一基板绝缘层133-1。
102.参照图10b，可以通过使用芯片凸块190将第一半导体芯片110粘附到第一封装基板130-1。而且，可以在第一封装基板130-1上设置接地连接图案120a-1和信号连接图案120b-1。接下来，可以在第一封装基板130-1上形成第一模制件140，以覆盖第一半导体芯片110、接地连接图案120a-1和信号连接图案120b-1。
103.参照图10c，可以在第一模制件140上形成翘曲控制层160。
104.参照图10d，可以在翘曲控制层160上形成上绝缘层170。
105.参照图10e，可以形成第一开口op1、第二开口op2和第三开口op3。接下来，可以在第二开口op2内部的接地连接图案120a-1上形成润湿焊盘150。而且，可以在第三开口op3内部的信号连接图案120b-1上形成润湿焊盘150。接下来，可以从第一封装基板130-1去除第一支撑结构s1。
106.参照图3，可以在第一封装基板130-1的凸块下金属ubm上形成第一接地凸块180a和第一信号凸块180b。因此，可以完成在图3中示出的半导体封装件100b的制造。
107.参照图5，可以使用参照图8a至图8f、图9a至图9g和图10a至图10e描述的方法之一来制备第一子封装件p1。而且，可以制备第二子封装件p2。例如，可以将第二半导体芯片210-1和210-2粘附到第二封装基板230，并且可以形成第二模制件240以覆盖第二封装基板230以及第二半导体芯片210-1和210-2。可以在第二封装基板230上形成第二接地凸块280a和第二信号凸块280b。接下来，可以用助焊剂涂覆第二接地凸块280a和第二信号凸块280b。随后，可以使第二接地凸块280a和第二信号凸块280b回流，使得第二接地凸块280a与翘曲控制层160和接地连接图案120a-1接触，并且使得第二信号凸块280b与信号连接图案120b-1接触。因此，可以完成在图3中示出的半导体封装件200的制造。
108.通过总结和回顾，实施例提供了具有优异的电特性、减小了翘曲并且易于制造的半导体封装件。即，翘曲控制层(例如，虚设铜层)的背面可以通过通孔暴露，并且接地焊料球可以形成为与翘曲控制层的背面和接地焊盘接触。因此，翘曲控制层可以通过接地焊料球连接到接地焊盘，由此有利于在没有通路的情况下进行接地。
109.在本文中已经公开了示例实施例，尽管采用了特定术语，但特定术语只是以一般的和描述性的意义来使用和解释，而不是出于限制目的。在一些情形下，如本领域普通技术人员将清楚的，在提交本技术时，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。