半导体封装装置及其制造方法与流程

1.本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。


背景技术：

2.在扇出型基板(fosub)结构中，重布线层(redistribution layer，rdl)线路和基板(substrate)线路之间存在耦合状况导致线路之中出现信号噪声。上述信号噪声会由重布线层线路传输至基板线路，或者由基板线路传输至重布线层线路，使得线路中的信号受到影响。当整体封装结构运行在低频段时，这种信号噪声带来的影响较小，但当整体封装结构运行在高频段时，这种信号噪声会对信号的质量造成较大影响。
3.因此，有必要提出一种新的技术方案以解决上述至少一个技术问题。


技术实现要素：

4.本公开提供了半导体封装装置及其制造方法。
5.第一方面，本公开提供了一种半导体封装装置，包括：
6.第一线路层；
7.第二线路层，与所述第二线路层通过导通线路电连接；
8.电容器，电连接至所述导通线路。
9.在一些可选的实施方式中，所述电容器位于所述第一线路层和所述第二线路层之间。
10.在一些可选的实施方式中，所述电容器包括至少两个导电层，相邻的所述导电层之间设置有绝缘层。
11.在一些可选的实施方式中，所述电容器具有至少一个突起结构。
12.在一些可选的实施方式中，所述至少两个导电层包括至少两个第一导电层和至少两个第二导电层，所述至少两个第一导电层相互电连接，所述至少两个第二导电层相互电连接。
13.在一些可选的实施方式中，所述电容器的表面设置有介电材，所述介电材上设置有第一导电孔和第二导电孔；
14.每个所述第一导电孔的第一端与所述第一导电层电连接，各所述第一导电孔的第二端位于同一水平面并相互电连接；
15.每个所述第二导电孔的第一端与所述第二导电层电连接，各所述第二导电孔的第二端位于同一水平面并相互电连接。
16.在一些可选的实施方式中，所述第一导电孔的第一端同时接触所述第一导电层和所述绝缘层，所述第二导电孔的第一端同时接触所述第二导电层和所述绝缘层。
17.在一些可选的实施方式中，所述突起结构的水平截面为圆形或者方形。
18.在一些可选的实施方式中，所述导通线路包括第一导电通孔。
19.在一些可选的实施方式中，所述电容器通过第二导电通孔电连接至所述导通线
路。
20.在一些可选的实施方式中，所述电容器的底面位于所述第一线路层上；或者
21.所述电容器的底面位于所述第二线路层上。
22.在一些可选的实施方式中，所述电容器的底面位于所述第一线路层上，所述突起结构的顶部与所述第二线路层通过第三导电通孔电连接。
23.第二方面，本公开提供了一种半导体封装装置的制造方法，包括：
24.形成电容器；
25.将第一线路层、第二线路层和所述电容器接合为整体；
26.在所述第一线路层和所述第二线路层之间形成导通线路，以及将所述电容器电连接至所述导通线路。
27.在一些可选的实施方式中，，所述形成电容器，包括：
28.在载体上交替形成导电层和绝缘层，以得到所述电容器。
29.在一些可选的实施方式中，所述电容器包括至少两个第一导电层和至少两个第二导电层；以及
30.所述形成电容器，还包括：
31.在所述电容器的表面形成介电材；
32.在所述介电材上形成第一导电孔和第二导电孔，其中，每个所述第一导电孔的第一端与所述第一导电层电连接，各所述第一导电孔的第二端位于同一水平面并相互电连接，每个所述第二导电孔的第一端与所述第二导电层电连接，各所述第二导电孔的第二端位于同一水平面并相互电连接。
33.在一些可选的实施方式中，所述电容器形成于所述第二线路层上；以及
34.所述将第一线路层、第二线路层和所述电容器接合为整体，包括：将所述第二线路层连同所述电容器与所述第一线路层接合；或者
35.所述电容器单独形成；以及
36.所述将第一线路层、第二线路层和所述电容器接合为整体，包括：先将所述电容器与所述第一线路层接合，再将所述第二线路层与所述电容器接合。
37.在一些可选的实施方式中，所述在所述第一线路层和所述第二线路层之间形成导通线路，以及将所述电容器电连接至所述导通线路，包括：
38.在所述第二线路层、所述电容器和所述第一线路层上形成第一导电通孔，以将所述第一线路层和所述第二线路层电连接并得到所述导通线路；
39.在所述第二线路层和所述电容器上形成第二导电通孔，以将所述电容器电连接至所述导通线路。
40.在本公开提供的半导体封装装置及其制造方法中，通过在第一线路层和第二线路层之间的线路中设置电容器，利用该电容器作为去耦元件，能够消除第一线路层线路和第二线路层线路之间的耦合现象，进而消除因耦合造成的信号噪声，避免第一线路层线路和重布线线路在高频时相互干扰，有利于提高半导体封装装置中信号传输的品质，从而提高电子设备的性能。
附图说明
41.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
42.图1是现有技术中半导体封装装置的示意图；
43.图2
‑
图10是根据本发明实施例的半导体封装装置的第一示意图至第九示意图；
44.图11
‑
图14是根据本发明实施例的半导体封装装置的制造方法的示意图。
45.符号说明：
46.11、第一线路结构；12、第二线路结构；13、导电结构；100、第一线路层；200、第二线路层；300、电容器；310、第一导电层；320、第二导电层；330、绝缘层；340、第一导电孔；350、第二导电孔；360、介电材；370、突起结构；390、连接线；400、粘合层；510、第一导电通孔；520、第二导电通孔；530、第三导电通孔；910、载体；920、光刻胶；930、开孔；940、种子层；950、贯孔。
具体实施方式
47.下面结合附图和实施例对说明本发明的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本发明所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
48.需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
49.还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
50.另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
51.图1是现有技术中半导体封装装置的示意图。如图1所示，现有的半导体封装装置包括第一线路结构11和第二线路结构12，二者通过导电结构13电连接。第一线路结构11例如是基板，第二线路结构12例如是重布线层。在该半导体封装装置中，第一线路结构11和第二线路结构12之间存在耦合现象。当整体封装结构运行在高频段时，该耦合现象会导致线路中出现信号噪声，进而对信号的品质造成较大影响。
52.图2
‑
图10是根据本发明实施例的半导体封装装置的第一示意图至第九示意图。
53.如图2所示，本实施例中的半导体封装装置包括第一线路层100、第二线路层200和电容器300。
54.在本实施例中，第一线路层100和第二线路层200通过导通线路电连接，该导通线路包括第一导电通孔510。电容器300通过第二导电通孔520与第二线路层200电连接，从而
电容器300电连接至第一线路层100和第二线路层200之间的导通线路。第一线路层100例如是基板，第二线路层200例如是重布线层。
55.在本实施例中，第一线路层100和第二线路层200大致相互平行，电容器300位于第一线路层100和第二线路层200之间。其中，第一线路层100和第二线路层200通过粘合层400连接，电容器300部分嵌入粘合层400内。
56.在本实施例中，电容器300以内埋方式设置在半导体封装装置中。如此，有利于减小半导体封装装置的尺寸。
57.图3示出了本实施例中电容器300的具体结构。如图3所示，电容器300包括至少两个导电层，至少两个导电层包括至少两个第一导电层310和至少两个第二导电层320，至少两个第一导电层310相互电连接，至少两个第二导电层320相互电连接。第一导电层310可以作为电容器300的正极，第二导电层320可以作为电容器300的负极(反之亦可)。相邻的导电层(例如第一导电层310和与其邻近的第二导电层320)之间设置有绝缘层330。
58.在本实施例中，电容器300为多层结构，有利于增大电容器300的电容量。
59.在本实施例中，电容器300具有至少一个突起结构370。通过设置突起结构370，有利于增大电容器300的体积，从而进一步增大电容器300的电容量。
60.在本实施例中，突起结构370的水平截面可以采用多种形状。如图4所示，突起结构370的水平截面为圆形，水平截面的直径在竖直方向逐渐变化，整体外形为圆台状。如图8所示，突起结构370的水平截面为方形，整体外形可以是棱柱或者梯台等。
61.在本实施例中，电容器300的表面设置有介电材360，介电材360上设置有第一导电孔340和第二导电孔350。每个第一导电孔340的第一端与第一导电层310电连接，各第一导电孔340的第二端位于同一水平面并相互电连接。每个第二导电孔350的第一端与第二导电层320电连接，各第二导电孔350的第二端位于同一水平面并相互电连接。
62.在本实施例中，第一导电孔340的第一端同时接触第一导电层310和绝缘层330，第二导电孔350的第一端同时接触第二导电层320和绝缘层330。
63.在本实施例中，通过第一导电孔340和第二导电孔350可以将位于不同水平面的导电层导通至同一水平面，有利于使电容器300的对外连接更为方便。除了上述方式外，还可以如图10所示，通过连接线390将位于不同水平面的导电层导通至同一水平面。
64.在本实施例中，多个第一导电孔340和多个第二导电孔350可以按照行列形式排布，以便增加电容器300的对外连接点的数量。如图4所示，多个第一导电通孔510排成列并相互电连接，多个第二导电孔350排成列并相互电连接。如图7所示，多个第一导电孔340连通为一沟槽，类似地，多个第二导电孔350连通为一沟槽。
65.在本实施例中，电容器300的底面可以位于第二线路层200上(如图5上部所示)，也可以位于第一线路层100上(如图5下部所示)。
66.在本实施例中，如图6所示，电容器300的底面可以位于第一线路层100上，突起结构370的顶部可以与第二线路层200通过第三导电通孔530电连接。
67.在本实施例中，如图3所示，第一导电孔340和第二导电孔350可以与突起结构370位于同一侧。如图9所示，第一导电孔340和第二导电孔350可以与突起结构370位于相反的两侧。
68.在本实施例的半导体封装装置中，通过在第一线路层100和第二线路层200之间的
线路中设置电容器300，利用该电容器300作为去耦元件，能够消除第一线路层100线路和第二线路层200线路之间的耦合现象，进而消除因耦合造成的信号噪声，避免第一线路层100线路和第二线路层200在高频时相互干扰，有利于提高半导体封装装置中信号传输的品质，从而提高电子设备的性能。
69.本实施例还提供一种半导体封装装置的制造方法。如图11
‑
14所示，该方法包括以下步骤：
70.第一步，形成电容器300。
71.如图11所示，可以先通过物理气相沉积(physical vapour deposition，pvd)方式在载体910上形成第一导电层310，再在第一导电层310上设置光刻胶920并形成光刻图案，接下来通过电镀(plating)方式形成突起结构370。去除光刻胶920后，在第一导电层310上形成绝缘层330，并在绝缘层330上形成第二导电层320。
72.通过重复上述步骤，可以得到图12中最上方所示的结构。在此基础上，可以在各层上形成阶梯结构，并在电容器300的表面设置介电材360。之后，在介电材360上设置开孔930并在介电材360的表面形成种子层940，再通过电镀方式形成第一导电孔340和第二导电孔350。其中，每个第一导电孔340的第一端与第一导电层310电连接，各第一导电孔340的第二端位于同一水平面并相互电连接，每个第二导电孔350的第一端与第二导电层320电连接，各第二导电孔350的第二端位于同一水平面并相互电连接。
73.第二步，将第一线路层100、第二线路层200和电容器300接合为整体。
74.在第一种情形中，电容器300单独形成，此时可以先将电容器300与第一线路层100通过粘合层400连接，再将第二线路层200与电容器300连接，得到如图13最上部所示的结构。
75.在第二种情形中，电容器300形成于第二线路层200上(如图14所示)，此时将第二线路层200连同电容器300整体与第一线路层100接合，得到如图13最上部所示的结构。
76.第三步，在第一线路层100和第二线路层200之间形成导通线路，以及将电容器300电连接至导通线路。
77.如图13所示，可以先通过激光(laser)钻孔等方式，在第二线路层200和粘合层400上形成贯孔950，再通过电镀等方式，形成第一导电通孔510和第二导电通孔520。其中，第一导电通孔510将第一线路层100和第二线路层200电连接并得到导通线路，第二导电通孔520将电容器300电连接至导通线路。
78.本实施例中半导体封装装置的制造方法能够实现前文描述的半导体封装装置的技术效果，这里不再赘述。
79.尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分
或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。