一种低漏电SiC肖特基二极管及其制作方法与流程

一种低漏电sic肖特基二极管及其制作方法
技术领域
1.本发明属于功率器件制作工艺技术领域，具体涉及一种低漏电sic肖特基二极管及其制作方法。


背景技术：

2.sic作为新兴第三代宽禁带半导体材料的代表，相比硅等传统半导体材料具有更工作大的禁带宽度、更高的温度、更好的抗辐射性能、更高的工作频率、更大的临界击穿场强、机械强度高、化学性质稳定、散热性能好等诸多优势，是制备高压、高频、高功率、大电流“三高一大”功率器件的理想材料。
3.sic肖特基二极管具有导通电压低，开关速度快，反向恢复电流小的特点，但较sic pn结二极管而言，sic肖特基二极管的反向漏电流大，肖特基接触电极的边缘容易出现漏电问题，反向阻断消耗较大，降低电路的效率。


技术实现要素：

4.为了解决现有技术中存在的问题，本发明提供一种低漏电sic肖特基二极管及其制作方法，目的在于减少sic肖特基二极管的反向漏电流，降低反向阻断损耗，提高电路效率。
5.为实现上述目的，本发明提供如下技术方案：
6.一种低漏电sic肖特基二极管的制作方法，包括以下步骤：
7.对位于碳化硅晶圆正面n+衬底上的碳化硅外延层进行光刻胶涂覆，在光刻区域进行碳化硅刻蚀，显影出刻蚀区域，光刻出具有预设深度的对版标记；
8.在碳化硅外延层的表面淀积氧化层，通过光刻刻蚀形成保护环和划片道，划片道与对版标记位置相邻，在保护环和划片道内进行p型离子注入，形成p型掺杂区，再高温退火；
9.在保护环和划片道内淀积场氧化层，并通过光刻对划片道氧化层进行腐蚀保留；
10.在碳化硅晶圆背面进行欧姆接触金属的蒸发，通过退火完成欧姆接触电极；
11.在碳化硅晶圆正面进行肖特基接触金属蒸发，通过退火完成肖特基接触电极；
12.在碳化硅晶圆正面淀积或涂覆钝化层，覆盖肖特基接触电极与场氧化层接触的边缘；
13.在碳化硅晶圆背面进行电极金属蒸发，低漏电碳化硅肖特基二极管制作完成。
14.优选地，所述对版标记的深度范围是50nm～1μm。
15.优选地，所述刻蚀区域采用c4f8和sf6交替刻蚀的方式进行刻蚀，c4f8刻蚀时的流量为200～2000sccm，所述sf6刻蚀时的流量为100～500sccm，总刻蚀时间为2min
‑
60min，刻蚀预设深度为50nm～1μm。
16.优选地，所述氧化层的淀积厚度为1500nm～3000nm。
17.优选地，所述p型离子的注入深度为0.1μm～1μm。
18.优选地，所述高温退火的温度为1650℃～1800℃，退火时间为2min～60min。
19.优选地，所述场氧化层的淀积厚度为300nm～1700nm，所述划片道氧化层的保留厚度为10nm～1000nm。
20.优选地，所述欧姆接触金属的类型为ti和ni金属中的一种或多种组合；所述肖特基接触金属的类型为al、ti、ni、w和pt金属中的一种或多种组合。
21.优选地，所述钝化层的类型为聚酰亚胺、sio2或sin中的一种或多种的组合，厚度为100nm～5000nm。
22.优选地，一种由上述制作方法制成的低漏电sic肖特基二极管。
23.与现有技术相比，本发明具有以下有益效果：
24.本发明提供一种低漏电sic肖特基二极管及其制造方法，通过在外延芯片碳化硅外延层的表面淀积一定厚度的氧化层，经过光刻刻蚀形成保护环和划片道，并注入p型离子，然后再次淀积场氧化层，通过控制划片道氧化层的工艺状态，对划片道氧化层进行一定厚度的腐蚀保留，减小划片道部位由于清洗或沾污等原因，在芯片施加反向偏压时造成的漏电流大的问题，提高sic器件的可靠性和良率；并在碳化硅晶圆正面的肖特基接触电极边缘淀积或涂覆钝化层，从而控制肖特基接触电极的形成条件，减小由于边缘引起的漏电问题，达到降低反向阻断损耗，提高电路效率的效果。
25.本发明的制造方法理论简单易于理解，不同的工艺技术人员可以根据不同的设备及工艺条件进行调整，遵循此方法均可以得到满足工艺要求的结果，适用范围广泛。
附图说明
26.图1是本发明提供的低漏电sic肖特基二极管的制造方法的流程步骤图。
27.图中，碳化硅外延层1，对版标记2，氧化层3，保护环4，划片道5，p型掺杂区6，场氧化层7，划片道氧化层8，欧姆接触金属电极9，肖特基接触金属电极10，钝化层11，电极金属12。
具体实施方式
28.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述；以下实施例仅仅是本发明一部分的实施例，而不是全部的实施例，不是用来限制本发明的范围。
29.如图1所示，本发明提供一种低漏电sic肖特基二极管的制作方法，包括以下步骤：
30.步骤1，对位于碳化硅晶圆正面n+衬底上的碳化硅外延层1进行光刻胶涂覆，采用感应耦合等离子刻蚀机，对光刻胶涂覆的碳化硅外延层1的表面进行碳化硅刻蚀，显影出刻蚀区域，在刻蚀区域采用c4f8和sf6交替刻蚀的方式光刻出对版标记2，对版标记2用于光刻图形之间的对准；
31.其中，c4f8刻蚀时的流量为200～2000sccm，sf6刻蚀时的流量为100～500sccm，总刻蚀时间为2min
‑
60min，刻蚀预设深度为50nm～1μm；
32.步骤2，在碳化硅外延层1的表面淀积具有一定厚度的sio2氧化层3，其中，氧化层3的淀积厚度为1500nm～3000nm，该氧化层3覆盖在外延芯片的表面，对外延芯片起到一定保护作用，对半导体外延芯片进行器件间台面隔离；
33.步骤3，光刻图形后通过刻蚀的方法形成保护环4和划片道5，sic芯片表面采用划片道5进行分隔；
34.步骤4，在保护环4和划片道5内进行p型离子注入，形成p型掺杂区6，然后高温退火，由于衬底为n型，采用p型注入掺杂可以形成pn结，减小漏电；
35.其中，p型离子的注入深度为0.1μm～1μm，高温退火的温度为1650℃～1800℃，退火时间为2min～60min；
36.步骤5，在注入了p型离子的保护环4和划片道5内淀积具有一定厚度的场氧化层7，其中，场氧化层7的淀积厚度为300nm～1700nm，再次覆盖注入了p型离子的外延芯片表面，减少sic肖特基二极管的漏电问题，对外延芯片起到一定保护作用，对半导体外延芯片进行器件间台面隔离；
37.步骤6，通过光刻腐蚀的方法对划片道氧化层8进行一定厚度的腐蚀保留，其中，划片道氧化层8的保留厚度为10nm～1000nm，通过保留不同厚度的划片道氧化层8对划片道5进行保护，减小划片道5部位由于清洗或沾污等原因，在芯片施加反向偏压时造成的漏电流大等问题，可以提高sic器件的可靠性和良率；
38.步骤7，在碳化硅晶圆背面进行欧姆接触金属的蒸发，通过退火完成欧姆接触电极9，其中，欧姆接触金属可以采用ti和ni金属中的一种或多种组合；
39.步骤8，在碳化硅晶圆正面进行肖特基接触金属蒸发，通过退火完成肖特基接触电极10，其中肖特基接触金属可以采用al、ti、ni、w和pt金属中的一种或多种组合；
40.步骤9，在碳化硅晶圆正面淀积或涂覆钝化层11，覆盖肖特基接触电极10与场氧化层7接触的边缘，其中，钝化层11的类型可以采用聚酰亚胺、sio2或sin中的一种或多种的组合，钝化层11的厚度为100nm～5000nm，通过控制肖特基接触电极10的形成条件，将肖特基接触边缘通过氧化层保护，减小由于边缘引起的漏电问题；
41.步骤10，在碳化硅晶圆背面进行电极金属12蒸发，低漏电碳化硅肖特基二极管的制造完成。
42.实施例1
43.此实施例是依照本发明提供的低漏电sic肖特基二极管的制作方法进行制备，包括以下步骤：
44.步骤21：提供一个外延芯片，外延芯片在n+衬底上，在该外延芯片上结成碳化硅外延层，对此外延层进行光刻胶涂覆，采用感应耦合等离子刻蚀机，对此外延层采用c4f8和sf6交替刻蚀的方式进行刻蚀，并光刻出对版标记，c4f8刻蚀时的流量为200sccm，sf6刻蚀时的流量为100sccm，刻蚀时间为60min，刻蚀完成得到刻蚀深度为50nm的对版标记；；
45.步骤22，在碳化硅外延层的表面淀积sio2氧化层，其中，氧化层的淀积厚度为1500nm；
46.步骤23，在氧化层表面进行光刻形成图形化的保护环和划片道；
47.步骤24，在保护环和划片道内进行p型离子注入，其注入深度为0.1μm，形成p型掺杂区，然后高温退火，高温退火的温度为1650℃，退火时间为60min；
48.步骤25，在注入了p型离子的碳化硅外延层的表面淀积场氧化层，其中，场氧化层的淀积厚度为300nm；
49.步骤26，通过光刻腐蚀的方法对划片道氧化层进行腐蚀保留，其中，划片道氧化层
的保留厚度为10nm；
50.步骤27，在碳化硅晶圆背面进行ti/ni金属的蒸发，通过退火完成欧姆接触电极；
51.步骤28，在碳化硅晶圆正面进行al/ti/ni/w/pt金属蒸发，通过退火完成肖特基接触电极；
52.步骤29，在碳化硅晶圆正面淀积或涂覆sio2钝化层，覆盖部分肖特基接触电极与部分外延芯片表面，其中，钝化层的厚度为100nm；
53.步骤210，在碳化硅晶圆背面进行电极金属蒸发，沉积cr/al/ti/au合金，制成低漏电的碳化硅肖特基二极管。
54.实施例2
55.此实施例是依照本发明提供的低漏电sic肖特基二极管的制作方法进行制备，包括以下步骤：
56.步骤31：提供一个外延芯片，外延芯片在n+衬底上，在该外延芯片上结成碳化硅外延层，对此外延层进行光刻胶涂覆，采用感应耦合等离子刻蚀机，对此外延层采用c4f8和sf6交替刻蚀的方式进行刻蚀，并光刻出对版标记，刻蚀时间为2min，c4f8刻蚀时的流量为2000sccm，sf6刻蚀时的流量为500sccm，刻蚀完成得到刻蚀深度为1μm的对版标记；
57.步骤32，在碳化硅外延层的表面淀积sio2氧化层，其中，氧化层的淀积厚度为3000nm；
58.步骤33，在氧化层表面进行光刻形成图形化的保护环和划片道；
59.步骤34，在保护环和划片道内进行p型离子注入，其注入深度为1μm，形成p型掺杂区，然后高温退火，高温退火的温度为1800℃，退火时间为2min；
60.步骤35，在注入了p型离子的碳化硅外延层的表面淀积场氧化层，其中，场氧化层的淀积厚度为1700nm；
61.步骤36，通过光刻腐蚀的方法对划片道氧化层进行腐蚀保留，其中，划片道氧化层的保留厚度为1000nm；
62.步骤37，在碳化硅晶圆背面进行ti/ni金属的蒸发，通过退火完成欧姆接触电极；
63.步骤38，在碳化硅晶圆正面进行al/ti/ni/w/pt金属蒸发，通过退火完成肖特基接触电极；
64.步骤39，在碳化硅晶圆正面淀积或涂覆聚酰亚胺钝化层，覆盖部分肖特基接触电极与部分外延芯片表面，其中，钝化层的厚度为5000nm；
65.步骤310，在碳化硅晶圆背面进行电极金属蒸发，沉积cr/al/ti/au合金，制成低漏电的碳化硅肖特基二极管。
66.实施例3
67.此实施例是依照本发明提供的低漏电sic肖特基二极管的制作方法进行制备，包括以下步骤：
68.步骤41：提供一个外延芯片，外延芯片在n+衬底上，在该外延芯片上结成碳化硅外延层，对此外延层进行光刻胶涂覆，采用感应耦合等离子刻蚀机，对此外延层采用c4f8和sf6交替刻蚀的方式进行刻蚀，并光刻出对版标记，刻蚀时间为30min，c4f8刻蚀时的流量为1000sccm，sf6刻蚀时的流量为300sccm，刻蚀完成得到刻蚀深度为500nm的对版标记；
69.步骤42，在碳化硅外延层的表面淀积sio2氧化层，其中，氧化层的淀积厚度为
2000nm；
70.步骤43，在氧化层表面进行光刻形成图形化的保护环和划片道；
71.步骤44，在保护环和划片道内进行p型离子注入，其注入深度为500nm，形成p型掺杂区，然后高温退火，高温退火的温度为1700℃，退火时间为30min；
72.步骤45，在注入了p型离子的碳化硅外延层的表面淀积场氧化层，其中，场氧化层的淀积厚度为1000nm；
73.步骤46，通过光刻腐蚀的方法对划片道氧化层进行腐蚀保留，其中，划片道氧化层的保留厚度为500nm；
74.步骤47，在碳化硅晶圆背面进行ti/ni金属的蒸发，通过退火完成欧姆接触电极；
75.步骤48，在碳化硅晶圆正面进行al/ti/ni/w/pt金属蒸发，通过退火完成肖特基接触电极；
76.步骤49，在碳化硅晶圆正面淀积或涂覆sin钝化层，覆盖部分肖特基接触电极与部分外延芯片表面，其中，钝化层的厚度为3000nm；
77.步骤410，在碳化硅晶圆背面进行电极金属蒸发，沉积cr/al/ti/au合金，制成低漏电的碳化硅肖特基二极管。