半导体元件、制造与其设计方法与流程

1.本揭露的实施方式是关于一种半导体元件、制造与其设计方法。


背景技术：

2.随着技术节点持续缩减，互连结构的布线变得更加困难。三维集成电路(3dic)包含在垂直方向上堆叠元件及将元件电性连接在一起，例如使用硅穿孔(tsv)。在三维集成电路结构中，形成元件于基材的一侧。三维集成电路减少在平面方向上的集成电路的面积。
3.在另一方法中，形成互连结构，例如布线线路及电源线路于基材的一侧上，且连接基材的相对侧上的元件，例如使用硅穿孔。相对于元件的基材的一侧上的互连结构增加了布线的可用面积，这增加了布线选择及减少在平面方向上的集成电路的面积。


技术实现要素：

4.此描述的一态样是关于一种半导体元件。此半导体元件包含基材及位于基材的第一侧上的第一主动区。此半导体元件还包含围绕第一主动区的第一部分的第一栅极结构。半导体元件还包含位于基材的第二侧上的第二主动区，其中第二侧相对于第一侧。此半导体元件还包含围绕第二主动区的第一部分的第二栅极结构。此半导体元件还包含延伸穿过基材的栅极介层窗，其中栅极介层窗直接连接第一栅极结构，且栅极介层窗直接连接第二栅极结构。
5.此描述的一态样是关于一种半导体元件的制造方法。此方法包含形成第一主动区于基材的第一侧上。此方法还包含形成第一源极/漏极(s/d)电极围绕第一主动区的第一部分。此方法还包含形成源极/漏极连接介层窗延伸穿过基材。此方法还包含将基材翻转。此方法还包含形成第二主动区于基材的第二侧上，其中基材的第二侧相对于基材的第一侧。此方法还包含形成第二源极/漏极电极围绕第二主动区的第一部分，其中源极/漏极连接介层窗直接连接第一源极/漏极电极及第二源极/漏极电极二者。
6.此描述的一态样是关于一种半导体元件的设计方法。此方法包含接收元件的布局，其中元件设计以将形成于基材的单一侧上，且布局包含多个布线轨道。此方法还包含沿第一方向切开布局，其中第一方向平行于多个布线轨道或垂直于多个布线轨道。此方法还包含基于切开的位置将切开的布局分成第一单元及第二单元，其中第一单元包含第一栅极结构，第二单元包含第二栅极结构。此方法还包含将栅极介层窗插入第一单元或第二单元中，其中将栅极介层窗置于适当的位置以直接连接第一栅极结构及直接连接第二栅极结构。
附图说明
7.下列详细的描述配合附图阅读可使本揭露的态样获得最佳的理解。需注意的是，依照业界的标准实务，许多特征并未按比例绘示。事实上，可任意增加或减少各特征的尺寸，以使讨论清楚。
8.图1是绘示依照一些实施方式的双面场效晶体管的剖面视图；
9.图2是绘示依照一些实施方式的双面场效晶体管的剖面视图；
10.图3是绘示依照一些实施方式的制造双面场效晶体管的方法的流程图；
11.图4是绘示依照一些实施方式的双面场效晶体管结构在制造的多个阶段的一系列剖面视图；
12.图5a是绘示依照一些实施方式的双面场效晶体管结构的上视图；
13.图5b是绘示依照一些实施方式的图5a的双面场效晶体管结构沿线b-b’所取的剖面视图；
14.图5c是绘示依照一些实施方式的图5a的双面场效晶体管结构沿线c-c’所取的剖面视图；
15.图6a是绘示依照一些实施方式的将场效晶体管结构的布局转换成双面场效晶体管的布局的方法的示意流程图；
16.图6b是绘示依照一些实施方式的转换成双面场效晶体管结构的场效晶体管的等角视图；
17.图7a是绘示依照一些实施方式的将场效晶体管结构的布局转换成双面场效晶体管结构的布局的方法的示意流程图；
18.图7b是绘示依照一些实施方式的转换成双面场效晶体管结构的场效晶体管结构的等角视图；
19.图7c至图7e是绘示依照一些实施方式的图7b中的双面场效晶体管结构的一部分的等角视图；
20.图8是绘示依照一些实施方式的将场效晶体管结构的布局中的相邻单元转换成双面场效晶体管的布局的视图；
21.图9是绘示依照一些实施方式的双面场效晶体管的布局的视图；
22.图10是绘示依照一些实施方式的双面场效晶体管的布局的视图；
23.图11是绘示依照一些实施方式的双面场效晶体管的布局的视图；
24.图12是绘示依照一些实施方式的双面场效晶体管的布局的视图；
25.图13是绘示依照一些实施方式的双面场效晶体管的布局的视图；
26.图14是绘示依照一些实施方式的集成电路(ic)制造系统及与其有关的集成电路制造流程的方块图；
27.图15是绘示依照一些实施方式的电子设计自动化(eda)系统的方块图。
28.【符号说明】
29.100:双面场效晶体管
30.110:基材
31.120:第一单元
32.130:第二单元
33.200:双面场效晶体管
34.210:基材
35.212:源极/漏极连接介层窗
36.214:栅极介层窗
37.220:第一单元
38.230:第二单元
39.242:第一主动区
40.244:第二主动区
41.250:第一栅极接触
42.252:第一介层窗
43.254:第一导线
44.260:第一源极/漏极接触
45.262:第二介层窗
46.264:第二导线
47.270:第二栅极接触
48.272:第三介层窗
49.274:第三导线
50.280:第二源极/漏极接触
51.282:第四介层窗
52.284:第四导线
53.300:方法
54.305:操作
55.310:操作
56.315:操作
57.320:操作
58.325:操作
59.400:双面场效晶体管结构
60.402:第一生产轨道
61.404:第二生产轨道
62.500:双面场效晶体管
63.510:基材
64.512:源极/漏极连接介层窗
65.514:栅极介层窗
66.515:第一主动区、主动区
67.515’:第二主动区
68.520:第一源极/漏极电极
69.520’:第二源极/漏极电极
70.530:第一栅极结构、栅极结构
71.530’:第二栅极结构、栅极结构
72.540:第一介层窗
73.545:第二介层窗
74.545’:第三介层窗
75.550:第一电轨
76.550’:第二电轨
77.555a:第一导线
78.555a’:第三导线
79.555b:第二导线
80.555b’:第四导线
81.560:第一介层窗
82.560’:第二介层窗
83.600:方法
84.605:场效晶体管布局
85.606:布线轨道
86.608a:第一源极/漏极电极
87.608b:第二源极/漏极电极
88.608c:第三源极/漏极电极
89.608d:第四源极/漏极电极
90.609a:第一栅极结构
91.609b:第二栅极结构
92.610:基材
93.615:纵切线
94.620:第一单元
95.630:第二单元
96.700:方法
97.705:场效晶体管布局
98.706:布线轨道
99.708a:第一源极/漏极电极
100.708a’:第一部分
101.708a”:第二部分
102.708b:第二源极/漏极电极
103.708c:第三源极/漏极电极
104.709:栅极结构
105.709’:第一部分
106.709”:第二部分
107.710:基材
108.712:源极/漏极连接介层窗
109.714:栅极介层窗
110.715:横切线
111.720:第一单元
112.730:第二单元
113.800a:场效晶体管结构
114.800b:双面场效晶体管结构
115.802:单元边界
116.802’:单元边界
117.810:基材
118.820:第一单元
119.830:第二单元
120.840:第一导线
121.845:电轨
122.845a:第一电轨
123.845b:第二电轨
124.850:第二导线
125.900:双面场效晶体管结构、双面场效晶体管
126.902:单元边界
127.910:基材
128.920:第一单元
129.930:第二单元
130.930a:第一导线
131.930b:第二导线
132.940a:第一屏蔽线
133.940b:第二屏蔽线
134.950a:第一共用电轨
135.950b:第二共用电轨
136.1000:双面场效晶体管结构、双面场效晶体管
137.1002:单元边界
138.1010:基材
139.1020:第一单元
140.1030:第二单元
141.1030a:第一导线
142.1030b:第二导线
143.1050a:第一电轨
144.1050b:第二电轨
145.1100:双面场效晶体管结构、双面场效晶体管
146.1106:布线轨道
147.1112:源极/漏极连接介层窗
148.1114:栅极介层窗
149.1115a:第一主动区
150.1115a’:第三主动区
151.1115b:第二主动区
152.1115b’:第四主动区
153.1120:第一单元
154.1122:第一源极/漏极电极
155.1122’:第二源极/漏极电极
156.1130:第二单元
157.1132a:第一栅极结构
158.1132a’:第三栅极结构
159.1132b:第二栅极结构
160.1132b’:第四栅极结构
161.1140:连接器
162.1200:双面场效晶体管结构、双面场效晶体管
163.1206:布线轨道
164.1212:源极/漏极连接介层窗
165.1214:栅极介层窗
166.1215a:第一主动区
167.1215a’:第三主动区
168.1215b:第二主动区
169.1215b’:第四主动区
170.1220:第一单元
171.1222:第一源极/漏极电极
172.1222’:第二源极/漏极电极
173.1230:第二单元
174.1232a:第一栅极结构
175.1232a’:第三栅极结构
176.1232b:第二栅极结构
177.1232b’:第四栅极结构
178.1240:连接器
179.1300:双面场效晶体管结构
180.1306:布线轨道
181.1312:源极/漏极连接介层窗
182.1314:栅极介层窗
183.1315a:第一主动区
184.1315a’:第三主动区
185.1315b:第二主动区
186.1315b’:第四主动区
187.1320:第一单元
188.1322:第一源极/漏极电极
189.1322’:第二源极/漏极电极
190.1330:第二单元
191.1332a:第一栅极结构
192.1332a’:第三栅极结构
193.1332b:第二栅极结构
194.1332b’:第四栅极结构
195.1340:连接器
196.1400:集成电路制造系统
197.1422:集成电路设计布局图、设计布局图
198.1430:光罩公司
199.1432:光罩数据准备
200.1444:光罩制造
201.1445:光罩
202.1450:集成电路制造商/制造业
203.1452:制造工具
204.1453:半导体晶圆
205.1460:集成电路元件
206.1500:电子设计自动化系统
207.1504:非暂态计算机可读取储存媒体、计算机可读取储存媒体、储存媒体
208.1506:计算机程序码
209.1507:单元库
210.1508:总线
211.1510:输入/输出接口
212.1512:网络接口
213.1514:网络
214.1542:使用者界面
215.b-b’:线
216.c-c’:线
217.d1:第一尺寸
218.d2:第二尺寸
219.d3:第三尺寸
220.d4:第四尺寸
221.d5:第五尺寸
222.d6:第六尺寸
223.d7:第七尺寸
具体实施方式
224.以下揭露提供许多不同实施方式或例子，以实施所提供的标的的不同特征。以下描述组件、数值、操作、材料、排列、或类似者的特定例子以简化本揭露。这些当然仅为例子，而非作为限制。考虑其他组件、数值、操作、材料、排列、或类似者。举例而言，在描述中，形成第一特征于第二特征之上的制程可包含第一特征与第二特征以直接接触形成的实施方式，亦可包含额外特征形成于第一特征与第二特征之间，而使得第一特征和第二特征可非直接接触的实施方式。除此之外，本揭露可在多个例子中重复参考符号及/或字母。此重复为简
明与清楚的目的，并非在本质上规定所讨论的多个实施方式及/或配置之间的关系。
225.此外，可在此使用空间关系的用语，例如“下方(beneath)”、“在
…
之下(below)”、“低于(lower)”、“在
…
之上(above)”、“高于(upper)”、以及相似用语，以简明描述如附图所绘示的一元件或特征与另一(另一些)元件或特征的关系的叙述。这些空间关系的用语，除了在图中所描绘的方向外，意欲包含元件在使用上或操作时的不同方向。设备可以其他方式定向(旋转90度或其他方向)，而本文使用的空间关系描述词也可依此解读。
226.随着技术节点持续缩减，单独的三维集成电路(3dic)、鳍式场效晶体管(finfet)、栅极全环绕(gaa)晶体管、以及背侧布线结构无法满足减少的元件面积的需求。双面场效晶体管(amphi-fet)可用来改善互连结构的布线选择，这允许进一步的元件尺寸减缩。双面晶体管包含形成于基材的二侧上的主动元件。相较之下，三维集成电路包含形成于个别基材上的二元件；接着再将个别基材结合在一起。双面场效晶体管中的改善的布线选择意味着可减少或避免为了容纳元件中的元件之间的连接的非必要的元件尺寸增加。
227.使用延伸穿过基材的导电元件，来电性连接双面场效晶体管中的主动元件。举例而言，基材的第一侧上的栅极结构透过延伸穿过基材的栅极介层窗电性连接基材的第二侧上的栅极结构。类似地，基材的第一侧上的源极/漏极(s/d)接触透过延伸穿过基材的源极/漏极接触介层窗电性连接基材的第二侧上的源极/漏极接触。由于这些连接穿过基材，因此信号，例如施加于基材的一侧的电力信号，能够传送至基材的另一侧，而不需包含额外的布线或基材穿孔(tsv)结构。举例而言，连接基材的第一侧上的源极/漏极接触的接地信号透过源极/漏极连接介层窗传送至基材的第二侧上的源极/漏极接触。接着可施加接地电压于基材的第二侧，而不需提供用于接地电压的电轨(或基材穿孔结构)于基材的第二侧上。
228.通常使用单元(cell)来设计集成电路(ic)，这些单元包含为了执行所需功能的主动元件及连接结构。在一些实施方式中，一个单元包含单一主动元件。在一些实施方式中，一个单元包含多个主动元件。将信号及电力有效率地从基材的一侧分享至基材的另一侧的能力，使得单元中的更多的布线轨道能够用于在单元中及进入与离开单元的布线信号。因此，不需要只为了提供足够的连接使单元正常运作，而增加单元的尺寸。在一些实例中，包含双面场效晶体管的元件的栅极密度为包含主动元件于基材的单一侧上的元件的栅极密度的1.5倍。栅极密度为单元中的栅极结构彼此间隔的紧密程度的测量。栅极密度通常用来描述如何有效率地利用单元中的空间。只为了提供布线选择而增加单元尺寸，可能减少栅极密度。在一些实例中，因双面场效晶体管的使用所导致的栅极密度的增加为包含主动元件于基材的单一侧的元件的栅极密度的1.6倍以上。
229.这样明显的尺寸减缩有助于跟上摩尔定律的步调，亦有助于减少电力消耗及增加元件速度。减少的电力消耗为元件之间的较短距离的结果，因此双面场效晶体管元件中的导电线及介层窗的电阻及热量损失较少电力。增加的元件速度归因于能够增加单元的主动区的尺寸，因为互连元件占据元件中的较少的空间。
230.图1是绘示依照一些实施方式的双面场效晶体管100的剖面视图。双面场效晶体管100包含基材110。第一单元120位于基材110的第一侧上。第二单元130位于基材110的相对于第一侧的第二侧上。第一单元120透过基材110电性连接第二单元130，如以下所讨论般。在一些实施方式中，第一单元120具有与第二单元130相同的功能。在一些实施方式中，第一单元120具有与第二单元130不同的功能。在一些实施方式中，第一单元120及第二单元结合
以执行所设计的功能。在此技术领域中具有通常知识者将理解，二个单元被包含在图1中作为一个例子，目前的描述并不只限于二个单元。
231.图2是绘示依照一些实施方式的双面场效晶体管200的剖面视图。在一些实施方式中，双面场效晶体管200为双面场效晶体管100(图1)的更详细的视图。双面场效晶体管200包含基材210。第一单元220位于基材210的第一侧上，第二单元230位于基材210的相对于第一侧的第二侧上。第一单元220透过延伸穿过基材210的源极/漏极连接介层窗212以及透过延伸穿过基材210的栅极介层窗214电性连接第二单元230。源极/漏极连接介层窗212具有平行的侧壁及实质均匀的宽度。栅极介层窗214具有锥形轮廓。在一些实施方式中，源极/漏极连接介层窗212具有锥形轮廓。在一些实施方式中，栅极介层窗214具有平行的侧壁及实质均匀的厚度。在此技术领域中具有通常知识者将理解，源极/漏极连接介层窗212及栅极介层窗214的形状的任意组合都在此描述的范围内。
232.第一单元220包含第一主动区242。在一些实施方式中，第一主动区242包含形成栅极全环绕(gaa)晶体管的纳米片(ns)。第一栅极接触250电性连接与第一主动区242有关的栅极结构。第一介层窗252将第一栅极接触250电性连接第一侧互连结构的第一导线254。在一些实施方式中，可使用第一导线254透过第一介层窗252及第一栅极接触250，来将信号或电力传送至第一主动区242中的栅极结构。
233.第一单元220还包含第一源极/漏极接触260电性连接与第一主动区242有关的源极/漏极电极。第二介层窗262将第一源极/漏极接触260电性连接第一侧互连结构的第二导线264。在一些实施方式中，可使用第二导线264透过第二介层窗262及第一源极/漏极接触260，来将信号或电力传送至第一主动区242中的源极/漏极电极。
234.第二单元230包含第二主动区244。在一些实施方式中，第二主动区244包含形成栅极全环绕晶体管的纳米片。第二栅极接触270电性连接与第二主动区244有关的栅极结构。第三介层窗272将第二栅极接触270电性连接第二侧互连结构的第三导线274。在一些实施方式中，可使用第三导线274透过第三介层窗272及第二栅极接触270，来将信号或电力传送至第二主动区244中的栅极结构。
235.第二单元230还包含第二源极/漏极接触280电性连接与第二主动区244有关的源极/漏极电极。第四介层窗282将第二源极/漏极接触280电性连接第二侧互连结构的第四导线284。在一些实施方式中，可使用第四导线284透过第四介层窗282及第二源极/漏极接触280，来将信号及电力传送至第二主动区244中的源极/漏极电极。
236.第三导线274透过第三介层窗272、第二栅极接触270、第二主动区244中的栅极结构、栅极介层窗214、第一主动区242中的栅极结构、第一栅极接触250、以及第一介层窗252电性连接第一导线254。这样的连接路径比布线绕过第一主动区242及第二主动区244的连接路径更直接。因此，相较于未包含栅极介层窗214的其他结构，减少了双面场效晶体管200的电阻且减少了第一单元220与第二单元230的每一者的尺寸。
237.第四导线284透过第四介层窗282、第二源极/漏极接触280、第二主动区244中的源极/漏极电极、源极/漏极连接介层窗212、第一主动区242中的源极/漏极电极、第一源极/漏极接触260、以及第二介层窗262电性连接第二导线264。这样的连接路径比布线绕过第一主动区242及第二主动区244的连接路径更直接。因此，相较于未包含源极/漏极连接介层窗212的其他结构，减少了双面场效晶体管200的电阻且减少了第一单元220与第二单元230的
每一者的尺寸。
238.在一些实施方式中，基材210包含元素半导体，包含结晶、多晶、或非晶结构中的硅或锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、以及锑化铟；合金半导体，包含硅锗、磷砷化镓、砷化铟铝、砷化铝镓、砷化铟镓、磷化铟镓、以及磷砷化铟镓；任意其他适合的材料；或其组合。在一些实施方式中，合金半导体基材具有梯度硅锗特征，其中硅及锗的成分从梯度硅锗特征的一位置上的一比值变化成另一位置上的另一比值。在一些实施方式中，形成合金硅锗于硅基材之上。在一些实施方式中，基材210为应变的硅锗基材。在一些实施方式中，半导体基材具有绝缘体上半导体结构，例如绝缘体上硅(soi)结构。在一些实施方式中，半导体基材包含掺杂的磊晶层或埋层。在一些实施方式中，化合物半导体基材具有多层结构，或基材包含多层化合物半导体结构。
239.在一些实施方式中，第一主动区242中的纳米片的数量等于第二主动区244中的纳米片的数量。在一些实施方式中，第一主动区242中的纳米片的数量与第二主动区244中的纳米片的数量不同。在一些实施方式中，第一主动区242或第二主动区244的至少一者包含与栅极全环绕晶体管不同的晶体管结构，例如鳍式场效晶体管或金属氧化物半导体场效晶体管(mosfet)。当图2的剖面视图包含延伸穿过第一主动区242及第二主动区244的源极/漏极连接介层窗212及栅极介层窗214时，栅极介层窗214未透过第一主动区242或第二主动区244而与源极/漏极连接介层窗212电性短路。在此技术领域中具有通常知识者将理解，栅极介层窗214及源极/漏极连接介层窗212电性连接一部分的第一主动区242及第二主动区244，如以下清楚地描述般。
240.在一些实施方式中，源极/漏极连接介层窗212及栅极介层窗214各自包含填充材料，填充材料包含钴(co)、钨(w)、铜(cu)、钌(ru)、钛(ti)、钽(ta)、其合金、或其他导电材料。在一些实施方式中，源极/漏极连接介层窗212及栅极介层窗214包含围绕填充材料的衬垫。在一些实施方式中，衬垫包含氮化钛(tin)、钛(ti)、钌(ru)、钴(co)、钽(ta)、氮化钽(tan)、其合金、或其他衬垫材料。在一些实施方式中，源极/漏极连接介层窗212的成分与栅极介层窗214的成分相同。在一些实施方式中，源极/漏极连接介层窗212的成分与栅极介层窗214的成分不同。在一些实施方式中，源极/漏极连接介层窗212透过硅化层(未示出)连接第一主动区242及第二主动区244的源极/漏极电极。在一些实施方式中，栅极介层窗214透过硅化层(未示出)连接第一主动区242及第二主动区244的栅极结构。
241.在一些实施方式中，第一栅极接触250及第二栅极接触270各自包含填充材料，填充材料包含钴(co)、钨(w)、铜(cu)、钌(ru)、钛(ti)、钽(ta)、其合金、或其他导电材料。在一些实施方式中，第一栅极接触250及第二栅极接触270包含围绕填充材料的衬垫。在一些实施方式中，衬垫包含氮化钛(tin)、钛(ti)、钌(ru)、钴(co)、钽(ta)、氮化钽(tan)、其合金、或其他衬垫材料。在一些实施方式中，第一栅极接触250的成分与第二栅极接触270的成分相同。在一些实施方式中，第一栅极接触250的成分与第二栅极接触270的成分不同。在一些实施方式中，第一栅极接触250及第二栅极接触270的每一者具有与源极/漏极连接介层窗212及栅极介层窗214二者相同的成分。在一些实施方式中，第一栅极接触250或第二栅极接触270的至少一者具有与源极/漏极连接介层窗212或栅极介层窗214的至少一者不同的成分。在一些实施方式中，第一栅极接触250及第二栅极接触270透过硅化层(未示出)各自连接对应的第一主动区242及第二主动区244的栅极结构。
242.在一些实施方式中，第一源极/漏极接触260及第二源极/漏极接触280各自包含填充材料，填充材料包含钴(co)、钨(w)、铜(cu)、钌(ru)、钛(ti)、钽(ta)、其合金、或其他导电材料。在一些实施方式中，第一源极/漏极接触260及第二源极/漏极接触280包含围绕填充材料的衬垫。在一些实施方式中，衬垫包含氮化钛(tin)、钛(ti)、钌(ru)、钴(co)、钽(ta)、氮化钽(tan)、其合金、或其他衬垫材料。在一些实施方式中，第一源极/漏极接触260的成分与第二源极/漏极接触280的成分相同。在一些实施方式中，第一源极/漏极接触260的成分与第二源极/漏极接触280的成分不同。在一些实施方式中，第一源极/漏极接触260及第二源极/漏极接触280的每一者具有与源极/漏极连接介层窗212、栅极介层窗214、第一栅极接触250、以及第二栅极接触270相同的成分。在一些实施方式中，第一源极/漏极接触260或第二源极/漏极接触280的至少一者具有与源极/漏极连接介层窗212、栅极介层窗214、第一栅极接触250、或第二栅极接触270的至少一者不同的成分。在一些实施方式中，第一源极/漏极接触260及第二源极/漏极接触280透过硅化层(未示出)分别连接第一主动区242及第二主动区244的源极/漏极电极。
243.在一些实施方式中，第一介层窗252、第二介层窗262、第三介层窗272、以及第四介层窗282各自包含填充材料，填充材料包含钴(co)、钨(w)、铜(cu)、钌(ru)、钛(ti)、钽(ta)、其合金、或其他导电材料。在一些实施方式中，第一介层窗252、第二介层窗262、第三介层窗272、以及第四介层窗282包含围绕填充材料的衬垫。在一些实施方式中，衬垫包含氮化钛(tin)、钛(ti)、钌(ru)、钴(co)、钽(ta)、氮化钽(tan)、其合金、或其他衬垫材料。在一些实施方式中，第一介层窗252的成分与第二介层窗262、第三介层窗272、以及第四介层窗282的每一者的成分相同。在一些实施方式中，第一介层窗252的成分与第二介层窗262、第三介层窗272、或第四介层窗282的至少一者的成分不同。在一些实施方式中，第一介层窗252、第二介层窗262、第三介层窗272、以及第四介层窗282具有与源极/漏极电极连接介层窗212、栅极介层窗214、第一栅极接触250、第二栅极接触270、第一源极/漏极接触260、以及第二源极/漏极接触280相同的成分。在一些实施方式中，第一介层窗252、第二介层窗262、第三介层窗272、或第四介层窗282的至少一者具有与源极/漏极电极连接介层窗212、栅极介层窗214、第一栅极接触250、第二栅极接触270、第一源极/漏极接触260、或第二源极/漏极接触280不同的成分。
244.在一些实施方式中，第一导线254、第二导线264、第三导线274、以及第四导线284各自包含填充材料，填充材料包含钴(co)、钨(w)、铜(cu)、钌(ru)、钛(ti)、钽(ta)、其合金、或其他导电材料。在一些实施方式中，第一导线254、第二导线264、第三导线274、以及第四导线284包含围绕填充材料的衬垫。在一些实施方式中，衬垫包含氮化钛(tin)、钛(ti)、钌(ru)、钴(co)、钽(ta)、氮化钽(tan)、其合金、或其他衬垫材料。在一些实施方式中，第一导线254的成分与第二导线264、第三导线274、以及第四导线284的每一者的成分相同。在一些实施方式中，第一导线254的成分与第二导线264、第三导线274、或第四导线284的至少一者的成分不同。在一些实施方式中，第一导线254、第二导线264、第三导线274、以及第四导线284的每一者具有与源极/漏极连接介层窗212、栅极介层窗214、第一栅极接触250、第二栅极接触270、第一源极/漏极接触260、第二源极/漏极接触280、第一介层窗252、第二介层窗262、第三介层窗272、以及第四介层窗282相同的成分。在一些实施方式中，第一导线254、第二导线264、第三导线274、或第四导线284的至少一者具有与源极/漏极连接介层窗212、栅
极介层窗214、第一栅极接触250、第二栅极接触270、第一源极/漏极接触260、第二源极/漏极接触280、第一介层窗252、第二介层窗262、第三介层窗272、或第四介层窗282不同的成分。
245.图3是绘示依照一些实施方式的制造双面场效晶体管的方法300的流程图。为了产生双面场效晶体管，可以各种顺序进行方法300的操作。一些可能的变化将在以下讨论。
246.方法300包含操作305，其中形成第一单元于基材的第一侧上。使用一系列的沉积及图案化制程来形成第一单元。在一些实施方式中，沉积制程包含化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、溅镀、或另一适合的沉积制程。在一些实施方式中，图案化制程包含微影及蚀刻制程，例如干式或湿式蚀刻。在一些实施方式中，类似于第一单元220(图2)，第一单元包含纳米片及互连结构。
247.在操作310中，形成源极/漏极连接介层窗穿过基材。透过沉积牺牲层，例如介电层于基材的至少一侧之上，来形成源极/漏极连接介层窗。在先形成第一单元，再形成源极/漏极连接介层窗的一些实施方式中，形成牺牲层于基材的单一侧上。在先形成源极/漏极连接介层窗，再形成第一单元的一些实施方式中，形成牺牲层于基材的二侧上。蚀刻牺牲层及基材，以形成延伸穿过基材的开口。在包含形成源极/漏极连接介层窗前先形成第一单元的实施方式中，开口暴露出第一单元的源极/漏极电极的一部分。接着透过一道或多道沉积制程来填充开口，以形成源极/漏极连接。在一些实施方式中，沉积制程包含化学气相沉积、物理气相沉积、原子层沉积、溅镀、或另一适合的沉积制程。在一些实施方式中，源极/漏极连接介层窗类似于源极/漏极连接介层窗212(图2)。在一些实施方式中，进行移除制程，例如蚀刻或平坦化，以移除离基材最远的牺牲层的表面之上的源极/漏极连接介层窗的材料。在一些实施方式中，在源极/漏极连接介层窗的制作后，从基材的至少一侧移除牺牲层。
248.在操作315中，形成栅极介层窗穿过基材。在一些实施方式中，在源极/漏极连接介层窗的制作时，同时形成栅极介层窗。透过沉积牺牲层，例如介电层于基材的至少一侧之上，来形成栅极介层窗。在先形成第一单元，再形成栅极介层窗的一些实施方式中，形成牺牲层于基材的单一侧。在先形成栅极介层窗，再形成第一单元的一些实施方式中，形成牺牲层于基材的二侧上。蚀刻牺牲层及基材，以形成延伸穿过基材的开口。在包含形成栅极介层窗前先形成第一单元的实施方式中，开口暴露出第一单元的栅极结构的一部分。接着透过一道或多道沉积制程来填充开口，以形成源极/漏极连接。在一些实施方式中，沉积制程包含化学气相沉积、物理气相沉积、原子层沉积、溅镀、或另一适合的沉积制程。在一些实施方式中，栅极介层窗类似于栅极介层窗214(图2)。在一些实施方式中，进行移除制程，例如蚀刻或平坦化，以移除离基材最远的牺牲层的表面之上的栅极介层窗的材料。在一些实施方式中，在栅极介层窗的制作后，从基材的至少一侧移除牺牲层。
249.在操作320中，将基材翻转。在一些实施方式中，使用机械手臂及/或真空夹具来将基材翻转。将基材翻转而暴露出进行制程的基材的第二侧。在先形成第一单元，再形成源极/漏极连接介层窗及/或栅极介层窗的一些实施方式中，于形成源极/漏极连接介层窗及/或栅极介层窗前，先将基材翻转。在先形成源极/漏极连接介层窗及/或栅极介层窗，再形成第一单元的一些实施方式中，于形成第一单元后，再将基材翻转。
250.在操作325中，形成第二单元于基材的第二侧上。使用一系列的沉积及图案化制程来形成第二单元。在一些实施方式中，沉积制程包含化学气相沉积、物理气相沉积、原子层
沉积、溅镀、或另一适合的沉积制程。在一些实施方式中，图案化制程包含微影及蚀刻制程，例如干式或湿式蚀刻。在一些实施方式中，类似于第二单元230(图2)，第二单元包含纳米片及互连结构。形成第二单元包含形成第二单元的源极/漏极电极电性连接源极/漏极连接介层窗，以及形成第二单元的栅极结构电性连接栅极介层窗。在一些实施方式中，第一单元的功能与第二单元的功能相同。在一些实施方式中，第一单元的功能与第二单元的功能不同。在一些实施方式中，结合使用第一单元及第二单元来执行所设计的功能。
251.图4是绘示依照一些实施方式的双面场效晶体管结构400在制造的多个阶段的一系列的剖面视图。图4包含第一生产轨道402及第二生产轨道404。第一生产轨道402及第二生产轨道404均生产相同的最终结构，如图4所示。
252.在第一生产轨道402中，形成第一单元220于基材210的第一侧上。接着将基材210翻转，并形成源极/漏极连接介层窗212及栅极介层窗214，以透过基材210电性连接第一单元220。接着形成第二单元230于基材210的第二侧上，以透过源极/漏极连接介层窗212及栅极介层窗214电性连接第一单元220。在一些实施方式中，透过进行方法300的操作305、320、310、315、以及325(图3)的顺序，来实现第一生产轨道402。在一些实施方式中，可同时进行操作310及315。
253.在第二生产轨道404中，形成源极/漏极连接介层窗212及栅极介层窗214穿过基材210。接着形成第一单元220于基材210的第一侧上，以电性连接源极/漏极连接介层窗212及栅极介层窗214。接着将基材210翻转，并形成第二单元230于基材210的第二侧上，以透过源极/漏极连接介层窗212及栅极介层窗214电性连接第一单元220。在一些实施方式中，透过进行方法300的操作310、315、305、320、以及325(图3)的顺序，来实现第二生产轨道404。在一些实施方式中，可同时进行操作310及315。
254.图5a是绘示依照一些实施方式的双面场效晶体管500的上视图。双面场效晶体管500包含第一主动区515。在一些实施方式中，第一主动区515包含一或多个纳米片。多个第一源极/漏极电极520延伸横跨第一主动区515。多个第一栅极结构530亦以与多个第一源极/漏极电极520交替的方式延伸横跨第一主动区515。二个第一栅极结构530之间的第一源极/漏极电极520为二个第一栅极结构530的共用的第一源极/漏极电极520。图5a包含仅位于基材的第一侧上的双面场效晶体管500的部分的视图。基材及位于基材的第二侧上的双面场效晶体管500的部分被图5a的结构挡住了。为了清楚起见，导线及介层窗包含在图5b及图5c中，而未包含在图5a中。
255.图5b是绘示依照一些实施方式的沿线b-b’所取的双面场效晶体管500的剖面视图。双面场效晶体管500包含基材510，第一主动区515位于基材510的第一侧上。第一主动区515包含一或多个纳米片。第一源极/漏极电极520围绕剖面视图中所示的第一主动区515的部分，且延伸于第一主动区515及基材510之间。第二主动区515’位于基材510的第二侧上。第二主动区515’包含一或多个纳米片。第二源极/漏极电极520’围绕剖面视图中所示的第二主动区515’的部分，且延伸于第二主动区515’及基材510之间。第一源极/漏极电极520透过延伸穿过基材510的源极/漏极连接介层窗512电性连接第二源极/漏极电极520’。
256.第一介层窗540将第一源极/漏极电极520电性连接第一电轨550。在一些实施方式中，第一电轨550带有参考电压，例如接地。在一些实施方式中，第一电轨550带有电源电压，例如元件工作电压(vdd)。在一些实施方式中，第一介层窗540被省略，而第一电轨550未直
接连接第一源极/漏极电极520。第二介层窗545将第一源极/漏极电极520电性连接第二导线555b。第二导线555b能够朝或从第一源极/漏极电极520传送信号。在一些实施方式中，第二介层窗545被省略，而第二导线555b未直接连接第一源极/漏极电极520。第一导线555a位于第一电轨550及第二导线555b之间。在一些实施方式中，第一导线555a透过介层窗连接第一源极/漏极电极520，以朝或从第一源极/漏极电极520传送信号。在一些实施方式中，第一源极/漏极电极520电性连接第一电轨550，第二源极/漏极电极520’电性连接第二电轨550’。
257.第三介层窗545’将第二源极/漏极电极520’电性连接第三导线555a’。第三导线555a’能够朝或从第二源极/漏极电极520’传送信号。在一些实施方式中，第三介层窗545’被省略，而第三导线555a’未直接连接第二源极/漏极电极520’。第三导线555a’位于第二电轨550’及第四导线555b’之间。在一些实施方式中，第四导线555b’透过介层窗连接第二源极/漏极电极520’，以朝或从第二源极/漏极电极520’传送信号。
258.在一些实施方式中，第二电轨550’带有参考电压，例如接地。在一些实施方式中，第二电轨550’带有电源电压，例如元件工作电压。在一些实施方式中，第二电轨550’透过介层窗连接第二源极/漏极电极520’。
259.第一介层窗540、第二介层窗545、第三介层窗545’、第一电轨550、第一导线555a、第二导线555b、第二电轨550’、第三导线555a’、以及第四导线555b’的材料及制作方法类似于以上关于双面场效晶体管200(图2)描述的类似元件的材料及制作方法。源极/漏极连接介层窗512的材料及制作方法类似于源极/漏极连接介层窗212(图2)。
260.第一源极/漏极电极520及第二源极/漏极电极520’的导电材料围绕对应的主动区的源极/漏极区。在一些实施方式中，源极/漏极区包含掺杂的半导体材料。在一些实施方式中，源极/漏极区包含硅。在一些实施方式中，源极/漏极区包含应变材料，例如硅锗(sige)。在一些实施方式中，透过磊晶制程来形成源极/漏极区。在一些实施方式中，透过离子植入来形成源极/漏极区。在一些实施方式中，透过沉积来形成第一源极/漏极电极520及第二源极/漏极电极520’。在一些实施方式中，第一源极/漏极电极520及第二源极/漏极电极520’各自包含钴(co)、钨(w)、铜(cu)、钌(ru)、钛(ti)、钽(ta)、其合金、或其他导电材料。在一些实施方式中，第一源极/漏极电极520的成分与第二源极/漏极电极520’的成分相同。在一些实施方式中，第一源极/漏极电极520的成分与第二源极/漏极电极520’的成分不同。在一些实施方式中，第一源极/漏极电极520及第二源极/漏极电极520’包含硅化层。
261.基材510中的源极/漏极连接介层窗512的宽度等于第二源极/漏极电极520’的宽度。此宽度是沿平行于基材510的上表面的方向测量。最大化源极/漏极连接介层窗512的尺寸有助于最小化源极/漏极连接介层窗512中的电阻，这改善了电力消耗。第二源极/漏极电极520’的宽度小于第一源极/漏极电极520的宽度。在一些实施方式中，第二源极/漏极电极520’的宽度等于第一源极/漏极电极520的宽度。
262.主动区515沿垂直于基材510的上表面的第一方向的第一尺寸d1为最小栅极宽度的约0.8倍至约15倍。在一些情况下，若第一尺寸d1太小，则双面场效晶体管500的通道中的电阻增加而影响元件效能。在一些情况下，若第一尺寸d1太大，则双面场效晶体管500的尺寸增加，而元件效能无明显的改善。在一些情况下，最小栅极宽度亦称为关键尺寸(cd)。最小栅极宽度为制造制程期间可靠生产的最小尺寸。在此技术领域中具有通常知识者将理
解，不同技术节点具有不同的制造制程，而能够产生不同的最小栅极宽度。
263.第一尺寸d1对第一电轨550沿平行于基材510的上表面的第二方向的第二尺寸d2的比值为约1至约5。在一些情况下，若第二尺寸d2太小，则第一电轨550中的电阻会增加到对元件中的电力消耗及均匀的电力分布造成负面影响的程度。在一些情况下，若第二尺寸d2太大，则双面场效晶体管500的尺寸增加，而元件效能无明显的改善。在一些实施方式中，第二电轨550’具有与第一电轨550相同的尺寸。
264.第一尺寸d1对第二导线555b沿第二方向的第三尺寸d3的比值为约0.5至约3。在一些情况下，若第三尺寸d3太小，则第二导线555b中的电阻会增加到对元件中的电力消耗及信号可靠度造成负面影响的程度。在一些情况下，若第三尺寸d3太大，则双面场效晶体管500的尺寸增加，而效能无明显的改善。在一些实施方式中，第一导线555a、第三导线555a’、或第四导线555b’的至少一者具有与第二导线555b相同的尺寸。
265.第一尺寸d1与第一介层窗540沿第一方向的第四尺寸d4的比值为约2至约6。在一些情况下，若第四尺寸太小，则第一电轨550与第一源极/漏极电极520之间的间隙增加了元件中短路的风险。在一些情况下，若尺寸d4太大，则双面场效晶体管500的尺寸增加，而效能无明显的改善。在一些实施方式中，第二介层窗545或第三介层窗545’的至少一者具有与第一介层窗540相同的尺寸。在一些实施方式中，第六尺寸d6等于第四尺寸d4。在一些实施方式中，第六尺寸d6与第四尺寸d4不同。
266.第一尺寸d1与从第一源极/漏极电极520的离基材510最远的表面至第二源极/漏极电极520’的离基材510最远的表面的第五尺寸d5的比值为约10至约60。在一些情况下，若第五尺寸d5太小，则对制造双面场效晶体管500的可靠度造成负面的影响。在一些情况下，若第五尺寸d5太大，则双面场效晶体管500的尺寸增加，而效能无明显的改善。
267.第一尺寸d1与第三导线555a’和第四导线555b’之间在第二方向上的间隔的第七尺寸d7的比值为约0.5至约3。在一些情况下，若第七尺寸d7太小，则元件中的短路的风险或寄生电容的负面影响可能影响元件效能。在一些情况下，若第七尺寸d7太大，则双面场效晶体管500的尺寸增加，而效能无明显的改善。在一些实施方式中，相邻导线及/或电轨的其他组合之间的间隔具有与第七尺寸d7相同的尺寸。
268.图5c是绘示依照一些实施方式的沿线c-c’所取的双面场效晶体管500的剖面视图。为了简单起见，与图5b相同的元件具有相同的参考数字，且省略对于这些元件的描述。第一栅极结构530围绕剖面视图中所示的第一主动区515的部分，且延伸于第一主动区515及基材510之间。第二栅极结构530’围绕剖面视图中所示的第二主动区515’的部分，且延伸于第二主动区515’及基材510之间。第一栅极结构530透过栅极介层窗514电性连接第二栅极结构530’。在一些实施方式中，栅极介层窗514类似于栅极介层窗214(图2)。第一介层窗560将第二导线555b电性连接第一栅极结构530，以朝或从第一栅极结构530传送信号。在一些实施方式中，省略第一介层窗560，而第一栅极结构530未直接连接第二导电线555b。第二介层窗560’将第三导线555a’电性连接第二栅极结构530’，以朝或从第二栅极结构530’传送信号。在一些实施方式中，省略第二介层窗560’，而第二栅极结构530’未直接连接第三导线555a’。当图5c包含至第一栅极结构530及第二栅极结构530’二者的连接时，在此技术领域中具有通常知识者将理解，在大部分的情况下，将从单一侧驱动栅极结构530及530’。也就是说，在大部分的情况下，将只存在第一介层窗560或第二介层窗560’的一者。在双面场
效晶体管500为固定闭路或断路状态的一些实施方式中，第一栅极结构530透过介层窗连接第一电轨550。在在双面场效晶体管500为固定闭路或断路状态的一些实施方式中，第二栅极结构530’透过介层窗连接第二电轨550’。
269.在一些实施方式中，栅极介层窗514的尺寸与第一介层窗560的尺寸相同。使第一介层窗560具有与栅极介层窗514相同的尺寸，可透过最小化用来制造双面场效晶体管500的罩幕的数量的方式，来减少生产成本。使第一介层窗560具有与栅极介层窗514相同的尺寸亦有助于减少制造误差，因为形成第一介层窗560及栅极介层窗514的开口为自我对准的。
270.第一栅极结构530及第二栅极结构530’各自包含栅极介电层及栅极电极。栅极介电层位于对应的主动区及对应的栅极电极之间。在一些实施方式中，栅极介电层包含氧化硅，且透过氧化对应的主动区的外表面来形成。在一些实施方式中，栅极介电层包含氮化硅或高k介电材料。在一些实施方式中，透过沉积，例如化学气相沉积、物理气相沉积、原子层沉积、或另一适合的沉积制程，来形成栅极介电层。栅极电极包含导电材料。在一些实施方式中，栅极电极包含多晶硅。在一些实施方式中栅极电极包含金属，例如铜(cu)、钴(co)、铝(al)、钨(w)、合金、或另一适合的金属。在一些实施方式中，透过沉积，例如化学气相沉积、物理气相沉积、原子层沉积、或另一适合的沉积制程，来形成栅极电极。在一些实施方式中，第一栅极结构530及第二栅极结构530’各自包含位于栅极介电层与对应的主动区之间的介面层。在一些实施方式中，第一栅极结构530及第二栅极结构530’各自包含硅化层。
271.图6a是绘示依照一些实施方式的将场效晶体管结构的布局转换成双面场效晶体管结构的布局的方法600的示意流程图。在一些实施方式中，方法600由电子设计自动化(eda)系统，例如电子设计自动化系统1500(图15)执行。
272.接收场效晶体管布局605。场效晶体管布局605为设计以形成于基材的单一侧上的结构的布局。在一些实施方式中，场效晶体管布局605用于栅极全环绕元件、鳍式场效晶体管元件、或金属氧化物半导体场效晶体管元件。在一些实施方式中，从单元库接收场效晶体管布局605。在一些实施方式中，从使用者输入接收场效晶体管布局605。场效晶体管布局605包含多个布线轨道606。在一些实施方式中，至少一个布线轨道606为电轨。场效晶体管布局605还包含多个源极/漏极电极，这些源极/漏极电极包含第一源极/漏极电极608a、第二源极/漏极电极608b、第三源极/漏极电极608c、以及第四源极/漏极电极608d。场效晶体管布局605包含第一栅极结构609a及第二栅极结构609b。
273.将纵切线615加至场效晶体管布局605。纵切线615沿垂直于多个布线轨道606的方向延伸穿过场效晶体管布局605。纵切线615位于第一源极/漏极电极608a与第三源极/漏极电极608c之间。
274.接着将场效晶体管布局605分成二个单元。第一单元620包含第一源极/漏极电极608a、第二源极/漏极电极608b、以及第一栅极结构609a。第一单元620中的布线轨道606的位置与场效晶体管布局605中的布线轨道606的位置相同。第二单元630包含第三源极/漏极电极608c、第四源极/漏极电极608d、以及第二栅极结构609b。第二单元630中的布线轨道606的位置与场效晶体管布局605中的布线轨道606的位置相同。维持第一单元620及第二单元630中的布线轨道606的位置有助于简化布线操作，例如自动布局布线(apr)。
275.接着处理第一单元620，以将其形成于基材610的第一侧上，以及处理第二单元
630，以将其形成于基材610的相对于第一侧的第二侧上。在一些实施方式中，基材610类似于基材210(图2)。相较于制造场效晶体管布局605于基材的单一侧上，使用方法600减少了所制造的双面场效晶体管元件的整体尺寸。
276.图6b是绘示依照一些实施方式的转换成双面场效晶体管结构的场效晶体管结构的等角视图。为了附图的清楚，基材610未包含在图6b中。图6b的左侧为制造于基材的单一侧上的场效晶体管布局605的例子。纵切线615并不是结构的一部分，但包含在图6b中，以指示根据方法600(图6a)切割元件的位置。图6b的右侧为透过方法600形成的双面场效晶体管结构的例子。如图6b所示，纵切线615前面的元件形成第一单元620于基材的第一侧上。纵切线615后面的元件形成第二单元630于基材的第二侧上。栅极介层窗，例如栅极介层窗514(图5c)，可透过基材而将第一栅极结构609a电性连接第二栅极结构609b。在一些实施方式中，源极/漏极连接介层窗，例如源极/漏极连接介层窗512(图5b)，透过基材将第一源极/漏极电极608a电性连接第三源极/漏极电极608c。在一些实施方式中，源极/漏极连接介层窗透过基材将第二源极/漏极电极608b电性连接第四源极/漏极电极608b。因为纵切线615未延伸穿过场效晶体管布局605的任意的源极/漏极电极，在一些实施方式中，双面场效晶体管未包含源极/漏极连接介层窗。
277.图7a是绘示依照一些实施方式的将场效晶体管结构的布局转换成双面场效晶体管结构的布局的方法700的示意流程图。在一些实施方式中，方法700由电子设计自动化(eda)系统，例如电子设计自动化系统1500(图15)执行。
278.接收场效晶体管布局705。场效晶体管布局705为设计以形成于基材的单一侧上的结构的布局。在一些实施方式中，场效晶体管布局705用于栅极全环绕元件、鳍式场效晶体管元件、或金属氧化物半导体场效晶体管元件。在一些实施方式中，从单元库接收场效晶体管布局705。在一些实施方式中，从使用者输入接收场效晶体管布局705。场效晶体管布局705包含多个布线轨道706。在一些实施方式中，至少一个布线轨道706为电轨。场效晶体管布局705还包含多个源极/漏极电极，这些源极/漏极电极包含第一源极/漏极电极708a、第二源极/漏极电极708b、以及第三源极/漏极电极708c。场效晶体管布局705包含栅极结构709。
279.将横切线715加至场效晶体管布局705。横切线715沿平行于多个布线轨道706的方向延伸穿过场效晶体管布局705。横切线715位于第二源极/漏极电极708b与第三源极/漏极电极708c之间。横切线715穿过栅极结构709。
280.接着将场效晶体管布局705分成二个单元。第一单元720包含第一源极/漏极电极708a的第一部分708a’、第三源极/漏极电极708c、以及栅极结构709的第一部分709’。第一单元720中的布线轨道706的位置与场效晶体管布局705中的布线轨道706的位置相同。第二单元730包含第一源极/漏极电极708a的第二部分708a”、第二源极/漏极电极708b、以及栅极结构709的第二部分709”。第二单元730中的布线轨道706的位置与场效晶体管布局705中的布线轨道706的位置相同。维持第一单元720及第二单元730中的布线轨道706的位置有助于简化布线操作，例如自动布局布线(apr)。
281.接着处理第一单元720，以将其形成于基材710的第一侧上，以及处理第二单元730，以将其形成于基材710的相对于第一侧的第二侧上。在一些实施方式中，基材710类似于基材210(图2)。相较于制造场效晶体管布局705于基材的单一侧上，使用方法700减少了
所制造的双面场效晶体管元件的整体尺寸。
282.图7b是绘示依照一些实施方式的转换成双面场效晶体管结构的场效晶体管结构的等角视图。为了附图的清楚，基材710未包含在图7b中。图7b的左侧为制造于基材的单一侧上的场效晶体管布局705的例子。横切线715并不是结构的一部分，但包含在图7b中，以指示根据方法700(图7a)切割元件的位置。图7b的右侧为透过方法700形成的双面场效晶体管结构的例子。如图7b所示，横切线715左边的元件形成第一单元720于基材的第一侧上。横切线715右边的元件形成第二单元730于基材的第二侧上。栅极介层窗714，类似于栅极介层窗514(图5c)，透过基材将第一栅极结构709的第一部分709’电性连接栅极结构709的第二部分709”。源极/漏极连接介层窗712，类似于源极/漏极连接介层窗512(图5b)，透过基材将第一源极/漏极电极708a的第一部分708’电性连接第一源极/漏极电极708a的第二部分708”。
283.图7c是绘示依照一些实施方式的图7b的双面场效晶体管结构的一部分的等角视图。为了清楚起见，省略双面场效晶体管结构的其他部分。图7c包含基材710。没有源极/漏极连接介层窗延伸穿过基材710来电性连接第三源极/漏极电极708c。
284.图7d是绘示图7b的双面场效晶体管结构的一部分的等角视图。相较于图7c，图7d包含栅极结构709的第一部分709’及栅极结构709的第二部分709”。栅极介层窗714延伸穿过基材710，以将栅极结构709的第一部分709’电性连接栅极结构709的第二部分709”。
285.图7e是绘示图7b的包含基材710的双面场效晶体管结构的等角视图。相较于图7d，图7e包含第一源极/漏极电极708a的第一部分708a’及第一源极/漏极电极708a的第二部分708a”。源极/漏极连接介层窗712延伸穿过基材710，以将第一源极/漏极电极708a的第一部分708a’电性连接第一源极/漏极电极708a的第二部分708a”。
286.图8是绘示依照一些实施方式的将场效晶体管结构800a的布局中的相邻单元转换成双面场效晶体管结构800b的布局的视图。场效晶体管结构800a的布局包含具有单元边界802的二个单元。为了清楚起见，只有布线线路包含在场效晶体管结构800a的布局中。在此技术领域中具有通常知识者将理解，额外的组件，例如以上所述的组件，为场效晶体管结构800a及双面场效晶体管结构800b的一部分。第一导线840位于第一单元820中，且第二导线850位于第二单元830中。电轨845延伸横跨第一单元820及第二单元830之间的单元边界802。在一些情况下，电轨845被称为共用电轨。
287.双面场效晶体管结构800b的布局包含位于基材810的第一侧上的第一单元820及位于基材810的第二侧上的第二单元830，二个单元的单元边界802’对齐。将场效晶体管结构800a的布局转换成双面场效晶体管结构800b的布局时，复制共用电轨，如此第一电轨845a位于第一单元820中，且第二电轨845b位于第二单元830中。复制共用电轨而不是将其切对半，是为了避免因减少电轨的尺寸而导致的电阻增加。虽然复制共用电轨意谓着双面场效晶体管结构800b的尺寸缩减的大小并不如将共用电轨切对半来得明显，但双面场效晶体管结构800b仍然比场效晶体管结构800a小。除此之外，由于二者结构中的电轨的类似尺寸，双面场效晶体管结构800b的电力消耗将类似于场效晶体管结构800a的电力消耗。
288.图9是绘示依照一些实施方式的双面场效晶体管结构900的布局的视图。为了清楚起见，只有布线线路包含在双面场效晶体管结构900的布局中。在此技术领域中具有通常知识者将理解，额外的组件，例如以上所述的组件，为双面场效晶体管结构900的一部分。双面场效晶体管结构900的布局包含位于基材910的第一侧上的第一单元920及位于基材910的
第二侧上的第二单元930，二个单元的单元边界902对齐。双面场效晶体管结构900的布局包含第一单元920中的第一共用电轨950a及第二单元930中的第二共用电轨950b。第一共用电轨950a及第二共用电轨950b均重叠单元边界902，且可为位于基材的相同侧上的相邻单元所用，以作为每个对应的共用电轨。
289.第一单元920还包含完全位于单元边界902内的第一导线930a及位于单元边界902上的第一屏蔽线940a。第二单元930还包含完全位于单元边界902内的第二导线930b及位于单元边界902上的第二屏蔽线940b。屏蔽线可用来减少互连结构中的相邻导线之间的耦合杂讯。在完全形成于基材的相同侧上的结构中，不可使用屏蔽线，因为使用屏蔽线来传送信号将使屏蔽效应无效。然而，使用于双面场效晶体管结构时，可使用第一屏蔽线940a或第二屏蔽线940b的一者来传送信号。因此，透过使用双面场效晶体管结构，互连结构中的额外线路变得可用于布线。额外布线的选项有助于减少或避免为了容纳信号的布线于双面场效晶体管中而增加双面场效晶体管的尺寸。在一些情况下，双面场效晶体管900的布局被称为2.5t横切镜，因为二个单元之间有五个可用的路径(电轨被排除在可用的轨道决定外)。也就是说，第一单元920及第二单元930的每一者被认为具有2.5个可用的轨道。
290.图10是绘示依照一些实施方式的双面场效晶体管结构1000的布局的视图。为了清楚起见，只有布线线路包含在双面场效晶体管结构1000的布局中。在此技术领域中具有通常知识者将理解，额外的组件，例如以上所述的组件，为双面场效晶体管结构1000的一部分。双面场效晶体管结构1000的布局包含位于基材1010的第一侧上的第一单元1020及位于基材1010的第二侧上的第二单元1030，二个单元的单元边界1002对齐。双面场效晶体管结构1000的布局包含完全位于第一单元1020中的单元边界1002内的第一电轨1050a。第二电轨1050b完全位于第二单元1030中的单元边界1002内。第一单元1020还包含朝或从第一单元1020传送信号的第一导线1030a，第二单元包含朝或从第二单元1030传送信号的第二导线1030b。其他未标示的导线类似于第一导线1030a及第二导线1030b。第一单元1020及第二单元1030不含沿单元边界1002的屏蔽线。因此，第一单元1020及第二单元1030的每一者包含四个可用的路径。在一些情况下，双面场效晶体管1000的布局被称为4t纵切堆叠。
291.图11是绘示依照一些实施方式的双面场效晶体管结构1100的布局的视图。为了附图的清楚，未标示双面场效晶体管1100的布局中的所有元件。提供图例以有助于理解双面场效晶体管1100的布局中的不同符号。双面场效晶体管结构1100的布局包含将形成于基材的第一侧上的第一单元1120的布局，以及将形成于基材的相对于第一侧的第二侧上的第二单元1130的布局。
292.第一单元1120包含多个布线轨道1106。布线轨道1106为可形成比双面场效晶体管结构1100的布局中的元件离基材远一个层级的导线的位置。第一单元1120还包含第一主动区1115a及与第一主动区1115a隔开的第二主动区1115b。在一些实施方式中，第一主动区1115a及第二主动区1115b包含一或多个纳米片。第一单元1120还包含与第一主动区1115a有关的第一源极/漏极电极1122。第一单元1120还包含第一栅极结构1132a及第二栅极结构1132b，第一栅极结构1132a及第二栅极结构1132b的每一者与第一主动区1115a及第二主动区1115b均有关。
293.第二单元1130包含多个布线轨道1106。布线轨道1106为可形成比双面场效晶体管结构1100的布局中的元件离基材远一个层级的导线的位置。第二单元1130还包含第三主动
区1115a’及与第三主动区1115a’隔开的第四主动区1115b’。在一些实施方式中，第三主动区1115a’及第四主动区1115b’包含一或多个纳米片。第二单元1130还包含与第三主动区1115a’有关的第二源极/漏极电极1122’。第二单元1130还包含第三栅极结构1132a’及第四栅极结构1132b’，第三栅极结构1132a’及第四栅极结构1132b’的每一者与第三主动区1115a’及第四主动区1115b’均有关。第二单元1130还包含连接器1140，连接器1140将与第三主动区1115a’有关的源极/漏极电极电性连接与第四主动区1115b’有关的源极/漏极电极。
294.源极/漏极连接介层窗1112透过基材将第一源极/漏极电极1122电性连接第二源极/漏极电极1122’。栅极介层窗1114透过基材将第一栅极结构1132a电性连接第三栅极结构1132a’。在此技术领域中具有通常知识者将理解，使用以上所描述的材料及制程来形成双面场效晶体管1100的布局的组件，为了简洁起见，此处不再重复。
295.图12是绘示依照一些实施方式的双面场效晶体管结构1200的布局的视图。为了清楚表示附图，未标示双面场效晶体管1200的布局中的所有元件。提供图例以有助于理解双面场效晶体管1200的布局中的不同符号。相较于双面场效晶体管1100(图11)的布局，双面场效晶体管1200的布局中的主动区的尺寸更小。较小的主动区减少了双面场效晶体管1200的布局的尺寸，也减少了切换速度。双面场效晶体管结构1200的布局包含将形成于基材的第一侧上的第一单元1120的布局，以及将形成于基材的相对于第一侧的第二侧上的第二单元1230的布局。
296.第一单元1220包含多个布线轨道1206。布线轨道1206为可形成比双面场效晶体管结构1200的布局中的元件离基材远一个层级的导电线的位置。第一单元1220还包含第一主动区1215a及与第一主动区1215a隔开的第二主动区1215b。在一些实施方式中，第一主动区1215a及第二主动区1215b包含一或多个纳米片。第一单元1220还包含与第一主动区1215a有关的第一源极/漏极电极1222。第一单元1220还包含第一栅极结构1232a及第二栅极结构1232b，第一栅极结构1232a及第二栅极结构1232b的每一者与第一主动区1215a及第二主动区1215b均有关。
297.第二单元1230包含多个布线轨道1206。布线轨道1206为可形成比双面场效晶体管结构1200的布局中的元件离基材远一个层级的导电线的位置。第二单元1230还包含第三主动区1215a’及与第三主动区1215a’隔开的第四主动区1215b’。在一些实施方式中，第三主动区1215a’及第四主动区1215b’包含一或多个纳米片。第二单元1230还包含与第三主动区1215a’有关的第二源极/漏极电极1222’。第二单元1230还包含第三栅极结构1232a’及第四栅极结构1232b’，第三栅极结构1232a’及第四栅极结构1232b’的每一者与第三主动区1215a’及第四主动区1215b’均有关。第二单元1230还包含连接器1240，连接器1240将与第三主动区1215a’有关的源极/漏极电极电性连接与第四主动区1215b’有关的源极/漏极电极。
298.源极/漏极连接介层窗1212透过基材将第一源极/漏极电极1222电性连接第二源极/漏极电极1222’。栅极介层窗1214透过基材将第一栅极结构1232a电性连接第三栅极结构1232a’。在此技术领域中具有通常知识者将理解，使用以上所描述的材料及制程来形成双面场效晶体管1200的布局的组件，为了简洁起见，此处不再重复。
299.图13是绘示依照一些实施方式的双面场效晶体管结构1300的布局的视图。为了附
图的清楚，未标示双面场效晶体管1300的布局中的所有元件。提供图例以有助于理解双面场效晶体管1300的布局中的不同符号。双面场效晶体管结构1300的布局包含将形成于基材的第一侧上的第一单元1320的布局，以及将形成于基材的相对于第一侧的第二侧上的第二单元1330的布局。
300.第一单元1320包含多个布线轨道1306。布线轨道1306为可形成比双面场效晶体管结构1300的布局中的元件离基材远一个层级的导电线的位置。第一单元1320还包含第一主动区1315a及与第一主动区1315a隔开的第二主动区1315b。在一些实施方式中，第一主动区1315a及第二主动区1315b包含一或多个纳米片。第一单元1320还包含与第一主动区1315a有关的第一源极/漏极电极1322。第一单元1320还包含第一栅极结构1332a及第二栅极结构1332b，第一栅极结构1332a及第二栅极结构1332b的每一者与第一主动区1315a及第二主动区1315b均有关。
301.第二单元1330包含多个布线轨道1306。布线轨道1306为可形成比双面场效晶体管结构1300的布局中的元件离基材远一个层级的导电线的位置。第二单元1330还包含第三主动区1315a’及与第三主动区1315a’隔开的第四主动区1315b’。在一些实施方式中，第三主动区1315a’及第四主动区1315b’包含一或多个纳米片。第二单元1330还包含与第三主动区1315a’有关的第二源极/漏极电极1322’。第二单元1330还包含第三栅极结构1332a’及第四栅极结构1332b’，第三栅极结构1332a’及第四栅极结构1332b’的每一者与第三主动区1315a’及第四主动区1315b’均有关。第二单元1330还包含连接器1340，连接器1340将与第三主动区1315a’有关的源极/漏极电极电性连接与第四主动区1315b’有关的源极/漏极电极。
302.源极/漏极连接介层窗1312透过基材将第一源极/漏极电极1322电性连接第二源极/漏极电极1322’。栅极介层窗1314透过基材将第一栅极结构1332a电性连接第三栅极结构1332a’。在此技术领域中具有通常知识者将理解，使用以上所描述的材料及制程来形成双面场效晶体管1300的布局的组件，为了简洁起见，此处不再重复。
303.图14是绘示依照一些实施方式的集成电路(ic)制造系统1400及与其相关的集成电路制造流程的方块图。在一些实施方式中，基于布局图，使用集成电路制造系统1400来制造(a)一或多个半导体罩幕、或(b)一层半导体集成电路中的至少一组件的至少一者。
304.在图14中，集成电路制造系统1400包含实体，例如设计公司1420、光罩公司1430、以及集成电路制造商/制造业(“fab”)1450，他们在关于制造集成电路元件1460的设计、发展、以及制造循环及/或服务上彼此互动。。集成电路制造系统1400中的实体透过通讯网络连接。在一些实施方式中，此通讯网络为单一网络。在一些实施方式中，此通讯网络为各种不同网络，例如内联网及互联网。此通讯网络包含有线及/或无线通讯通道。每个实体与一或多个其他实体互动，且提供服务给一或多个其他实体及/或从一或多个其他实体接收服务。在一些实施方式中，单一较大的公司拥有设计公司1420、光罩公司1430、以及集成电路制造商/制造业1450中之二或多个。在一些实施方式中，设计公司1420、光罩公司1430、以及集成电路制造商/制造业1450中之二或多个共存于共用设施中，且使用共用资源。
305.设计公司(或设计团队)1420产生集成电路设计布局图1422。集成电路设计布局图1422包含为集成电路元件1460设计的各种几何图案。这些几何图案对应于组成欲制造的集成电路元件1460的多个组件的金属、氧化物、或半导体层的图案。各种层结合以形成各种集
成电路特征。举例而言，一部分的集成电路设计布局图1422包含欲形成于半导体基材(例如硅晶圆)中的各种集成电路特征，例如主动区、栅极电极、通道条(channel bar)的源极与漏极、源极电极、漏极电极、层间互连的金属线或介层窗、以及用于接合垫的开口，以及设于半导体基材上的各种材料层。设计公司1420执行适当设计程序，以形成集成电路设计布局图1422。设计程序包含逻辑设计、实体设计、或布局布线中的一或多者。集成电路设计布局图1422以具有几何图案的信息的一或多个数据文件呈现。举例而言，集成电路设计布局图1422可以gdsii文件格式或dfii文件格式表示。
306.光罩公司1430包含光罩数据准备1432及罩幕制造1444。光罩公司1430使用集成电路设计布局图1422来制造一或多个光罩1445，光罩1445欲用来依照集成电路设计布局图1422制造集成电路元件1460的各种层。光罩公司1430进行光罩数据准备1432，其中将集成电路设计布局图1422转译成代表性数据文件(rdf)。光罩数据准备1432提供代表性数据文件给光罩制造1444。光罩制造1444包含光罩幕制造机。光罩制造机将代表性数据文件转换成基材，例如光罩1445或半导体晶圆1453上的影像。光罩数据准备1432处理设计布局图1422，以使集成电路设计布局图符合光罩制造机的特定特性及/或集成电路制造商/制造业1450的要求。在图14中，光罩数据准备1432及光罩幕制造1444绘示为独立的构件。在一些实施方式中，光罩数据准备1432及光罩制造1444可统称为光罩数据准备。
307.在一些实施方式中，罩幕数据准备1432包含光学近接修正(opc)，光学近接修正使用微影增强技术来补偿成像误差，例如那些可能源自于绕射、干涉、其他制程影响、或类似因素所引发。光学近接修正校正集成电路设计布局图1422。在一些实施方式中，光罩数据准备1432包含进一步的解析度增强技术(ret)，例如离轴照明、次解析度辅助特征、相移光罩、其他适合的技术、类似技术、或其组合。在一些实施方式中，亦使用反向微影技术(ilt)，其将光学近接修正视为逆成像问题。
308.在一些实施方式中，光罩数据准备1432包含光罩规则检查器(mrc)，光罩规则检查器检查集成电路设计布局图1422，此集成电路设计布局图1422已经历利用一组光学近接修正的程序，且这组光罩创造规则包含特定几何及/或连接的限制，以确保足够的裕度、说明半导体制造制程中的变化性、及类似者。在一些实施方式中，光罩规则检查器修改集成电路设计布局图1422，以补偿光罩制造1444期间的限制，其为了符合光罩创造规则而可能取消光学近接修正所进行的修改的一部分。
309.在一些实施方式中，光罩数据准备1432包含微影制程检查(lpc)，微影制程检查模拟将由集成电路制造商/制造业1450执行以制造集成电路元件1460的处理。微影制程检查根据集成电路设计布局图1422模拟此处理，以产生模拟的制造元件，例如集成电路元件1460。微影制程检查模拟中的处理参数可包含与集成电路制造的整个过程的各种制程有关的参数、与用来制造集成电路的机台有关的参数、及/或制造制程的其他方面。微影制程检查考虑多个因素，例如空间影像对比、聚焦深度(“dof”)、光罩幕错误增强因子(“meef”)、其他适合因素、以及类似因素或其组合。在一些实施方式中，由微影制程检查创造出模拟的制造元件后，若模拟元件在形状上不够接近来满足设计规则，重复光学近接修正及/或光罩规则检查器，以进一步改进集成电路设计布局图1422。
310.应理解的是，为了清楚起见而简化了光罩数据准备1432的以上描述。在一些实施方式中，光罩数据准备1432包含额外的特征，例如逻辑操作(lop)，以依照制造规则修改集
成电路设计布局图1422。额外地，可以各种不同的顺序来执行在光罩数据准备1432期间应用于集成电路设计布局图1422的制程。
311.于光罩数据准备1432后与光罩制造1444期间，根据修改的集成电路设计布局图1422来制造光罩1445或一组光罩1445。在一些实施方式中，光罩制造1444包含根据集成电路设计布局图1422来进行一或多到微影曝光。在一些实施方式中，根据修改的集成电路设计布局图1422，使用电子束(e-beam)或多重电子束机制来形成图案于光罩(光罩或倍缩光罩)1445上。可使用各种技术来形成光罩1445。在一些实施方式中，使用二元技术来形成光罩1445。在一些实施方式中，光罩图案包含数个不透光区及数个透光区。用以曝光已涂布于晶圆上的影像敏感材料层(例如，光阻)的辐射束，例如紫外光(uv)束，为不透光区所阻隔，但穿过透光区。在一例子中，二元光罩形式的光罩1445的包含透明基材(例如，熔融石英)及涂布于二元光罩的不透光区中的不透光材料(例如，铬)。在另一例子中，使用相移技术来形成光罩1445。在一相移光罩(psm)形式的光罩1445中，形成于相移光罩上的图案中的多个特征配置以具有适当的相位差，借以提高解析度及成像品质。在多个例子中，相移光罩可为衰减式相移光罩或交替式相移光罩。由光罩制造1444产生的(一或多个)光罩应用在各种制程中。举例而言，在离子植入制程中使用(这些)光罩来形成多个掺杂区于半导体晶圆1453中、在蚀刻制程中形成多个蚀刻区于半导体晶圆1453中、及/或在其它合适的制程中。
312.集成电路制造商/制造业1450为集成电路制造公司，其包含制造各种不同集成电路产品的一或多个制造实体。在一些实施方式中，集成电路制造商/制造业1450为半导体代工厂。举例而言，可有多个集成电路产品的前端制造(前端产线(feol)制造)的制造实体，而第二制造实体可提供集成电路产品的互连及封装的后端制造(后端产线(beol)制造)，且第三制造实体可提供代工产业的其他服务。
313.集成电路制造商/制造业1450包含制造工具1452，制造工具1452配置以在半导体晶圆1453上执行多个制造操作，借此可依照(一或多个)光罩，例如光罩1445，来制造集成电路元件1460。在多个实施方式中，制造工具1452包含一或多个晶圆步进机、离子植入机、光阻涂布仪、例如化学气相沉积腔室或低压化学气相沉积炉的制程腔室、化学机械研磨系统、电蚀刻系统、晶圆清洁系统、或能够进行如在此所讨论的一或多个适合的制造制程的其他制造设备。
314.集成电路制造商/制造业1450使用由光罩公司1430所制造的(一或多个)光罩1445来制造集成电路元件1460。因此，集成电路制造商/制造业1450至少间接使用集成电路设计布局图1422来制造集成电路元件1460。在一些实施方式中，集成电路制造商/制造业1450使用(一或多个)光罩1445来制造半导体晶圆1453，以形成集成电路元件1460。在一些实施方式中，集成电路制造包含至少间接根据集成电路设计布局图1422来进行一或多道微影曝光。半导体晶圆1453包含硅基材、或具有材料层于其上的其他适合基材。半导体晶圆1453还包含一或多个各种掺杂区、介电特征、多层互连、以及类似者(已相继的制造步骤行程)。
315.图15是绘示依照一些实施方式的电子设计自动化(eda)系统1500的方块图。
316.在一些实施方式中，电子设计自动化系统1500包含自动布局布线系统。依照一或多个实施方式，在此描述的设计布局图的方法代表有线布线排列，依照一些实施方式可例如使用电子设计自动化系统1500来执行。
317.在一些实施方式中，电子设计自动化系统1500为通用运算元件，其包含处理器
1502及非暂态计算机可读取储存媒体1504。除此之外，使用计算机程序码1506，即一组可执行的指令来编码，即储存计算机可读取储存媒体1504。由硬件处理器1502执行计算机程序码1506表示(至少部分地)依照一或多个实施方式来进行在此所述的部分或全部方法(此后，所述过程及/或方法)的电子设计自动化机台。
318.处理器1502透过总线1508电性耦合至计算机可读取储存媒体1504。处理器1502亦透过总线1508电性耦合至输入/输出接口1510。网络接口1512亦透过总线1508电性连接处理器1502。网络接口1512连接网络1514，如此处理器1502及计算机可读取储存媒体1504能够透过网络1514连接外部元件。处理器1502配置以执行编码于计算机可读取储存媒体1504中的计算机程序码1506，以使电子设计自动化系统1500可用来进行一部分或全部的所提及的制程及/或方法。在一或多个实施方式中，处理器1502为中央处理单元(cpu)、多重处理器、分布处理系统、特殊应用集成电路(asic)、及/或适合的处理单元。
319.在一或多个实施方式中，计算机可读取储存媒体1504为电子、磁力、光学、电磁、红外线、及/或半导体系统(或设备或元件)。举例而言，计算机可读取储存媒体1504包含半导体或固态记忆体、磁带、可移除计算机磁片、随机存取记忆体(ram)、只读记忆体(rom)、硬磁盘、及/或光盘。在使用光盘的一或多个实施方式中，计算机可读取储存媒体1504包含光盘只读记忆体(cd-rom)、光盘读写(cd-r/w)、及/或数字影音光盘(dvd)。
320.在一或多个实施方式中，储存媒体1504储存计算机程序码1506，计算机程序码1506配置以使电子设计自动化系统1500(其中这样的执行代表(至少部分)电子设计自动化机台)可用来进行一部分或全部的所提及的制程及/或方法。在一或多个实施方式中，储存媒体1504储存包含在此揭露的标准单元的标准单元的单元库1507。
321.电子设计自动化系统1500包含输入/输出接口1510。输入/输出接口1510耦合至外部电路。在一或多个实施方式中，输入/输出接口1510包含键盘、键板、鼠标、轨迹球、轨迹板、触控式屏幕、及/或指标方向键，以传达信息及命令至处理器1502。
322.电子设计自动化系统1500亦包含耦合至处理器1502的网络接口1512。透过输入/输出接口1510接收的信息包含指示、数据、设计规则、标准单元的元件库、及/或由处理器1502处理的其他参数。信息透过总线1508传送至处理器1502。电子设计自动化系统1500配置以透过输入/输出接口来接收与使用者界面有关的信息。信息储存于储存媒体1504中，以作为使用者界面(ui)1542。
323.在一些实施方式中，所述制程及/或方法的一部分或全部实现为由处理器执行的独立操作的软件应用。在一些实施方式中，所述制程及/或方法的一部分或全部实现为额外软件应用的一部分的软件应用。所述制程及/或方法的一部分或全部实现为软件应用的插件。所述制程及/或方法的一部分或全部实现为电子设计自动化机台的一部分的软件应用。在一些实施方式中，所述制程及/或方法的一部分或全部实现为由电子设计自动化系统1500所用的软件应用。在一些实施方式中，使用工具，例如cadence design systems公司提供的或另一适合的布局产生机台来产生包含标准单元的布局图。
324.在一些实施方式中，制程实现为储存于非暂态计算机可读取记录媒体中的程序的功能。非暂态计算机可读取记录媒体的例子包含但不限于外部/可移动及/或内部/内建储存装置或记忆体单元，例如光盘，如数字影音光盘；磁片，如硬盘；半导体记忆体，如只读记忆体、随机存取记忆体、以及记忆卡；及类似者中的一或多者。
325.关于集成电路(ic)制造系统(例如，图15的电子设计自动化系统1500)以及与其有关的集成电路制造流程的详细信息可见于例如在2016年2月9日获准的美国专利号9256709、2015年10月1日公开的美国早期公开号20178429、2014年2月6日公开的美国早期公开号20140040838、以及2007年8月21日获准的美国专利号7260442中，每个实体借此以参考方式并入。
326.此描述的一态样是关于一种半导体元件。此半导体元件包含基材及位于基材的第一侧上的第一主动区。此半导体元件还包含围绕第一主动区的第一部分的第一栅极结构。半导体元件还包含位于基材的第二侧上的第二主动区，其中第二侧相对于第一侧。此半导体元件还包含围绕第二主动区的第一部分的第二栅极结构。此半导体元件还包含延伸穿过基材的栅极介层窗，其中栅极介层窗直接连接第一栅极结构，且栅极介层窗直接连接第二栅极结构。在一些实施方式中，栅极介层窗具有锥状轮廓。在一些实施方式中，栅极介层窗具有均匀的宽度。在一些实施方式中，此半导体元件还包含导线，其中第一栅极结构位于导线与基材之间；以及第一介层窗，其中第一介层窗将导线电性连接第一栅极结构。在一些实施方式中，第一介层窗对准栅极介层窗。在一些实施方式中，第一介层窗的尺寸等于栅极介层窗的尺寸。在一些实施方式中，此半导体元件还包含围绕第一主动区的第二部分的第一源极/漏极(s/d)电极；围绕第二主动区的第二部分的第二源极/漏极电极；以及延伸穿过基材的源极/漏极连接介层窗，其中源极/漏极连接介层窗直接连接第一源极/漏极电极，且源极/漏极连接介层窗直接连接第二源极/漏极电极。在一些实施方式中，源极/漏极连接介层窗的平行于基材的第一侧的宽度等于第一源极/漏极电极的宽度。在一些实施方式中，源极/漏极连接介层窗具有锥状轮廓。在一些实施方式中，源极/漏极连接介层窗具有均匀的宽度。在一些实施方式中，此半导体元件包含围绕第一主动区的第三部分的第三源极/漏极电极；以及围绕第二主动区的第三部分的第四源极/漏极电极，其中位于第三源极/漏极电极与第四源极/漏极电极之间的基材的区域不含导电元件。在一些实施方式中，此半导体元件还包含围绕第一主动区的第二部分的第三栅极结构；围绕第二主动区的第二部分的第四栅极结构；以及延伸穿过基材的第二栅极介层窗，其中第二栅极介层窗直接连接第三栅极结构，且第二栅极介层窗直接连接第四栅极结构。在一些实施方式中，第一主动区包含至少一个纳米片。
327.此描述的一态样是关于一种半导体元件的制造方法。此方法包含形成第一主动区于基材的第一侧上。此方法还包含形成第一源极/漏极(s/d)电极围绕第一主动区的第一部分。此方法还包含形成源极/漏极连接介层窗延伸穿过基材。此方法还包含将基材翻转。此方法还包含形成第二主动区于基材的第二侧上，其中基材的第二侧相对于基材的第一侧。此方法还包含形成第二源极/漏极电极围绕第二主动区的第一部分，其中源极/漏极连接介层窗直接连接第一源极/漏极电极及第二源极/漏极电极二者。在一些实施方式中，此方法还包含形成第一栅极结构围绕第一主动区的第二部分；形成第二栅极结构围绕第二主动区的第二部分；以及形成栅极介层窗延伸穿过基材，其中栅极阶层窗直接接触第一栅极结构及第二栅极结构二者。在一些实施方式中，形成源极/漏极连接介层窗发生于形成第一源极/漏极电极之前及形成第二源极/漏极电极之前。在一些实施方式中，形成源极/漏极连接介层窗发生于形成第一源极/漏极电极之后。在一些实施方式中，将基材翻转发生于形成源极/漏极连接介层窗之前。在一些实施方式中，形成源极/漏极连接介层窗包含形成源极/漏
极连接介层窗具有与第一源极/漏极电极相同的平行于基材的第一侧的宽度。
328.此描述的一态样是关于一种半导体元件的设计方法。此方法包含接收元件的布局，其中元件设计以将形成于基材的单一侧上，且布局包含多个布线轨道。此方法还包含沿第一方向切开布局，其中第一方向平行于多个布线轨道或垂直于多个布线轨道。此方法还包含基于切开的位置将切开的布局分成第一单元及第二单元，其中第一单元包含第一栅极结构，第二单元包含第二栅极结构。此方法还包含将栅极介层窗插入第一单元或第二单元中，其中将栅极介层窗置于适当的位置以直接连接第一栅极结构及直接连接第二栅极结构。
329.以上概述数个实施方式的特征，使熟悉此技艺者可更佳地理解本揭露的态样。熟悉此技艺者应理解，他们可轻易地利用本揭露作为基础来设计或修饰其他制程及结构，以实现与在此所介绍的实施方式相同的目的及/或达成相同优势。熟悉此技艺者也应了解这种均等的架构并未脱离本揭露的精神与范畴，且他们可在不偏离本揭露的精神与范畴下在此做出各种改变、替换、以及变动。