1.本发明大体上涉及屏蔽的半导体电子装置封装。更具体来说，本发明涉及一种一体地形成于电子装置封装内的电磁干扰(emi)屏蔽件。
背景技术：2.半导体电子装置封装用于各种电子装置应用中。此类电子装置封装可以包括集成电路、传感器组件等，它们通常通过用环氧树脂材料、热固性材料、热塑性树脂等包封而免受外部环境影响。此种封装实现免受灰尘、湿度和其它环境因素的影响，这些因素可能会破坏或不可恢复地损坏组件的电路。一些半导体电子装置封装可以包括两个或更多个半导体管芯的堆叠结构。这些管芯可以经由有时称为键合线的电互连件彼此电连接。另外的电互连件可以将管芯中的一个或多个连接到例如引线框架的底层衬底。外部源可能产生可能会不利地影响半导体管芯之间的电互连件的电磁干扰(emi)，这又会在最终用途应用中导致静电放电(esd)故障。
技术实现要素：3.在所附权利要求书中限定本公开的各方面。
4.在第一方面中，提供一种电子装置封装，包括：衬底；第一管芯，所述第一管芯耦合到所述衬底；第二管芯，所述第二管芯与所述第一管芯耦合；间隔元件，所述间隔元件耦合到所述第二管芯以形成包括所述第一管芯、所述第二管芯和所述间隔元件的堆叠结构；以及导电屏蔽件，所述导电屏蔽件覆盖所述堆叠结构，所述导电屏蔽件具有物理地耦合到所述间隔元件的第一端以及物理地耦合到所述衬底的第二端。
5.在第二方面中，提供一种制造电子装置封装的方法，包括：将第一管芯耦合到所述衬底；将第二管芯与所述第一管芯耦合；将间隔元件耦合到所述第二管芯以形成包括所述第一管芯、所述第二管芯和所述间隔元件的堆叠结构；将导电屏蔽件的第一端物理地耦合到所述间隔元件；以及将所述导电屏蔽件的第二端物理地耦合到所述衬底，使得所述导电屏蔽件覆盖所述堆叠结构。
6.在第三方面中，提供一种电子装置封装，包括衬底；第一管芯，所述第一管芯耦合到所述衬底，所述第一管芯具有第一有源表面以及形成于所述第一有源表面上的第一键合垫；第二管芯，所述第二管芯与所述第一管芯耦合，所述第二管芯具有第二有源表面以及形成于所述第二有源表面上的第二键合垫；间隔元件，所述间隔元件耦合到所述第二管芯的所述第二有源表面以形成包括所述第一管芯、所述第二管芯和所述间隔元件的堆叠结构，所述间隔元件表征为在所述第二有源表面上方的第一高度；键合线，所述键合线将所述第一和第二键合垫电互连，所述第二键合线延伸到在所述第二管芯的所述第二有源表面上方的第二高度，所述第二高度小于所述第一高度；导电屏蔽件，所述导电屏蔽件覆盖所述堆叠结构和所述键合线，所述导电屏蔽件具有物理地耦合到所述间隔元件的第一端以及物理地耦合到所述衬底的第二端；以及模制化合物，所述模制化合物包封所述衬底、所述堆叠结
构、所述键合线以及所述导电屏蔽件。
附图说明
7.附图用来另外示出各种实施例并解释根据本发明的所有各种原理和优点，在附图中的类似附图标记指代贯穿不同视图的相同的或功能类似的元件，各图不一定按比例绘制，附图与下文的详细描述一起并入本说明书并且形成本说明书的一部分。
8.图1示出电子装置封装的侧视图；
9.图2示出根据实施例的图1的电子装置封装的内部组件的侧视图；
10.图3示出在初始制造阶段期间电子装置封装的组件的透视图；
11.图4示出在后续制造阶段处电子装置封装的例子的放大局部俯视图；
12.图5示出在图4中所示的后续制造阶段处电子装置封装的例子的局部侧视图；以及
13.图6示出根据另一实施例的用于制造包括一体地形成于其中的电磁干扰(emi)屏蔽件的电子装置封装的方法的流程图表示。
具体实施方式
14.总而言之，本公开涉及一种电子装置封装，所述电子装置封装具有一体地形成于电子装置封装内的电磁干扰(emi)屏蔽件，以及涉及一种制造电子装置封装的方法。更具体来说，电子装置封装包括管芯的堆叠结构，其中最底部管芯耦合到衬底。例如键合线的电互连件可以连接在堆叠结构的管芯之间。间隔元件附接到堆叠结构的最顶部管芯，并且导电屏蔽件覆盖管芯的堆叠结构。屏蔽件的一端附接到间隔元件且屏蔽件的相对端附接到衬底。屏蔽件可以至少为堆叠结构的管芯之间的电互连件提供emi屏蔽。另外，间隔元件具有限定厚度，所述厚度允许键合线与屏蔽件之间具有足够间隙以防止键合线和emi屏蔽件电短路。又另外，电子装置封装可以进行包覆模制并且间隔元件可以用于从模制化合物更均匀地分布施加在堆叠结构上的应力。
15.提供本公开是为了以能够实现的方式进一步解释根据本发明的至少一个实施例。另外提供本公开以加强对本公开的发明性原理和优点的理解和了解，而不是以任何方式限制本发明。本发明仅通过所附权利要求书界定，包括在本技术及提出的那些权利要求的全部等效物的未决期间所进行的任何修正。
16.应理解，例如第一和第二、顶部和底部等相关术语(如果存在的话)的使用仅用于区分实体或动作，而不必要求或意指在此类实体或动作之间的任何实际此种关系或次序。
17.参考图1和2，图1示出电子装置封装20的侧视图且图2示出根据实施例的电子装置封装20的内部组件的侧视图。一般来说，电子装置封装20包括在此例子中称为引线框架22的衬底。第一管芯24耦合到引线框架22，第二管芯26与第一管芯24耦合，并且间隔元件28耦合到第二管芯26。第一管芯24、第二管芯26和间隔元件28共同地形成堆叠结构30。
18.第一管芯24和第二管芯26可以是各种集成电路(ic)、传感器管芯等等中的任一个。在此例子中，第一管芯24可以是专用集成电路(asic)并且第二管芯26可以是传感器管芯。第一管芯24可以被配置成适当地处理从传感器管芯26输出的信号。因此，第一管芯24具有第一有源表面32以及形成于第一有源表面32上的一个或多个第一键合垫34(参见图3)。第二管芯26具有第二有源表面36以及形成于第二有源表面36上的一个或多个第二键合垫
38(参见图3)。电子装置封装20还包括将第一键合垫34和第二键合垫38适当地互连的一条或多条键合线40。将第一管芯24和第二管芯26互连的键合线40将在本文中称为芯片间键合线40。尽管堆叠结构30仅包括两个管芯(例如，第一管芯24和第二管芯26)和间隔元件28，但是应理解，堆叠结构可以包括经由芯片间键合线40互连的多于两个管芯。例如，一个或多个中介管芯可以位于第一管芯24与第二管芯26之间。在此配置中，第二管芯26通过中介管芯与第一管芯24耦合。
19.芯片间键合线40易受外部emi影响，所述外部emi可能在最终用途应用中引起静电放电(esd)故障。根据实施例，导电屏蔽件42直接覆盖堆叠结构30和芯片间键合线40。导电屏蔽件42可以由具有足以阻挡外部emi的厚度的金属层(例如，铝、铜、银、碳等等)形成。导电屏蔽件42具有物理地耦合到间隔元件28的第一端44以及物理地耦合到引线框架22的第二端46。除了用于将导电屏蔽件42物理地耦合到间隔元件28和引线框架22中的每一个的紧固材料之外，术语“物理地耦合”指代不通过中介组件的直接连接。覆盖芯片间键合线40的导电屏蔽件42因此可以为第一管芯24与第二管芯26之间的芯片间键合线40提供屏蔽，以免受外部emi的影响。
20.在此例子中，屏蔽件42的第二端46耦合到与第一管芯24的外周边的第一部分(例如，一个侧壁48)相邻的引线框架22，并且屏蔽件42是悬臂式结构，使得导电屏蔽件42不与第一管芯24的外周边的其余部分(例如，其它三个侧面)相邻。因此，另外的键合线50可以在第一管芯24的第一有源表面32上的另外的键合垫52(参见图3)与引线框架22上的键合位点54之间互连。因此，键合线50在本文中可以称为芯片外键合线50。键合位点54可以从堆叠结构30移开，并且键合位点54(以及因此芯片外键合线50)可以与引线框架22上的另外的组件56电互连。这些另外的组件56可以包括电容器、电阻器，或任何其它合适的无源和/或有源组件。
21.在所说明的例子中，导电屏蔽件42覆盖堆叠结构30和芯片间键合线40，但是不覆盖键合位点54和另外的组件56。因此，导电屏蔽可以仅位于具有暴露于外部emi的最大电势的位置处。在其它实施例中，导电屏蔽件42可以延伸超出堆叠结构30，以在具有暴露于外部emi的显著电势的其它位点处提供屏蔽。在又其它实施例中，多个导电屏蔽件42可以用于适当地覆盖其它半导体管芯堆叠。因此，可以使屏蔽件42尽可能小以在需要时提供emi屏蔽，同时相较于包括覆盖整个电子装置封装的接地金属壳体或盖的配置实现重量、尺寸和成本节省。
22.电子装置封装20的内部组件可以例如用环氧树脂材料、热固性材料或热塑性树脂包封在模制化合物58中，以免受灰尘、湿度和其它环境因素的影响。间隔元件28的存在可以用于一般大体上从模制化合物58均匀地分布施加在屏蔽件42和堆叠结构30上的应力。应注意，图1中示出模制化合物58，其中一条或多条引线60从模制化合物58延伸。模制化合物58在图2中通过虚线表示，使得可以看到电子装置封装20的内部组件。
23.图3示出在初始制造阶段期间的电子装置封装(例如，图1到2的封装20)的组件的透视图。在此例子中，第一管芯24已耦合到衬底(例如，引线框架22)的管芯垫62，并且第二管芯26已耦合到第一管芯24的第一有源表面32。第一管芯24和第二管芯26可以通过例如标准的堆叠管芯附接取放工艺适当地附接。芯片间键合线40连接在第一管芯24的第一有源表面32上的一个或多个第一键合垫34与第二管芯26的第二有源表面36上的一个或多个第二
键合垫38之间。另外，组件56耦合到引线框架22并且芯片外键合线50连接在另外的键合垫52与键合位点54之间。键合线40、50可以使用例如引线键合技术适当地形成。
24.现在参考图4到5，图4示出在后续制造阶段处电子装置封装(例如，图1到2的封装20)的例子的放大局部俯视图，并且图5示出在图4中所示的后续制造阶段处电子装置封装(例如，图1到2的封装20)的例子的局部侧视图。在所说明的后续制造阶段中，间隔元件28物理地耦合到第二管芯26的有源表面36，使得形成包括第一管芯24、第二管芯26和间隔元件28的堆叠结构30。间隔元件28可以是“虚拟管芯”，因为所述间隔元件不包括电功能特征或电路，并且不电耦合到第一管芯24和第二管芯26。在一些实施例中，虚拟管芯28可以由裸硅形成并且与第一管芯24和第二管芯26电绝缘。借助于实例，通过将非导电环氧树脂或管芯附接膜用作紧固件64的芯片叠芯片或堆叠管芯附接取放工艺，间隔元件28可以附接到第二管芯26的有源表面36。
25.导电屏蔽件42可以由引线框架(必需的单切工艺)或作为卷带配置中的单切段部分提供。导电屏蔽件42的第一端44物理地耦合到间隔元件28。在一些实施例中，屏蔽件42的第一端44使用例如非导电环氧树脂、硅酮粘合剂、非导电管芯附接膜等等非导电紧固件66物理地耦合到间隔元件28。另外，屏蔽件42的第二端46可以利用例如导电环氧树脂、硅酮、导电管芯附接膜等等导电紧固件68物理地耦合到衬底，例如引线框架22的管芯垫62。因此，引线框架22的管芯垫62可以充当导电屏蔽件42的接地路径。在一些实施例中，管芯垫62可以适当地设定大小以在芯片间键合线40下方延伸，使得芯片间键合线40插入于导电屏蔽件42与管芯垫62之间。因此，导电屏蔽件42和管芯垫62可以一起形成用于emi保护的“笼”。
26.在替代实施例中，衬底可以是非导电衬底，或者否则可以不电耦合到地。在此种配置中，屏蔽件42的第二端46可以以电气方式附接到延伸穿过衬底的导电端70，如通过图5中的例子所示。导电紧固材料通常包括但不限于环氧树脂、硅酮，和/或填充有银、铜、碳或其它导电颗粒的管芯附接膜。相反地，非导电紧固材料通常包括但不限于，环氧树脂、硅酮，和/或其中很大程度上不存在导电颗粒的管芯附接膜。此后，可以将非导电紧固件64、66和导电紧固件68固化以固定间隔元件28和屏蔽件42。
27.间隔元件28具有限定厚度，所述厚度允许芯片间键合线40与导电屏蔽件42之间具有足够间隙以防止芯片间键合线40和屏蔽件42电短路。因此，间隔元件28表征为在第二管芯26的第二表面36上方的第一高度72。一个或多个芯片间键合线40延伸到第二管芯26的第二表面36上方的第二高度74。第二高度74小于第一高度72，使得芯片间键合线40无法接触屏蔽件42。此后，图4到5中所示的配置可以使用模制化合物58(图1)包封以产生完整的电子装置封装20(图1)。
28.图6示出根据另一实施例的用于制造包括一体地形成于其中的电磁干扰(emi)屏蔽件的电子装置封装的过程80的流程图表示。可以执行制造过程80以产生包括间隔元件和导电屏蔽件的电子装置封装，从而为管芯的堆叠结构的芯片间键合线屏蔽外部emi。将结合单个电子装置封装的制造描述以下方法。然而，应理解，可以扩展制造过程80以同时制造多个装置封装。
29.在框82处，第一管芯耦合到衬底(例如，第一管芯24耦合到引线框架22，图3)。另外的组件也可以耦合到衬底(例如，另外的组件56耦合到引线框架22，图3)。在框84处，第二管芯与第一管芯耦合(例如，第二管芯26耦合到第一管芯24的第一有源表面32)。可以包括另
外的框(未示出)以将中介管芯附接在第一管芯与第二管芯之间，从而形成包括多于两个功能性半导体管芯的堆叠结构。在框86处，形成电互连件。这些电互连件可以包括芯片间键合线和/或芯片外键合线(例如，可以形成芯片间键合线40以建立第一管芯24与第二管芯26之间的电连接，并且可以形成芯片外键合线50以建立第一管芯24和/或第二管芯26与引线框架22和/或安装到引线框架22的组件56之间的电连接)。
30.在框88处，间隔元件(作为非功能虚拟管芯)耦合到最顶部功能管芯以产生堆叠结构(例如，间隔元件28使用非导电紧固件64耦合到第二管芯26的第二有源表面36以产生堆叠结构30，图6)。在框90处，导电屏蔽件物理地耦合到间隔元件(例如，屏蔽件42的第一端44使用非导电紧固件66附接到间隔元件28，图5)。在框92处，导电屏蔽件物理地耦合到衬底(例如，屏蔽件42的第二端46使用导电紧固件68附接到与第一管芯24的侧壁48邻近的引线框架22的管芯垫62)。在固化附接粘合剂(例如，紧固件64、66、68)之后，结构可以用模制化合物包封以产生电子装置封装(例如，用模制化合物58包封以产生电子装置封装20，图1)。此后，方法制造方法80可以结束。
31.应理解，图6中所描绘的过程框中的某些过程框可以彼此或与执行其它过程并行地执行。另外，可以修改图6中所描绘的过程框的特定次序，同时实现大体上相同的结果。例如，可以同时执行框90和92。另外或替代地，可以在框86之前执行框88。因此，此类修改预期包括在本发明主题的范围内。
32.本文描述的实施例需要一种电子装置封装，所述电子装置封装具有一体地形成于电子装置封装内的电磁干扰(emi)屏蔽件，以及一种制造电子装置封装的方法。更具体来说，电子装置封装包括管芯的堆叠结构，其中最底部管芯耦合到衬底。例如键合线的电互连件可以连接在堆叠结构的管芯之间。间隔元件附接到堆叠结构的最顶部管芯，并且导电屏蔽件覆盖管芯的堆叠结构。屏蔽件的一端附接到间隔元件且屏蔽件的相对端附接到衬底。屏蔽件可以至少为堆叠结构的管芯之间的电互连件提供emi屏蔽。另外，间隔元件具有限定厚度，所述厚度允许键合线与屏蔽件之间具有足够间隙以防止键合线和emi屏蔽件电短路。又另外，电子装置封装可以进行包覆模制并且间隔元件可以用于从模制化合物更均匀地分布施加在堆叠结构上的应力。
33.本公开旨在阐明使用根据本发明的各种实施例的方式而非限制本发明的真实、既定和公平的范围及精神。以上描述并不意图是详尽的或将本发明限于所公开的确切形式。鉴于以上教示，可以进行许多修改或变化。选择和描述实施例是为了提供对本发明的原理和本发明的实际应用的最佳说明，并且使本领域的技术人员能够在各种实施例中并用适合于所预期特定用途的各种修改来利用本发明。当根据清楚地、合法地并且公正地赋予的权利的广度来解释时，所有这样的修改和变化及其所有等效物均处于如由所附权利要求书所确定的本发明的保护范围内，并且在本专利申请的未决期间可以修正。