技术特征：
1.一种半导体装置的制造方法，具有以下工序：在第一导电型的第一半导体层形成沟槽；在所述沟槽内埋入第一绝缘膜；对所述第一绝缘膜进行蚀刻，使所述第一绝缘膜的上表面后退至比所述沟槽的开口靠下方，使所述沟槽的上部的侧壁从所述第一绝缘膜露出；从所述沟槽的所述上部的侧壁向所述第一半导体层注入第二导电型杂质并使其扩散，在所述第一半导体层处的与所述沟槽的所述上部相邻的区域形成第二导电型半导体区域；在形成所述第二导电型半导体区域后，在所述沟槽的所述上部的所述第一绝缘膜上形成栅极电极。2.根据权利要求1所述的半导体装置的制造方法，其中，所述半导体装置的制造方法还具有在所述沟槽的所述上部的侧壁形成第二绝缘膜的工序，通过所述第二绝缘膜将所述第二导电型杂质注入所述第一半导体层。3.根据权利要求1所述的半导体装置的制造方法，其中，所述半导体装置的制造方法还具有在将所述第一绝缘膜埋入所述沟槽内之前将导电体埋入所述沟槽内的工序。4.根据权利要求1所述的半导体装置的制造方法，其中，所述半导体装置的制造方法还具有以下工序：在形成所述第二导电型半导体区域后，在埋入所述栅极电极之前，对所述沟槽内的所述第一绝缘膜进行蚀刻，使所述第一绝缘膜的所述上表面后退至比所述第二导电型半导体区域的下端靠下方。5.根据权利要求1所述的半导体装置的制造方法，其中，所述沟槽具有在与所述沟槽的深度方向正交的第一方向上延伸的两个侧壁，从所述两个侧壁分别向所述第一半导体层注入所述第二导电型杂质。6.根据权利要求1所述的半导体装置的制造方法，其中，所述沟槽是包含三个以上的侧壁的多边形的孔，从所述三个以上的侧壁分别向所述第一半导体层注入所述第二导电型杂质。7.根据权利要求6所述的半导体装置的制造方法，其中，所述孔是包含六个所述侧壁的六边形。8.一种半导体装置，其具有：半导体部，具有第一导电型的第一半导体层；第一绝缘膜，形成于所述半导体部；栅极电极，设置于所述第一绝缘膜上；第二导电型半导体区域，设置于所述半导体部处的与所述栅极电极相邻的区域的所述第一半导体层上；第二绝缘膜，设置于所述栅极电极和所述第二导电型半导体区域之间；第一导电型半导体区域，设置于所述第二导电型半导体区域上，所述第二导电型半导体区域具有第一部分和第二部分，所述第一部分位于所述第二绝缘膜和所述第二部分之间，并与所述第二绝缘膜接触，所述第一部分的第二导电型杂质浓度比所述第二部分的第二导电型杂质浓度高。
9.根据权利要求8所述的半导体装置，其中，所述第一部分和所述第二绝缘膜的边界与所述第二部分相比向下方突出。10.根据权利要求8所述的半导体装置，其中，所述第二导电型半导体区域的下端位于比所述栅极电极的下端靠下方的位置。11.根据权利要求8所述的半导体装置，其中，所述第二导电型半导体区域的最下端位于所述第一部分和所述第二绝缘膜的边界。12.根据权利要求8所述的半导体装置，其中，所述半导体装置还具有：第一电极，与所述第一半导体层电连接；以及第二电极，与所述第一导电型半导体区域及所述第二导电型半导体区域电连接。13.根据权利要求12所述的半导体装置，其中，所述半导体装置还具有设置于所述第一绝缘膜内、并与所述第二电极电连接的场板电极。14.根据权利要求8所述的半导体装置，其中，所述栅极电极、所述第一导电型半导体区域及所述第二导电型半导体区域形成为条状。15.根据权利要求8所述的半导体装置，其中，所述栅极电极设置于孔内，该孔形成于所述半导体部，并包含三个以上的侧壁。
技术总结
实施方式的半导体装置的制造方法具有以下工序：在第一导电型的第一半导体层形成沟槽；在所述沟槽内埋入第一绝缘膜；对所述第一绝缘膜进行蚀刻，使所述第一绝缘膜的上表面后退至比所述沟槽的开口靠下方，使所述沟槽的上部的侧壁从所述第一绝缘膜露出；从所述沟槽的所述上部的侧壁向所述第一半导体层注入第二导电型杂质并使其扩散，在所述第一半导体层处的与所述沟槽的所述上部相邻的区域形成第二导电型半导体区域；在形成所述第二导电型半导体区域后，在所述沟槽的所述上部的所述第一绝缘膜上形成栅极电极。缘膜上形成栅极电极。缘膜上形成栅极电极。
技术研发人员：大麻浩平 富田幸太
受保护的技术使用者：东芝电子元件及存储装置株式会社
技术研发日：2021.08.02
技术公布日：2022/3/15