一种显示基板及显示装置的制作方法

1.本公开涉及显示技术领域，尤其涉及一种显示基板及显示装置。


背景技术：

2.相关技术中，在一些全面屏中，在显示基板上设有纵向goa信号走线(v-gate)和横向goa信号走线(h-gate)，h-gate与v-gate之间过孔相连。阵列基板行驱动(gate driver on array，简称goa)电路设置在dp侧(绑定侧)，并通过纵向goa信号走线(v-gate)引入显示屏的面内。
3.由于扫描时序的影响，v-gate与h-gate的接驳点(即过孔)位置在显示屏的面内呈v型线分布。由于接驳点处像素与其他像素的灰阶差异，表现为v型mura(不良)。


技术实现要素：

4.本公开实施例提供了一种显示基板及显示装置，解决v-gate与h-gate的接驳点(即过孔)位置在显示屏的面内呈v型线分布，造成的v型mura(不良)。
5.本公开实施例所提供的技术方案如下：一种显示基板，包括交叉设置的m条横向栅线和n条纵向栅线，所述横向栅线沿第一方向延伸设置，所述纵向栅线沿第二方向设置，n为大于1且小于或等于m的正整数，一个所述纵向栅线连接至对应的一个所述横向栅线上，且所述横向栅线和所述纵向栅线之间的多个接驳点以马赛克状分布在所述显示基板的显示区域内。
6.可选的，
7.所述显示基板包括显示区域及位于所述显示区域外围的外围区域，所述外围区域包括绑定区及位于所述绑定区对侧的对侧区，所述绑定区包括电路区及位于所述电路区与所述显示区域之间的转接区；
8.所述纵向栅线位于所述显示区域，所述纵向栅线包括靠近所述电路区的第一端；在所述转接区设有n条栅信号输出线，一条所述栅信号输出线对应连接一条所述纵向栅线；其中，所述栅信号输出线包括引出段和转接段，所述引出段和所述转接段中的至少一个与所述纵向栅线不同层设置，且所述引出段自所述电路区引出，所述引出段包括远离所述电路区的第二端，所述转接段与所述纵向栅线之间呈夹角，且所述转接段的一端连接所述引出段的第二端，与所述纵向栅线的第一端连接；
9.其中，至少部分所述栅信号输出线的转接段的另一端在所述横向栅线的延伸方向上横跨预定数量的数据线之后，与所述纵向栅线的第一端连接。
10.可选的，
11.n条所述纵向栅线至少分为n个周期单元，使得所述横向栅线和所述纵向栅线之间的多个接驳点周期性排布，n为大于或等于1的正整数。
12.可选的，每个所述周期单元内包括按照预设顺序编号的k条所述纵向栅线，每条所述纵向栅线的编号为gk，k为大于0小于或等于k的整数，k为大于1的正整数；
13.与k条所述纵向栅线对应连接的k条所述横向栅线沿所述纵向栅线的延伸方向依次排序设置，每条所述横向栅线的编号为gk；
14.与k条所述纵向栅线对应连接的k条所述栅信号输出线包括第一栅信号输出线，所述第一栅信号输出线的编号为gk，用于向编号相同的所述横向栅线提供驱动信号；
15.所述第一栅信号线的转接段横跨预定数量的数据线之后，与第一纵向栅线连接，所述第一纵向栅线的编号与对应的所述横向栅线的编号不同。
16.可选的，k条所述栅信号输出线的所述转接段均由相应的所述引出段的一端沿着相同的方向延伸设置。
17.可选的，k条所述栅信号输出线包括第一子栅信号输出线和第二子栅信号输出线，所述第一子栅信号输出线的转接段由相应的所述引出段的一端向第一方向延伸设置，所述第二子栅信号输出线的转接段由相应的所述引出段的一端向第二方向延伸，所述第一方向和所述第二方向相反。
18.可选的，所述显示基板还布设有与所述纵向栅线平行的l条数据线，l条数据线均匀分布于n个所述周期单元内，l为大于1的正整数。
19.可选的，每个所述周期单元在所述横向栅线的延伸方向上的尺寸与在所述纵向栅线的延伸方向上的尺寸的比值为1:3。
20.可选的，每个所述周期单元的面积大于或等于边长为4公分的正方形的面积。
21.本公开实施例还提供一种显示装置，包括上述的显示基板。
22.本公开实施例所带来的有益效果如下：所述横向栅线和所述纵向栅线之间的多个接驳点以马赛克状分布在所述显示基板的显示区域内，从而使得接驳点的v型线虚化，减小v-mura对画质的影响。
附图说明
23.图1表示相关技术中横向栅线与纵向栅线的接驳点的分布示意图一；
24.图2表示相关技术中横向栅线与纵向栅线的接驳点的分布示意图二；
25.图3表示本公开实施例中栅信号输出线的分布示意图；
26.图4表示本公开实施例中横向栅线与纵向栅线的接驳点的分布示意图一；
27.图5表示本公开实施例中横向栅线与纵向栅线的接驳点的分布示意图二。
具体实施方式
28.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
29.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其
等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
30.参考图1和图2，在显示基板上设有纵向goa信号走线(v-gate)2和横向goa信号走线(h-gate)1，h-gate与v-gate之间过孔相连。goa单元3分布于绑定侧，由于扫描时序的影响(图中箭头表示扫描方向)，v-gate与h-gate的接驳点(即过孔)位置在显示屏的面内呈v型线分布。v-gate与h-gate的接驳处，v-gate存在与像素电极(pixel)和数据线(data)的寄生电容，与其他位置正常像素电压产生δvp
′
，使得该位置像素充电率与其他位置有所差异，而接驳处呈v型，即表现为v-mura不良，以下具体介绍。
31.接驳点处像素(sub pixel)相比于其他正常像素(normal sub pixel)，由于v-gate与像素寄生电容的存在，产生δvp
′
。v-gate对像素电压影响分为三部分：1.v-gate与pixel之间的侧向电容在本行v-gate关断时产生的δvp
′
，叠加于tft cgson(当栅极打开时(高电位时)，栅极和漏极之间的寄生电容)导致的δvp；δvp
′
对已关断的pixel无影响；2.v-gate与pixel之间的侧向电容在下一行预充时，当前行v-gate关断对下一行pixel产生的δvp
′
，该部分由于pixel始终与本行data相连，故pixel电压决定于data电压，无影响；3.v-gate采用side by side(纵向栅线位于像素的侧边)设计，v-gate与data之间存在耦合电容，v-gate电压跳变会耦合data电压，进而影响pixel电压。
32.通过仿真模拟接驳处与正常pixelδvp
′
的差异，理论计算值l80 pattern下灰阶差异35ea，实际观察v-mura差异为7灰阶。目前较为有效的解决办法主要是通过pixel与v-gate之间的间距增加，并且pixe&v-gate间增加shelter bar(遮挡条)，降低v-gate对pixel拉动，同时增加v-gate&data间的距离，降低v-gate与data间耦合电容cgp，然而增大pixel&data到v-gate的间距，严重影响像素的开口率。
33.参考图3和图4，针对上述问题，本公开实施例提供一种显示基板，包括交叉设置的m条横向栅线1和n条纵向栅线2，所述横向栅线沿第一方向延伸设置，所述纵向栅线沿第二方向设置，n为大于1且小于或等于m的正整数，一个所述纵向栅线2连接至对应的一个所述横向栅线1上，且所述横向栅线1和所述纵向栅线2之间的多个接驳点10以马赛克状分布在所述显示基板的显示区域11内。
34.相对于图1，将呈v型线分布的接驳点10转换为以马赛克状分布在所述显示基板的显示区域11内，将接驳点10图案虚化，本公开在不影响像素开口率的情况下，降低了v-mura对画质的影响。
35.本实施例的一些实施方式中，所述显示基板包括显示区域11及位于所述显示区域11外围的外围区域，所述外围区域包括绑定区及位于所述绑定区对侧的对侧区，所述绑定区包括电路区12及位于所述电路区12与所述显示区域11之间的转接区13；
36.所述纵向栅线2位于所述显示区域11，所述纵向栅线2包括靠近所述电路区12的第一端；在所述转接区13设有n条栅信号输出线4，一条所述栅信号输出线4对应连接一条所述纵向栅线2；其中，所述栅信号输出线4包括引出段21和转接段22，所述引出段21和所述转接段22中的至少一个与所述纵向栅线2不同层设置，且所述引出段21自所述电路区12引出，所述引出段21包括远离所述电路区12的第二端，所述转接段22与所述纵向栅线2之间呈夹角，
且所述转接段22的一端连接所述引出段21的第二端，与所述纵向栅线2的第一端连接；
37.其中，至少部分所述栅信号输出线4的转接段22的另一端在所述横向栅线1的延伸方向上横跨预定数量的数据线之后，与所述纵向栅线2的第一端连接。
38.相关技术中，所述横向栅线1和所述纵向栅线2通过过孔连接，并以特定的扫描时序进行扫描，图1中编号相同的所述横向栅线1和所述纵向栅线2连接，使得所述横向栅线1和所述纵向栅线2的接驳点10的连线呈v型，本实施例中，所述栅信号输出线4的转接段22的另一端在所述横向栅线1的延伸方向上横跨预定数量的数据线之后，与所述纵向栅线2的第一端连接(参考图3和图4，图3中虚线表示栅信号输出线)，打乱栅信号进入显示区域11内的顺序，从而使得所述纵向栅线2和所述横向栅线1的接驳点10以马赛克状分布于所述显示基板的显示区域11内，即将图1中的v型线虚化，降低了v-mura对画质的影响。
39.所述纵向栅线2和所述横向栅线1的接驳点10的分布形式可以有多种，所述栅信号输出线4的转接段22横跨数据线的数量可以根据实际需要进行限定，只要打乱栅信号进入显示区域11内的顺序，从而使得所述纵向栅线2和所述横向栅线1的接驳点10的分布比较分散，散乱状分布，降低v-mura对画质的影响即可。
40.本实施例的一些实施方式中，n条所述纵向栅线2至少分为n个周期单元，使得所述横向栅线1和所述纵向栅线2之间的多个接驳点10周期性排布，n为大于或等于1的正整数。
41.采用上述技术方案，便于线路的分布，以及便于控制所述横向栅线1和所述纵向栅线2之间的多个接驳点10的分布。
42.本实施例的一些实施方式中，每个所述周期单元内包括按照预设顺序编号的k条所述纵向栅线2，每条所述纵向栅线2的编号为gk，k为大于0小于或等于k的整数，k为大于1的正整数；
43.与k条所述纵向栅线2对应连接的k条所述横向栅线1沿所述纵向栅线2的延伸方向依次排序设置，每条所述横向栅线1的编号为gk；
44.与k条所述纵向栅线2对应连接的k条所述栅信号输出线4包括第一栅信号输出线4，所述第一栅信号输出线4的编号为gk，用于向编号相同的所述横向栅线1提供驱动信号；
45.所述第一栅信号线的转接段22横跨预定数量的数据线之后，与第一纵向栅线2连接，所述第一纵向栅线2的编号与对应的所述横向栅线1的编号不同。
46.例如，每个所述周期单元内的k条所述纵向栅线2，沿着第一方向分为第一纵向栅线组和第二纵向栅线组，所述第一纵向栅线组中的纵向栅线2沿着远离所述第二纵向栅线组的方向依次编号为g2、g4、g6…gk
，所述第二纵向栅线组中的纵向栅线2沿着远离所述第一纵向栅线组的方向依次编号为g1、g3、g5…gk-1
，其中，k为大于零且小于或等于n的偶数；即所述第一纵向栅线组中的纵向栅线2的编号均为偶数，所述第二纵向栅线组中的纵向栅线2的编号均为奇数；
47.与k条所述纵向栅线2对应连接的k条所述横向栅线1，沿着所述纵向栅线2的延伸方向依次进行编号，每条所述横向栅线1的编号为gk；
48.与k条所述纵向栅线2对应连接的k条所述栅信号输出线4包括第一栅信号输出线4，所述第一栅信号输出线4的编号为gk，用于向编号相同的所述横向栅线1提供驱动信号，例如，编号为g1的所述栅信号输出线4通过对应的所述纵向栅线2向编号为g1的所述横向栅线1提供信号；
49.所述第一栅信号线的转接段22横跨预定数量的数据线之后，与第一纵向栅线2连接，所述第一纵向栅线2的编号与对应的所述横向栅线1的编号不同，例如编号为g1的所述栅信号输出线4通过编号为g2的所述纵向栅线2向编号为g1的所述横向栅线1提供信号。
50.本实施例中，采用双向驱动，扫描时交替扫描所述第一纵向栅线组中的纵向栅线2和所述第二纵向栅线组中的纵向栅线2，受扫描时序的影响，编号所述横向栅线1与所述纵向栅线2的接驳点10呈v型分布，参考图1，图1中编号相同的纵向栅线2与横向栅线1连接，例如，编号为g1的纵向栅线2与编号为g1的横向栅线1连接。而本实施例中，通过至少部分所述栅信号输出线4的转接段22横跨预定数量的数据线，打乱了栅信号进入显示区域11内的顺序，从而打乱了所述纵向栅线2和所述横向栅线1的接驳点10的分布，参考图3和图4，图4中编号为g1的所述栅信号输出线4的转接段22横跨了4根数据线进入显示区域11后，与编号为g5的所述纵向栅线2连接，而编号为g5的所述纵向栅线2与编号为g1的所述横向栅线1连接。
51.为了打乱所述纵向栅线2和所述横向栅线1的接驳点10的分布，k条所述栅信号输出线4中的至少部分所述栅信号输出线4的转接段22横跨预定数量的数据线之后，与对应的所述纵向栅线2连接，本实施例的一些实施方式中，k条所述栅信号输出线4的所述转接段22均由相应的所述引出段21的一端沿着相同的方向延伸设置，可以通过跨越的数据线的数量的不同，打乱栅信号进入显示区域11的顺序。
52.为了打乱所述纵向栅线2和所述横向栅线1的接驳点10的分布，k条所述栅信号输出线4中的至少部分所述栅信号输出线4的转接段22横跨预定数量的数据线之后，与对应的所述纵向栅线2连接，本实施例的一些实施方式中，k条所述栅信号输出线4包括第一子栅信号输出线和第二子栅信号输出线，所述第一子栅信号输出线的转接段22由相应的所述引出段21的一端向第一方向延伸设置，所述第二子栅信号输出线的转接段22由相应的所述引出段21的一端向第二方向延伸，所述第一方向和所述第二方向相反。
53.在第一子栅信号输出线的转接段22的延伸方向和第二子栅信号输出线的转接段22的延伸方向相反的情况下，第一子栅信号输出线的转接段22和第二子栅信号输出线的转接段22横跨的数据线的数量可以相同，也可以不同。
54.本实施例的一些实施方式中，所述显示基板还布设有与所述纵向栅线2平行的l条数据线，l条数据线均匀分布于n个所述周期单元内，l为大于1的正整数。
55.本实施例中，n个所述周期单元的划分根据所述显示面板的整体的面积决定，本实施例的一些实施方式中，每个所述周期单元在所述横向栅线1的延伸方向上的尺寸与在所述纵向栅线2的延伸方向上的尺寸的比值为1:3。
56.本实施例的一些实施方式中，每个所述周期单元的面积大于或等于边长为4公分的正方形的面积。
57.本实施例中是为了打乱所述纵向栅线2和所述横向栅线1的接驳点10的分布，将n条所述纵向栅线2划分为至少n个周期单元，利于所述显示面板上整体的线路的分布与连接，也便于控制所述纵向栅线2和所述横向栅线1的接驳点10在显示面板上整体的分布情况，但是若一个周期单元的面积过小，导致一个周期单元内的接驳点10的数量过少，则划分周期没有意义。
58.本实施例的一些实施方式中，对于分辨率为4k的产品，在所述横向栅线1的延伸方向上，一个所述周期单元所占比例为1/20，在所述纵向栅线2的延伸方向上，一个所述周期
单元所占比例为1/60，一个周期单元为所述显示面板的整体的1/1200。
59.本实施例的一些实施方式中，对于分辨率为8k的产品，在所述横向栅线1的延伸方向上，一个所述周期单元所占比例为1/40，在所述纵向栅线2的延伸方向上，一个所述周期单元所占比例为1/120。
60.本实施例的一个具体实施方式中，一个周期单元内包括54根纵向栅线2和384根数据线，每9根所述纵向栅线2之间需要插入64根数据线，比例大约是1:7.1，为保证数据线在外侧goa之间能均匀排布，减少额外走线，选取5、7、9三种数量的数据线分别插入相邻两条所述纵向栅线2之间，即相邻两条所述纵向栅线2之间包括5条数据线或7条数据线或9条数据线，参考图3，第一纵向栅线100和第二纵向栅线200之间具有5条数据线，第二纵向栅线200和第三纵向栅线300之间具有7条数据线，第三纵向栅线300和第四纵向栅线400之间具有9条数据线，第四纵向栅线400和第五纵向栅线500之间具有7条数据线(图3中相邻两条虚线之间的实线表示为数据线)，应当理解的是，相邻两条所述纵向栅线2之间的数据线的排布数量并不限定于图3中的分布方式。
61.为了减少所述横向栅线1和所述纵向栅线2之间的接驳点10，显示区域11内的整体架构为2g2d，即相邻两个像素之间在列方向具有2条数据线，在行方向具有2条横向栅线1。
62.参考图4，在所述转接区13，标号为g1的所述栅信号引出线向左横跨了2个像素(指的是子像素，例如红色子像素、绿色子像素或蓝色子像素)，即横跨了4根数据线之后，进入显示区域11通过编号为g5的所述纵向栅线2与第二行编号为g1的横向栅线1连接；
63.在所述转接区13，标号为g2的所述栅信号引出线向左横跨了22个像素，即横跨了44根数据线之后，进入显示区域11通过编号为g6的所述纵向栅线2与第四行编号为g2的横向栅线1连接；
64.在所述转接区13，标号为g3的所述栅信号引出线向左横跨了6个像素，即横跨了12根数据线之后，进入显示区域11通过编号为g1的所述纵向栅线2与第六行编号为g3的横向栅线1连接；
65.在所述转接区13，标号为g4的所述栅信号引出线向左横跨了7个像素，即横跨了14根数据线之后，进入显示区域11通过编号为g2的所述纵向栅线2与第八行编号为g4的横向栅线1连接；
66.在所述转接区13，标号为g5的所述栅信号引出线向右横跨了15个像素，即横跨了30根数据线之后，进入显示区域11通过编号为g7的所述纵向栅线2与第十行编号为g5的横向栅线1连接；
67.在所述转接区13，标号为g6的所述栅信号引出线向右横跨了10个像素，即横跨了20根数据线之后，进入显示区域11通过编号为g3的所述纵向栅线2与第十二行编号为g6的横向栅线1连接；
68.在所述转接区13，标号为g7的所述栅信号引出线向左横跨了2个像素，即横跨了4根数据线之后，进入显示区域11通过编号为g4的所述纵向栅线2与第十四行编号为g7的横向栅线1连接。
69.所述横向栅线1和所述纵向栅线2的接驳点10分布如图4所示，图4表示的是一个周期单元内的部分接驳点10的分布，一个周期内的接驳点10的分布如图5所示，打乱了接驳点10的分布，降低v-mura不良。
70.本公开实施例还提供一种显示装置，包括上述的显示基板。
71.打乱所述横向栅线1和所述纵向栅线2的接驳点10分布，使得所述横向栅线1和所述纵向栅线2的接驳点10以马赛克状分布于显示面板的显示区域11内，相对于图1的结构，虚化v型线，降低v-mura不良。
72.且图1中的布线方式所述横向栅线1和所述纵向栅线2的接驳点10分布周期小(8*9)，重复率高，在宏观上上看呈v字型的暗线，本实施例中，将n条所述纵向栅线2划分至少n个周期单元，周期大，mosaic程度高，同时，由于它是对所述栅信号输出线4的转接段22进行跳线(即横跨预定数量的数据线)，不会影响位于电路区12的goa单元之间的级连关系，风险小，设计margin(空间)大。
73.有以下几点需要说明：
74.(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
75.(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
76.(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
77.以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。