图像传感器的制作方法

1.本公开总体地涉及图像传感器，更具体地，涉及能够执行全局快门操作的图像传感器。


背景技术：

2.图像传感器是将光学信息转换成电信号的半导体器件。当今常见的图像传感器包括电荷耦合器件(ccd)图像传感器和互补金属氧化物半导体(cmos)图像传感器。
3.图像传感器可以配置为封装的形式。该封装可以配置为具有保护图像传感器并允许入射光到达图像传感器的光接收表面或感测区域的结构。
4.最近，已经提出背侧照射(bsi)图像传感器。利用bsi图像传感器，入射光通过半导体基板的背侧照射，这导致图像传感器的像素的光接收效率和灵敏度的改进。


技术实现要素：

5.本发明构思的各方面提供具有提高的集成度的图像传感器。
6.根据本公开的一方面，提供一种包括多个单位像素的图像传感器，其中每个单位像素包括：基板，包括彼此相对的第一侧和第二侧；在基板中的光电转换层；以及与基板的第一侧相邻的布线结构。该布线结构可以包括：第一电容器；与第一电容器间隔开的第二电容器；沿着单位像素的边缘布置的多个边缘通路；以及插设在第一电容器和第二电容器之间的多个中心通路。
7.根据本公开的另一方面，提供一种图像传感器，该图像传感器包括：基板，包括彼此相对的第一侧和第二侧；在基板中的光电转换层；在基板的第一侧上的第一层间绝缘膜；在第一层间绝缘膜上的彼此间隔开的下电极垫和中心布线；在第一层间绝缘膜上的覆盖下电极垫和中心布线的第二层间绝缘膜；在第二层间绝缘膜上的彼此间隔开的第一上电极垫和第二上电极垫；在第二层间绝缘膜中的连接到下电极垫和第一上电极垫的第一电容器；在第二层间绝缘膜中的连接到下电极垫和第二上电极垫的第二电容器；以及在第一电容器和第二电容器之间的中心通路，该中心通路穿透第二层间绝缘膜并且连接到中心布线。
8.根据本公开的另一方面，提供一种包括多个单位像素的图像传感器，每个单位像素包括：基板，包括彼此相对的第一侧和第二侧；在基板中的光电转换层；依次堆叠在基板的第二侧上的滤色器和微透镜；在基板的第一侧处的第一采样晶体管和第二采样晶体管；以及在基板的第一侧上的布线结构，该布线结构覆盖第一采样晶体管和第二采样晶体管并包括：电连接到第一采样晶体管的源极/漏极区域的第一电容器；电连接到第二采样晶体管的源极/漏极区域的第二电容器；沿着单位像素的边缘布置的多个边缘通路；以及插设在第一电容器和第二电容器之间的多个中心通路。
附图说明
9.通过参照附图详细描述本公开的示范性实施方式，本公开的以上和其它的方面和
特征将变得更加明显，附图中：
10.图1是根据一些实施方式的图像处理装置的示范性框图。
11.图2是图1的图像传感器的示范性框图。
12.图3是图2的图像传感器的有源像素传感器阵列的示意框图。
13.图4a、图4b和图4c是根据一些实施方式的图像传感器的单位像素的各种示范性电路图。
14.图5是根据一些实施方式的图像传感器的单位像素的示范性布局图。
15.图6是沿着图5的线a-a截取的剖视图。
16.图7是图6的区域r的放大视图。
17.图8和图9是根据各自的实施方式的图像传感器的单位像素的剖视图。
18.图10和图11是根据各自的实施方式的图像传感器的单位像素的示范性布局视图。
19.图12是根据一些实施方式的图像传感器的单位像素的示范性布局图。
20.图13是沿着图12的线b-b截取的剖视图。
21.图14是根据一些实施方式的图像传感器的单位像素的示范性布局图。
22.图15是沿着图14的线c-c截取的剖视图。
23.图16和图17是根据一些实施方式的图像传感器的单位像素的各种示范性电路图。
具体实施方式
24.在以下描述中，尽管诸如第一和第二的术语在这里用于描述各种元件或部件，但是这些术语仅用于简单地将单个元件或部件与其它元件或部件区分开。
25.在这里，当一元件被称为“包括”一部件或材料时，在一些示例中，该部件或材料可以是该元件的一小部分，但是在另一些示例中，如果适用，该元件完全由该部件或材料组成。
26.在这里，当一电路元件被称为连接到电源电压或其它电压时，该电路元件被连接到存在该电压的节点或端子。
27.在这里，场效应晶体管(fet)的一“端”是fet的源极或漏极，而“相对端”是fet的源极和漏极中的另一个。
28.在这里，在一些示例中，“布线”是将第一电路元件(诸如通路(via))连接到另一电路元件的导电线。在另一些示例中，“布线”只是导电垫。在下文，将参照图1至图17说明根据一些实施方式的示范性图像传感器。
29.图1是根据一些实施方式的图像处理装置1000的示范性框图。图像处理装置1000可以包括图像传感器110、图像信号处理器(isp)120、显示装置130和存储装置140。图像处理装置1000可以是获取外部图像的任何合适类型的电子设备(诸如智能电话和数码相机)的部分。
30.图像传感器110可以将外部提供的光学信号转换成电信号。图像传感器110可以包括多个单位像素。图像传感器110的每个单位像素可以例如接收从外部物体反射的光并将接收到的光转换成电图像信号或摄制信号。
31.图像信号处理器120可以对从图像传感器110提供的帧数据fr(可互换地，“图像信号”或“摄制信号”)执行信号处理，以输出校正后的图像数据img。例如，图像信号处理器120
可以对接收到的帧数据fr执行信号处理操作(诸如颜色插值、颜色校正、伽马校正、颜色空间转换以及边缘校正)以生成图像数据img。图像信号处理器120包括处理电路，该处理电路可以从存储装置140的存储器读取指令以及将数据存储到存储装置140的存储器。
32.显示装置130可以输出从图像信号处理器120提供的图像数据img，以将其显示和/或存储或传送。例如，显示装置130可以包括各种显示面板(诸如液晶显示面板、有机发光显示面板、电泳显示面板和电润湿显示面板)中的至少一种。显示装置130可以通过显示面板显示图像数据img。
33.存储装置140可以配置为存储来自图像信号处理器120的图像数据img。存储装置140还可以包括易失性存储元件(诸如sram(静态ram)、dram(动态ram)和sdram(同步dram))，或者可以包括非易失性存储元件(诸如rom(只读存储器)、prom(可编程rom)、eprom(电可编程rom)、eeprom(电可擦除可编程rom)、闪存器件、pram(相变ram)、mram(磁性ram)、rram(电阻ram)和fram(铁电ram))。
34.图2是图1的图像传感器的示范性框图。根据一些实施方式的图像传感器110可以包括有源像素传感器阵列(aps)10、行解码器20、行驱动器30、列解码器40、时序发生器50、相关双采样器(cds)60、模数转换器(adc)70、输入/输出(i/o)缓冲器80。
35.有源像素传感器阵列10包括二维布置的多个单位像素，并可以将光学信号转换成电信号。有源像素传感器阵列10可以由来自行驱动器30的多个驱动信号(诸如像素选择信号、复位信号和电荷传输信号)驱动。由有源像素传感器阵列10转换的电信号可以被提供到cds 60。
36.行驱动器30可以根据由行解码器20解码的结果提供用于驱动多个单位像素的大量驱动信号到有源像素传感器阵列10。当单位像素布置为矩阵的形式时，可以为每一行提供驱动信号。
37.时序发生器50可以提供时序信号和控制信号到行解码器20和列解码器40。
38.cds 60可以接收、保持由有源像素传感器阵列10产生的电信号并对其进行采样。cds 60对电信号的噪声电平和信号电平进行双重采样，并可以输出与噪声电平和信号电平之间的差异相对应的差异电平。
39.模数转换器(adc)70可以将与从相关双采样器60输出的该差异电平相对应的模拟信号转换成数字信号，并输出该数字信号。
40.输入/输出缓冲器80锁存该数字信号，并且锁存的信号可以根据列解码器40中的解码结果而依次输出数字信号到图像信号处理器120。
41.图3是图2的图像传感器的示例有源像素传感器阵列的示意框图。这里，有源像素传感器阵列10可以包括多个单位像素up、多条驱动信号线sl、以及输出线(每条输出线输出电压vout)。
42.单位像素up可以沿着多个行和多个列二维地布置。电信号可以由光学信号在每个单位像素up中产生。
43.每个单位像素up可以通过连接到每个单位像素up的驱动信号线sl来驱动。驱动信号线sl可以在行方向(水平方向)上延伸，使得被包括在同一行中的单位像素up在相同的时间被驱动。驱动信号线sl可以包括传输信号线、复位信号线、第一采样信号线、第二采样信号线、预充电信号线以及选择信号线。传输信号线、复位信号线和选择信号线可以公共地连
接到同一行的单位像素up。
44.输送电压vout的输出线可以在列方向(垂直方向)上延伸。输出线可以公共地连接到布置在同一列中的单位像素up。
45.每个单位像素up可以包括构成光电转换元件、读出电路和采样电路的多个mos晶体管。
46.单位像素up的光电转换元件可以产生与从外部入射的光的量成比例的电荷(光学电荷)。产生的电荷可以被转换成电压并储存。
47.每个单位像素up可以包括对从光电转换元件产生的电荷进行采样和保持的采样电路。根据一些实施方式的图像传感器可以执行全局快门操作。例如，在根据一些实施方式的图像传感器操作的时候，所有的单位像素up同时暴露于从外部提供的光学信号，并且电荷可以被同时存储在每个单位像素up中。从存储的电荷获得的像素信号可以逐行依次输出。
48.图4a至图4c是用于说明根据一些实施方式的图像传感器的单位像素的各种示范性电路图。
49.参照图1至图4a，根据一些实施方式的图像传感器的各单位像素(例如图3的up)可以包括光电转换元件pd、转移晶体管tx、复位晶体管rx、第一源极跟随器晶体管sf1、预充电晶体管pc、第一采样晶体管smp1、第二采样晶体管smp2、第二源极跟随器晶体管sf2、选择晶体管sel、第一电容器c1和第二电容器c2。
50.光电转换元件pd可以产生与从外部环境入射到其上的光的量成比例的电荷(光学电荷)并将其存储。光电转换元件pd可以包括例如(但不限于)以下中的至少一种：光电二极管、光电晶体管、光电门、钳位光电二极管(ppd)、及其组合。
51.转移晶体管tx可以连接在光电转换元件pd和浮置扩散区域fd之间。转移晶体管tx可以由施加到其栅电极(转移栅电极)的传输信号控制。当转移晶体管tx导通时，存储在光电转换元件pd中的电荷可以被转移到浮置扩散区域fd。
52.浮置扩散区域fd接收由光电转换元件pd产生的电荷，并且可以在帧周期期间累积地存储电荷。第一源极跟随器晶体管sf1的栅电极的电势可以根据存储在浮置扩散区域fd中的电荷的量而变化。
53.复位晶体管rx可以通过释放累积的电荷来周期性地将浮置扩散区域fd复位到预定的电压电平。复位晶体管rx可以由施加到其栅电极(复位栅电极)的复位信号控制。复位晶体管rx的源极可以连接到浮置扩散区域fd。当复位晶体管rx由复位信号导通时，提供给复位晶体管rx的漏极的预定电势(例如第二电源电压vpix2)可以被转移到浮置扩散区域fd。因此，当复位晶体管rx导通时，累积在浮置扩散区域fd中的光学电荷被释放，并且浮置扩散区域fd可以被复位。
54.第一源极跟随器晶体管sf1的栅电极(第一源极跟随器栅电极)可以连接到浮置扩散区域fd。第一源极跟随器晶体管sf1可以是放大浮置扩散区域fd的电势变化以产生源极/漏极电流的源极跟随器缓冲放大器。第一源极跟随器晶体管sf1的漏极连接到电源电压(例如第一电源电压vpix1)，并且第一源极跟随器晶体管sf1的源极可以连接到节点nd。
55.第一采样晶体管smp1可以连接在第一源极跟随器晶体管sf1的源极(连接到节点nd)和第一电容器c1之间。第一电容器c1可以连接到第一采样晶体管smp1。例如，第一电容
器c1的第一电极可以连接到第一采样晶体管smp1，并且预定电势(例如第二电源电压vpix2)可以被施加到第一电容器c1的第二电极。第一采样晶体管smp1可以由输入到其栅电极(第一采样栅电极)的第一采样信号控制。当第一采样晶体管smp1导通时，第一电容器c1可以对节点nd的电信号进行采样。
56.第二采样晶体管smp2可以连接在第一源极跟随器晶体管sf1的源极(或节点nd)和第二电容器c2之间。第二电容器c2可以连接到第二采样晶体管smp2。例如，第二电容器c2的第一电极可以连接到第二采样晶体管smp2，并且预定电势(例如第二电源电压vpix2)可以被施加到第二电容器c2的第二电极。第二采样晶体管smp2可以由输入到其栅电极(第二采样栅电极)的第二采样信号控制。当第二采样晶体管smp2导通时，第二电容器c2可以对节点nd的电信号进行采样。
57.第二源极跟随器晶体管sf2的栅电极(第二源极跟随器栅电极)可以连接到节点nd。第二源极跟随器晶体管sf2可以是放大节点nd的电势变化以产生源极/漏极电流的源极跟随器缓冲放大器。第二源极跟随器晶体管sf2的漏极连接到电源电压(例如第二电源电压vpix2)，并且第二源极跟随器晶体管sf2的源极可以连接到选择晶体管sel的漏极。
58.选择晶体管sel可以为每行选择要读取的单位像素。选择晶体管sel可以由输入到其栅电极(选择栅电极)的选择信号控制。当选择晶体管sel导通时，像素信号可以被输出到输出线vout。
59.根据一些实施方式的图像传感器的单位像素的操作可以包括对光电转换元件pd和浮置扩散区域fd进行复位的复位步骤、在光电转换元件pd中累积光学电荷的光学累积步骤、以及将累积的光学电荷输出为像素信号的采样步骤。采样步骤可以包括噪声信号采样步骤和图像信号采样步骤。
60.在复位步骤，复位晶体管rx和转移晶体管tx可以被导通。因此，电源电压(例如第二电源电压vpix2)可以被提供给浮置扩散区域fd，并且光电转换元件pd的电荷和浮置扩散区域fd的电荷可以被释放并复位。
61.在复位步骤之后，转移晶体管tx可以被截止。在光学累积步骤，直到截止的转移晶体管tx被再次导通(也就是，在光电转换时间期间)，光学电荷可以在光电转换元件pd中产生并累积。
62.在光学累积步骤之后，可以用电源电压(例如第二电源电压vpix2)复位浮置扩散区域fd以提供噪声信号。这里，噪声信号可以包括噪声分量。包括噪声分量的噪声信号可以由第一源极跟随器晶体管sf1放大。
63.在根据一些实施方式的噪声信号采样步骤中，第一采样晶体管smp1可以被导通，并且第一电容器c1可以对包括噪声分量的第一采样信号进行采样。
64.在噪声信号采样步骤之前，第一电容器c1移除先前采样的电压，并且第一源极跟随器晶体管sf1可以被预充电以能够对新电压进行采样。预充电操作可以由预充电晶体管pc执行。在噪声信号采样步骤中，第二采样晶体管smp2可以被截止。
65.在噪声信号采样步骤之后，转移晶体管tx可以被再次导通。图像信号可以由第一源极跟随器晶体管sf1放大。
66.在根据一些实施方式的图像信号采样步骤中，第二采样晶体管smp2可以被导通，并且第二电容器c2可以对图像信号进行采样。
67.在图像信号采样步骤之前，第二电容器c2移除先前采样的电压，并且第一源极跟随器晶体管sf1可以被预充电以能够对新电压进行采样。这样的预充电操作可以由预充电晶体管pc执行。在图像信号采样步骤，第一采样晶体管smp1可以被截止。
68.根据一些实施方式的图像传感器的每个单位像素(例如图3的up)可以执行相关双采样(cds)操作。例如，每个单位像素up对噪声信号和图像信号进行双重采样，并可以向输出线vout输出与噪声信号和图像信号之间的差异相对应的差异电平。因此，从其移除噪声分量的像素信号可以被输出到输出线vout。
69.参照图4b，根据一些实施方式的图像传感器可以包括第一光电转换元件pd1和第二光电转换元件pd2以及第一转移晶体管tx1和第二转移晶体管tx2。
70.第一转移晶体管tx1可以连接在第一光电转换元件pd1和浮置扩散区域fd之间。第二转移晶体管tx2可以连接在第二光电转换元件pd2和浮置扩散区域fd之间。第一转移晶体管tx1和第二转移晶体管tx2可以由传输信号独立地控制。第一转移晶体管tx1和第二转移晶体管tx2可以共用浮置扩散区域fd。
71.第一光电转换元件pd1和第二光电转换元件pd2可以每个位于不同的单位像素up中，或者可以位于单个单位像素up中。类似地，第一转移晶体管tx1和第二转移晶体管tx2可以每个位于不同的单位像素up中，或者可以位于单个单位像素up中。
72.参照图4c，根据一些实施方式的图像传感器可以包括第一光电转换元件pd1至第四光电转换元件pd4以及第一转移晶体管tx1至第四转移晶体管tx4。
73.第三转移晶体管tx3可以连接在第三光电转换元件pd3和浮置扩散区域fd之间。第四转移晶体管tx4可以连接在第四光电转换元件pd4和浮置扩散区域fd之间。第一转移晶体管tx1至第四转移晶体管tx4可以由传输信号独立地控制。第一转移晶体管tx1至第四转移晶体管tx4可以共用浮置扩散区域fd。
74.第一光电转换元件pd1至第四光电转换元件pd4可以每个位于不同的单位像素up中，或者可以位于单个单位像素up中。类似地，第一转移晶体管tx1至第四转移晶体管tx4可以每个位于不同的单位像素up中，或者可以位于单个单位像素up中。
75.图5是用于说明根据一些实施方式的图像传感器的单位像素的示范性布局图。图6是沿着图5的线a-a截取的剖视图。图7是用于说明图6的区域r的放大视图。为了简洁，将省略对图1至图4c中的上述元件的冗余描述。
76.参照图5至图7，根据一些实施方式的图像传感器的每个单位像素up可以包括光电转换结构100、布线结构200以及光透射结构300。
77.光电转换结构100可以包括基板101、像素分隔图案105和光电转换元件pd。(在这里，图案是指所布置的设计的材料。)
78.基板101可以是半导体基板。例如，基板101可以是体硅(bulk silicon)或soi(绝缘体上硅)。基板101可以是硅基板，或者可以包括其它材料，例如硅锗、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。或者，基板101可以具有形成在基底基板上的外延层。
79.基板101可以包括彼此相对的第一侧101a和第二侧101b。在以下要说明的实施方式中，第一侧101a可以被称为基板101的前侧，第二侧101b可以被称为基板101的背侧。
80.晶体管tr1至晶体管tr3可以位于基板101的第一侧101a处。晶体管tr1至晶体管tr3可以包括以上在图4a的说明中所说明的晶体管(诸如转移晶体管tx、复位晶体管rx、第
一源极跟随器晶体管sf1、预充电晶体管pc、第一采样晶体管smp1、第二采样晶体管smp2、第二源极跟随器晶体管sf2、以及选择晶体管sel)中的至少一些。
81.晶体管tr1至晶体管tr3中的每个可以包括栅电极ge和源极/漏极区域102。
82.栅电极ge可以形成在基板101的第一侧101a上。栅电极ge可以通过栅极电介质膜103与基板101间隔开。尽管栅电极ge仅被示出为沿着基板101的第一侧101a延伸，但是这仅是一示例。虽然没有示出，但是转移晶体管tx的栅电极ge的至少一部分在垂直方向z上延伸，并可以嵌入基板101内。栅电极ge可以包括例如(但不限于)以下中的至少一种：掺杂质的多晶硅、金属硅化物(诸如钴硅化物)、金属氮化物(诸如钛氮化物)、以及金属(诸如钨、铜和铝)。
83.源极/漏极区域102可以在栅电极ge的两侧形成在基板101中。源极/漏极区域102可以通过在基板101中掺入杂质来形成。例如，源极/漏极区域102可以通过将n型杂质离子注入到p型基板101中来形成。
84.基板101的第二侧101b可以是光入射在其上的光接收表面。也就是，根据一些实施方式的图像传感器可以是背侧照射(bsi)图像传感器。
85.单位像素up可以被限定在基板101上。单位像素up可以例如二维地(例如，以矩阵的形式)布置在由第一方向x和第二方向y限定的平面中。
86.像素分隔图案105可以形成在基板101中。像素分隔图案105可以例如通过将绝缘材料嵌入在由对基板101进行图案化所形成的深沟槽中来形成。
87.像素分隔图案105可以限定多个单位像素up。例如，像素分隔图案105可以从平面视角形成为网格图案以将单位像素up彼此分隔开。也就是，像素分隔图案105可以从平面视角形成为围绕每个单位像素up。(在这里，“平面视角”是图像传感器的平面部分的中心区域的正上方或正下方的视角。例如，平面视角可以是观察单位像素的平面部分的视角，其中平面部分从单位像素的一个边缘向相对边缘横向地延伸，诸如延伸穿过单位像素的左边缘和右边缘的平面。)
88.每个单位像素up可以包括光电转换元件pd。光电转换元件pd可以形成在基板101中。光电转换元件pd可以产生与从外部入射的光的量成比例的电荷。
89.光电转换元件pd可以通过在基板101中掺入杂质来形成。例如，光电转换元件pd可以通过将n型杂质离子注入到p型基板101中来形成。光电转换元件pd可以在与基板101的表面(例如第一侧110a或第二侧110b)相交的垂直方向z上具有电势斜率。例如，光电转换元件pd可以为其中堆叠多个杂质区域的形式。
90.器件分隔图案107可以形成在基板101中。器件分隔图案107可以例如通过将绝缘材料嵌入在由对基板101进行图案化所形成的浅沟槽中来形成。器件分隔图案107可以从基板101的第一侧101a延伸。
91.器件分隔图案107可以在每个单位像素up内限定有源区域。例如，器件分隔图案107可以将晶体管tr1至晶体管tr3彼此分隔开。
92.布线结构200可以位于基板101的第一侧101a上或与基板101的第一侧101a相邻，并可以覆盖晶体管tr1至晶体管tr3。布线结构200可以包括电连接到光电转换元件pd的读出电路和采样电路。
93.作为一示例，布线结构200可以包括第一至第六层间绝缘膜210、220、230、240、250
和260(其依次堆叠在基板101的第一侧101a上)、第一布线222、第二布线232和235c、下电极垫235、第一电容器c1、第二电容器c2、上电极垫245a和245b、边缘通路ev、中心通路cv、第三布线252a、252b和252c、以及第四布线262。这里要注意的是，在本公开中，术语“中心”在这里用于描述部件的位置，该位置更靠近贯穿较大结构的中心线，而不是该结构的边缘。例如，在图5-图7中，每个中心通路cv定位得靠近中心线(未示出)或正好位于该中心线处，该中心线平行于单位像素up的左边缘和右边缘延伸并居中地在单位像素up的左边缘和右边缘之间。换句话说，每个中心通路cv更靠近中心线而不是单位像素up的左边缘，并且更靠近中心线而不是单位像素up的右边缘。
94.第一层间绝缘膜210可以堆叠在基板101的第一侧101a上。第一层间绝缘膜210可以覆盖晶体管tr1至晶体管tr3。第一布线222可以位于第一层间绝缘膜210上。第一布线222可以通过短通路217电连接到晶体管tr1至晶体管tr3。例如，短通路217穿透第一层间绝缘膜210，并可以连接第一布线222和晶体管tr1至晶体管tr3的栅电极ge或源极/漏极区域102。三个位于中心的短通路217可以将形成图4a-图4c的节点“nd”的金属布线(metallization)连接到以下中的每个：晶体管tr1(例如晶体管smp1)的源极/漏极区域102；晶体管tr2(例如晶体管smp2)的源极/漏极区域；和晶体管tr3(例如晶体管sf2)的栅电极。
95.第二层间绝缘膜220可以堆叠在第一层间绝缘膜210上。第二层间绝缘膜220可以覆盖第一布线222。第二布线232和235c可以位于第二层间绝缘膜220上。第二布线232可以通过第一连接通路227电连接到第一布线222。例如，第一连接通路227可以穿透第二层间绝缘膜220以连接第二布线232和第一布线222。
96.下电极垫235可以设置在每个单位像素up的布线结构200中。作为一示例，下电极垫235可以形成在第二层间绝缘膜220上。下电极垫235可以具有板形。作为一示例，如图5所示，下电极垫235可以具有但不限于矩形的板形。
97.预定电势可以被施加到下电极垫235。例如，图4a的第二电源电压vpix2可以被施加到下电极垫235。因此，下电极垫235可以对应于图4a的第一电容器c1的第二电极和第二电容器c2的第二电极。
98.下电极垫235可以位于与第二布线232和235c相同的水平处。如这里使用的，表述“位于相同的水平处”表示设置在距基板101相同的高度(在z方向上)处。例如，下电极垫235以及第二布线232和235c可以相对于基板101的第一侧101a设置在相同的高度处。如这里所使用的，在两个或更多个距离或元件尺寸之间比较的语境下，术语“相同”涵盖“完全相同”和“几乎完全相同”两者，其中后者表示由于工艺余量等可能出现的微小差异。
99.下电极垫235可以形成在与第二布线232和235c相同的水平处。如这里使用的，表述“形成在相同的水平处”表示通过相同的制造工艺形成。例如，下电极垫235可以具有与第二布线232和235c相同的材料成分。
100.下电极垫235和第二布线235c可以彼此连接。例如，尽管未示出，但是连接布线可以设置在与节点nd相同的水平处。连接布线可以设置为在第二方向y上与节点nd间隔开。连接布线可以分别通过连接通路连接到下电极垫235和第二布线235c。每个连接通路可以在第三方向z上延伸。
101.第一布线222、短通路217、第二布线232和235c、第一连接通路223和下电极垫235
可以每个包括第一导电材料。第一导电材料可以包括例如但不限于以下中的至少一种：金属(诸如钨、钛和钽)、导电的金属氮化物(诸如钛氮化物、钽氮化物和钨氮化物)、及其组合。
102.第三层间绝缘膜230可以堆叠在第二层间绝缘膜220上。第三层间绝缘膜230可以覆盖第二布线232和235c以及下电极垫235。
103.第一电容器c1和第二电容器c2可以设置在每个单位像素up的下电极垫235上。作为一示例，第一电容器c1和第二电容器c2可以形成在第三层间绝缘膜230中。第一电容器c1和第二电容器c2可以电连接到下电极垫235。
104.第一电容器c1和第二电容器c2可以在每个单位像素up内彼此间隔开。例如，如图5所示，第一电容器c1和第二电容器c2彼此间隔开并沿着第一方向x布置。
105.多个第一电容器c1和多个第二电容器c2可以连接到下电极垫235。相邻的第一电容器c1和相邻的第二电容器c2可以以特定图案的形式布置。例如，如图5所示，第一电容器c1和第二电容器c2可以每个以蜂窝形式布置。在另一些示例中，第一电容器c1和第二电容器c2的每个以矩阵的形式布置。
106.第一电容器c1和第二电容器c2可以每个包括下电极410、电容器电介质膜420以及上电极430。下电极410可以电连接到下电极垫235。下电极垫235可以将第一电容器c1的下电极410连接到第二电容器c2的下电极410。电容器电介质膜420和上电极430可以依次堆叠在下电极410上。也就是，电容器电介质膜420可以插设在下电极410和上电极430之间。
107.第一电容器c1和第二电容器c2可以每个具有圆柱形式。例如，暴露下电极垫235的多个电容器沟槽ct可以形成在第三层间绝缘膜230中。所述多个电容器沟槽ct可以具有基本上均匀的宽度。下电极410可以具有沿着每个电容器沟槽ct的轮廓以共形的方式延伸的部分。电容器电介质膜420和上电极430可以依次堆叠在下电极410上。
108.电容器电介质膜420可以具有沿着每个电容器沟槽ct的轮廓在下电极410上以共形的方式延伸的部分。上电极430可以具有填充电容器沟槽ct的在形成下电极410和电容器电介质膜420之后剩余的区域的部分。电容器电介质膜420的一部分以及上电极430的一部分可以沿着第三层间绝缘膜230的上侧延伸。
109.下电极410和上电极430可以包括例如(但不限于)以下中的至少一种：高熔点金属膜(诸如钴、钛、镍、钨和钼)和/或金属氮化物膜(诸如钛氮化物膜(tin)、钛硅氮化物膜(tisin)、钛铝氮化物膜(tialn)、钽氮化物膜(tan)、钽硅氮化物膜(tasin)、钽铝氮化物膜(taaln)和钨氮化物膜(wn))、及其组合。
110.电容器电介质膜420可以包括例如(但不限于)以下中的至少一种：金属氧化物(诸如hfo2、zro2、al2o3、la2o3、ta2o3和tio2)、钙钛矿结构的电介质材料(诸如srtio3(sto)、(ba,sr)tio3(bst)、batio3、pzt和plzt)、及其组合。电容器电介质膜420可以是单个膜或者可以是多个膜。
111.上电极垫245a和245b可以设置在每个单位像素up的布线结构200中。作为一示例，上电极垫245a和245b可以形成在第二层间绝缘膜220上。上电极垫245a和245b可以具有板形。
112.上电极垫245a和245b可以包括在每个单位像素up内以预定距离(例如第一距离ds1)间隔开的第一上电极垫245a和第二上电极垫245b。例如，如图5所示，第一上电极垫245a和第二上电极垫245b可以在第一方向x上以第一距离ds1间隔开，并可以沿着第一方向
x排布。第一距离ds1可以为约0.3μm至0.4μm。
113.第一上电极垫245a和第二上电极垫245b在第一方向x上间隔开的第一距离ds1可以沿着第二方向y是恒定的。如这里所用的，术语“恒定”表示固定值，但是在预期的公差范围内(例如，允许由于工艺余量等可能出现的微小差异)。
114.第一上电极垫245a可以电连接到第一电容器c1，第二上电极垫245b可以电连接到第二电容器c2。例如，第一上电极垫245a可以沿着第一电容器c1的上电极430的上侧延伸，第二上电极垫245b可以沿着第二电容器c2的上电极430的上侧延伸。
115.上电极垫245a和245b可以包括例如(但不限于)以下中的至少一种：半导体材料(诸如掺有杂质的多晶硅和硅锗)和/或金属(诸如钨、铜、铝、钛和钽)、以及其组合。上电极垫245a和245b可以包括与上电极430不同的材料。
116.第四层间绝缘膜240可以堆叠在第三层间绝缘膜230上。第四层间绝缘膜240可以覆盖上电极垫245a和245b。第三布线252a-252c可以设置在第四层间绝缘膜240上。第三布线252a和252b可以通过下面将要说明的边缘通路ev和中心通路cv电连接到第二布线232、第一电容器c1或第二电容器c2。
117.边缘通路ev和中心通路cv可以在每个单位像素up的布线结构200中设置在第一电容器c1和第二电容器c2周围。边缘通路ev和中心通路cv可以在垂直方向z上不与下电极垫235重叠。
118.边缘通路ev可以插设在第一电容器c1和每个单位像素up的边缘之间以及在第二电容器c2和每个单位像素up的边缘之间。例如，如图5所示，多个边缘通路ev可以从平面视角沿着每个单位像素up的边缘布置。
119.第一电容器c1和第二电容器c2可以电连接到边缘通路ev。例如，边缘通路ev可以包括穿透第四层间绝缘膜240并且连接第三布线252a和第一上电极垫245a的第一边缘通路247a。此外，边缘通路ev可以包括穿透第四层间绝缘膜240并且连接第三布线252b和第二上电极垫245b的第二边缘通路247b。
120.第一上电极垫245a可以包括朝向每个单位像素up的边缘突出的第一突起245p1。第一边缘通路247a可以穿透第四层间绝缘膜240并且连接到第一突起245p1。第二上电极垫245b可以包括朝向每个单位像素up的边缘突出的第二突起245p2。第二边缘通路247b可以穿透第四层间绝缘膜240并且连接到第二突起245p2。尽管第一突起245p1和第二突起245p2两者仅被示出为在第一方向x上突出，但是这仅是一示例。作为另一示例，第一突起245p1和第二突起245p2中的至少一个当然可以在第二方向y上突出。
121.边缘通路ev可以连接到第二布线232和235c。例如，第二布线232和235c可以包括插设在下电极垫235和每个单位像素up的边缘之间的边缘布线232。边缘通路ev可以包括穿透第三层间绝缘膜230和第四层间绝缘膜240并且连接第三布线252a、252b和边缘布线232的第三边缘通路249a和第四边缘通路249b。
122.第一电容器c1和第二电容器c2可以通过边缘通路ev电连接到晶体管tr1至晶体管tr3。
123.作为一示例，第一电容器c1的上电极430可以通过第一边缘通路247a和第三边缘通路249a电连接到第一晶体管tr1的源极/漏极区域102。第一晶体管tr1可以是第一采样晶体管smp1。也就是，第一电容器c1的上电极430可以电连接到第一采样晶体管smp1的漏极。
如以上在图4a的说明中所说明的，第一电容器c1可以对节点nd的电信号进行采样。
124.作为一示例，第二电容器c2的上电极430可以通过第二边缘通路247b和第四边缘通路249b电连接到第二晶体管tr2的源极/漏极区域102。第二晶体管tr2可以是第二采样晶体管smp2。例如，第二电容器c2的上电极430可以电连接到第二采样晶体管smp2的漏极。如以上在图4a的说明中所说明的，第二电容器c2可以对节点nd的电信号进行采样。
125.第三晶体管tr3的栅电极ge可以电连接到第一晶体管tr1的源极/漏极区域102和第二晶体管tr2的源极/漏极区域102。第三晶体管tr3可以是第二源极跟随器晶体管sf2。如以上在图4a的说明中所说明的，第二源极跟随器晶体管sf2可以是放大节点nd的电势变化以产生源极/漏极电流的源极跟随器缓冲放大器。
126.中心通路cv可以插设在第一电容器c1和第二电容器c2之间。例如，如图5所示，多个中心通路cv可以在第一电容器c1和第二电容器c2之间沿着第二方向y布置。因此，边缘通路ev和中心通路cv可以布置为围绕第一电容器c1的周边和第二电容器c2的周边。多个中心通路cv可以插设在第一上电极垫245a和第二上电极垫245b之间。
127.多个中心通路cv可以与下电极垫235以预定距离(例如第二距离ds2)间隔开。多个中心通路cv中的每个还可以与第一上电极垫245a以第二距离ds2间隔开。第二距离ds2可以为约0.05μm至约0.2μm。
128.中心通路cv可以通过下电极垫235连接到电容器c1和c2中的每个的下电极410。在这种情况下，中心通路cv可以向下电极410提供电源电压vpix2。例如，中心通路cv可以每个具有连接到第三布线252c的上端，并且电源电压vpix2可以被施加到第三布线252c。每个中心通路cv可以具有连接到第二布线235c的下端，第二布线235c可以连接到下电极垫235。中心布线235c可以设置在与边缘布线232相同的水平处并与下电极垫235间隔开。中心通路cv可以穿透第三层间绝缘膜230和第四层间绝缘膜240。
129.从平面视角，中心布线235c可以设置在下电极垫235内部。例如，下电极垫235可以包括暴露第二层间绝缘膜220的上侧的下开口235o。下开口235o可以插设在第一电容器c1和第二电容器c2之间。中心垫235c可以位于下电极垫235的下开口235o内部。
130.多个中心通路cv和多个边缘通路ev可以以预定距离(例如第三距离ds3)彼此间隔开。例如，如图5所示，多个边缘通路ev可以以第三距离ds3彼此间隔开。第三距离ds3可以为约0.1μm至约10μm。
131.中心通路cv可以形成在与边缘通路ev相同的水平处。例如，中心通路cv可以具有与边缘通路ev相同的材料成分。
132.边缘通路ev和中心通路cv可以包括例如(但不限于)以下中的至少一种：金属(诸如钨、钛和钽)、导电的金属氮化物(诸如钛氮化物、钽氮化物和钨氮化物)、及其组合。边缘通路ev和中心通路cv可以包括与第一布线222以及第二布线232和235c相同的第一导电材料。
133.第五层间绝缘膜250可以堆叠在第四层间绝缘膜240上。第五层间绝缘膜250可以覆盖第三布线252a-252c。第四布线262可以设置在第五层间绝缘膜250上。第六层间绝缘膜260可以堆叠在第五层间绝缘膜250上。第六层间绝缘膜260可以覆盖第四布线262。
134.第一至第六层间绝缘膜210、220、230、240、250和260可以包括例如(但不限于)以下中的至少一种：硅氧化物、硅氮化物、硅氮氧化物、以及具有比硅氧化物低的介电常数的
低k材料。
135.第三布线252a-252c和第四布线262可以每个包括导电材料。第三布线252a-252c和第四布线262可以包括具有比第一导电材料低的比电阻(specific resistance)的第二导电材料。作为一示例，第一导电材料可以包括钨(w)，第二导电材料可以包括铜或铜合金。这里，铜合金可以是在铜中混合有少量的c、ag、co、ta、in、sn、zn、mn、ti、mg、cr、ge、sr、pt、mg、al和/或zr的合金。因此，第三布线252a-252c和第四布线262可以减轻信号延迟。第三布线252a-252c和第四布线262中的每个还可以包括阻挡金属膜。
136.光透射结构300可以邻近基板101的第二侧101b布置或布置在基板101的第二侧101b上。光透射结构300可以包括表面绝缘膜305、滤色器310以及微透镜340。
137.表面绝缘膜305可以堆叠在基板101的第二侧101b上。表面绝缘膜305可以包括绝缘材料。例如，表面绝缘膜305可以包括但不限于以下中的至少一种：硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、铪氧化物、及其组合。
138.表面绝缘膜305可以用作抗反射膜以防止入射在基板101上的光的反射，从而提高光电转换元件pd的光接收率。此外，表面绝缘膜305可以用作平坦化膜以在均一的高度形成将在后面描述的滤色器310和微透镜340。
139.滤色器310可以设置在表面绝缘膜140内部。滤色器310可以设置为对应于每个单位像素up。例如，多个滤色器310可以在由第一方向x和第二方向y限定的平面中二维地(例如，以矩阵的形式)布置。
140.根据单位像素up，滤色器310可以具有各种滤色器。例如，滤色器310可以以拜耳图案(bayer pattern)布置，其中四个相邻的单位像素up包括红色滤色器、绿色滤色器和蓝色滤色器。然而，这仅是一示例，滤色器310还可以以四元图案布置，其中四个相邻的单位像素up具有相同的颜色。或者，滤色器310可以包括黄色滤色器、洋红色滤色器以及青色滤色器，并且还可以包括白色滤色器。
141.微透镜340可以设置在滤色器310上。微透镜340可以布置为对应于每个单位像素up。例如，多个微透镜340可以在由第一方向x和第二方向y限定的平面中二维地(例如，以矩阵的形式)布置。
142.微透镜340具有凸起形状，并可以具有预定的曲率半径。因此，微透镜340可以收集入射在光电转换元件pd上的光。微透镜340可以包括例如但不限于透光树脂。
143.通常，为了实现图像传感器的全局快门操作，电容器可以设置在每个单位像素的布线结构中。然而，随着图像传感器越来越变得高度集成，在现有技术的图像传感器中存在问题，该问题涉及由于电容器占据的空间而难以为设置在电容器周围的通路保证空间。
144.然而，根据一些实施方式的图像传感器被提供有边缘通路ev和中心通路cv两者，以在第一电容器c1和第二电容器c2周围高效地布置通路。如上所述，边缘通路ev可以沿着每个单位像素up的边缘布置，并且中心通路cv可以插设在第一电容器c1和第二电容器c2之间。因此，即使下电极垫235或上电极垫245a和245b的形状没有改变，也可以高效地布置在第一电容器c1和第二电容器c2周围的通路(即边缘通路ev和中心通路cv)，并且可以提供具有提高的集成的图像传感器。
145.图8和图9是用于说明根据一些实施方式的图像传感器的单位像素的各种剖视图。为了简洁，将省略对图1至图7中的上述特征的冗余描述。
146.参照图8，在根据一些实施方式的图像传感器中，下电极410可以具有多个柱形。
147.多个柱形的下电极410可以以蜂窝形式布置。在另一些示例中，多个下电极410可以以其它形式布置，诸如矩阵的形式。下电极410的上侧可以彼此基本上共面。此外，下电极410的宽度可以具有基本上均匀的宽度。例如，在任何平面中，任何下电极的宽度可以在其整个垂直范围内是均匀的以在+/-10％以内。
148.电容器电介质膜420可以沿着下电极410的表面以共形的方式延伸。
149.第一电容器c1的上电极430可以覆盖第一电容器c1的电容器电介质膜420，第二电容器c2的上电极430可以覆盖第二电容器c2的电容器电介质膜420。此外，第一电容器c1的上电极430可以填充第一电容器c1的下电极410之间的空间，第二电容器c2的上电极430可以填充第二电容器c2的下电极410之间的空间。
150.中心通路cv可以插设在第一电容器c1的上电极430和第二电容器c2的上电极430之间。
151.参照图9，在根据一些实施方式的图像传感器中，电容器电介质膜420的最下侧可以设置得高于下电极410的下侧。
152.例如，多个柱形的下电极410可以从第三层间绝缘膜230的上侧突出。在一些实施方式中，电容器电介质膜420可以沿着第三层间绝缘膜230的上侧以及从第三层间绝缘膜230的上侧向上突出的下电极410的表面以共形的方式延伸。
153.图10是可用于根据一些实施方式的图像传感器的任何单位像素up的示例布局的视图。为了简洁，将省略对图1至图9中的上述元件的冗余描述。
154.如图10所示，在根据一些实施方式的图像传感器中，下电极垫235可以包括彼此间隔开的第一开口235o1和第二开口235o2。
155.第一开口235o1和第二开口235o2可以例如沿着第二方向y排布。中心通路cv中的一些(一个或更多个)可以设置在第一开口235o1中，并且其余的中心通路cv可以设置在第二开口235o2中。
156.尽管下电极垫235在图10中被示出为具有两个开口，但是在另一些示例中，下电极垫235具有三个或更多个开口，在这些开口内设置相应的一个或更多个中心通路cv。
157.参照图11，在根据一些实施方式的图像传感器中，下电极垫235a和235b可以包括在每个单位像素up中以预定距离彼此间隔开的第一下电极垫235a和第二下电极垫235b。
158.例如，第一上电极垫245a和第二上电极垫245b可以彼此间隔开并沿着第一方向x布排布。第一下电极垫235a和第二下电极垫235b在第一方向x上间隔开的距离可以沿着第二方向y是恒定的。
159.第一下电极垫235a可以电连接到第一电容器c1，第二下电极垫235b可以电连接到第二电容器c2。例如，第一电容器c1的下电极(例如图6的410)可以连接到第一上电极垫245a，第二电容器c2的下电极(例如图6的410)可以连接到第二上电极垫245b。
160.图12是用于说明根据一些实施方式的图像传感器的单位像素的示范性布局图。图13是沿着图12的线b-b截取的剖视图。为了简洁，将省略对图1至图11中的上述元件的冗余描述。
161.参照图12和图13，在根据一些实施方式的图像传感器中，中心通路cv可以穿透上电极垫245。
162.例如，上电极垫245可以包括暴露第三层间绝缘膜230的上侧的上开口245o。上开口245o可以插设在第一电容器c1和第二电容器c2之间。中心通路cv可以设置在上电极垫245的上开口245o内部。
163.预定电势可以被施加到上电极垫245。例如，图4a的第二电源电压vpix2可以被施加到上电极垫245。因此，上电极垫245可以对应于图4a的第一电容器c1的第二电极和第二电容器c2的第二电极。作为一示例，可以形成穿透第四层间绝缘膜240并且连接第三布线252e和上电极垫245的第二连接通路248。第三布线252e可以通过第二连接通路248将预定电势施加到上电极垫245。
164.上电极垫245可以连接第一电容器c1的上电极430和第二电容器c2的上电极430。
165.第一电容器c1的下电极410可以电连接到第一晶体管tr1的源极/漏极区域102。作为一示例，第一边缘通路247a可以穿透第三层间绝缘膜230和第四层间绝缘膜240以连接第三布线252d和第一下电极垫235a。
166.第二电容器c2的下电极410可以电连接到第二晶体管tr2的源极/漏极区域102。作为一示例，第二边缘通路247b可以穿透第三层间绝缘膜230和第四层间绝缘膜240以连接第三布线252d和第二下电极垫235b。
167.第一下电极垫235a可以包括朝向每个单位像素up的边缘突出的第三突起235p1。第一边缘通路247a可以连接到第三突起235p1。第二下电极垫235b可以包括朝向每个单位像素up的边缘突出的第四突起235p2。第二边缘通路247b可以连接到第四突起235p2。尽管第三突起235p1和第四突起235p2两者仅被示出为在第一方向x上突出，但是这仅是一示例。作为另一示例，第三突起235p1和第四突起235p2中的至少一个当然可以在第二方向y上突出。
168.图14是根据一些实施方式的图像传感器的示例单位像素up的示范性布局图。图15是沿着图14的线c-c截取的剖视图。为了简洁，将省略对图1至图7中的上述元件的冗余描述。
169.参照图14和图15，在根据一些实施方式的图像传感器的多个单位像素的每个中，中心通路cv中的一个或更多个可以连接到下电极垫235。
170.例如，中心通路cv中的一个或更多个可以穿透第三层间绝缘膜230和第四层间绝缘膜240并且连接第三布线252c和下电极垫235。
171.第三布线252c可以通过中心通路cv的至少一部分将预定电势(例如图4a的第二电源电压vpix2)施加到下电极垫235。第三布线252f可以连接到中心通路cv的上端。下电极垫235可以连接到中心通路cv的下端。
172.图16和图17是根据一些实施方式的图像传感器的单位像素的示例电路图。为了简洁，将省略对图1至图15中的上述元件的冗余描述。
173.参照图16，在根据一些实施方式的图像传感器中，第一采样晶体管smp1可以连接在第一源极跟随器晶体管sf1的源极和第一节点nd1之间，第二采样晶体管smp2可以连接在第一节点nd1和第二节点nd2之间。
174.第一电容器c1的第一电极可以连接到第一节点nd1，并且预定电势(例如第二电源电压vpix2)可以被施加到第一电容器c1的第二电极。
175.第二电容器c2的第一电极可以连接到第二节点nd2，并且预定电势(例如第二电源
电压vpix2)可以被施加到第二电容器c2的第二电极。
176.第二源极跟随器晶体管sf2的栅电极(第二源极跟随器栅电极)可以连接到第二节点nd2。第二源极跟随器晶体管sf2可以是放大第二节点nd2的电势变化以产生源极/漏极电流的源极跟随器缓冲放大器。
177.在根据一些实施方式的噪声信号采样步骤，第一采样晶体管smp1可以被导通，并且第一电容器c1可以对包括噪声分量的第一采样信号进行采样。
178.在根据一些实施方式的图像信号采样步骤，第一采样晶体管smp1和第二采样晶体管smp2可以被导通，并且第二电容器c2可以对图像信号进行采样。
179.因此，根据一些实施方式的图像传感器的每个单位像素(例如图3的up)可以执行相关双采样(cds)操作。
180.参照图17，根据一些实施方式的图像传感器可以包括采样晶体管smp和校准晶体管cal。
181.采样晶体管smp可以连接在第一源极跟随器晶体管sf1的源极和第一节点nd1之间。
182.第一电容器c1的第一电极和第二电容器c2的第一电极可以连接到第一节点nd1。预定电势(例如电容器电压vc)可以被施加到第一电容器c1的第二电极。第二电容器c2的第二电极可以连接到第二节点nd2。
183.校准晶体管cal的漏极可以连接到电源电压(例如第二电源电压vpix2)，并且校准晶体管cal的源极可以连接到第二节点nd2。第二节点nd2可以由校准晶体管cal校准。
184.在根据一些实施方式的噪声信号采样步骤，采样晶体管smp可以被导通，并且第一电容器c1和第二电容器c2可以对包括噪声分量的第一采样信号进行采样。在噪声信号采样步骤，校准晶体管cal可以被截止。
185.在根据一些实施方式的图像信号采样步骤，采样晶体管smp和校准晶体管cal可以被导通，并且第一电容器c1和第二电容器c2可以对图像信号进行采样。
186.这里，第一电容器c1的电压可以是与由转移晶体管tx传送的电荷的量成比例的电压值。因此，在图像信号采样步骤的第一电容器c1的电压可以具有与在噪声信号采样步骤的电压不同的新值。第二电容器c2的第二节点nd2可以浮置，并且第二电容器c2的电荷量可以保持在先前噪声信号采样步骤的电荷量。由于第二电容器c2的第二节点nd2被校准为校准电压(例如vpix2)，所以它可以不包括噪声分量。
187.图16和图17的单位像素电路可以包括在电容器c1和电容器c2之间的中心通路cv、以及边缘通路ev，从而以与以上在图1-图15的实施方式中描述的方式类似的方式连接电路元件。
188.尽管已经参照本发明构思的实施方式具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。