一种上下结构的屏蔽栅MOSFET器件的制作方法与流程

一种上下结构的屏蔽栅mosfet器件的制作方法
技术领域
1.本发明涉及屏蔽栅mosfet（sgt-mosfet）器件的设计和制作技术领域，具体涉及一种上下结构的屏蔽栅mosfet器件的制作方法。


背景技术：

2.屏蔽栅mosfet器件和传统的沟槽型mosfet相比具有导通电阻低，开关损耗低的优点，因此在中低压功率半导体市场的应用逐渐增加。屏蔽栅沟槽型mosfet结构的栅极同时包含屏蔽栅和控制栅，屏蔽栅的存在使器件击穿时纵向电场类似与矩形分布，与传统沟槽型mosfet相比应用较小电阻率的外延就可以得到较高的击穿电压，从而使器件具有较小的导通电阻。根据屏蔽栅与控制栅在沟槽中相对位置，屏蔽栅mosfet器件通常分为上下结构和左右结构两种。对于上下结构的屏蔽栅mosfet器件，目前成熟的制造工艺有两种，主要是在形成屏蔽栅后，制作栅间氧化层（inter poly oxide）的工艺方法和步骤的不同。一种是在屏蔽栅多晶硅沉积回刻到沟槽以内形成屏蔽栅，之后首先通过hdp填充屏蔽栅上面的沟槽再回刻蚀到一定深度来形成栅间氧化层，然后通过热氧化在沟槽侧壁形成栅氧化层，这种方法可以比较精确的控制栅间氧化层路的厚度，但是制作成本较高。另一种是屏蔽栅多晶硅沉积回刻到沟槽以内形成屏蔽栅，再进行场氧化层湿法刻蚀，通过热氧化同时在沟槽侧壁和屏蔽栅顶端形成栅氧化层和栅间氧化层，控制栅像一顶帽子包围在屏蔽栅上部周围，使得屏蔽栅和控制栅之间的电容面积较大，因此器件的输入电容相对较大，同时在控制栅的底部也存在尖角，容易使屏蔽栅和控制栅之间的漏电变大，降低器件的可靠性。


技术实现要素：

3.本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种能有效降低生产成本，形成质量和均匀性较好的栅间氧化层，降低器件的电容，并且制备方法简单易行，安全可靠的上下结构的屏蔽栅mosfet器件的制作方法。
4.本发明的目的是通过如下技术方案来完成的，一种上下结构的屏蔽栅mosfet器件的制作方法，所述制作方法包括如下步骤：1）在选定的n外延硅衬底上淀积氧化层作为硬掩模，使用第一张掩膜版在n外延硅衬底上光刻并进行深沟槽刻蚀，同时形成原胞区和终端区的沟槽；2）根据产品击穿电压的需求制备相应厚度的场氧化层；3）沉积多晶硅，第一次多晶硅回刻接近硅表面形成屏蔽栅，然后通过化学机械抛光使硅表面的氧化层厚度小于2000a，目的是减少后续湿法刻蚀时的侧向刻蚀；4）进行氮化硅层沉积，氮化硅层的厚度为1000a~3000a；5）使用第二张掩膜版对有源区的沟槽上方进行光刻，干法刻蚀去掉暴露出的氮化硅层；6）通过湿法刻蚀去除有源区的沟槽侧壁上的场氧化层，沟槽中刻蚀掉的氧化层深度为0.5um~1.5um，具体以器件设计的击穿电压，沟道长度达到最优来决定；
7）对原胞区沟槽中多晶硅进行第二次干法刻蚀，使多晶硅层低于场氧化层0.1~0.3微米；8）湿法刻蚀去除氮化硅层，之后湿法刻蚀去掉硅表面的氧化层，使得沟槽中多晶硅屏蔽栅的高度高于或低于场氧化层的高度控制在0.2微米以内；9）用热氧化的方法在沟槽侧壁形成栅氧化层，同时在多晶硅屏蔽栅的顶部形成栅间氧化层；10）淀积栅多晶硅，并利用化学机械研磨或湿法刻蚀，刻蚀栅多晶硅至硅表面以形成器件的控制栅；11）进行后续工艺处理以完成屏蔽栅mosfet器件的制作。
5.进一步地，所述步骤11）中的后续工艺处理包括如下步骤：12）进行体区注入和退火形成与衬底和外延导电类型相反的体区；13）使用第三张掩膜版进行源区光刻并注入与衬底和外延相同导电类型的杂质并退火形成重掺杂源区；14）沉积介质层，然后使用第四张掩膜版进行接触孔光刻，并刻蚀形成源极、栅极及屏蔽栅极接触孔；15）溅射顶层金属，使用第五张掩膜版光刻并刻蚀形成顶层金属；16）淀积氧化层作为钝化层，使用第六张掩膜版光刻刻蚀钝化层，完成顶层结构的制作；17）将硅片背面减薄到特定的厚度，通过溅射或者蒸发的方法淀积背面金属形成器件的漏极。
6.进一步地，步骤3）中，所述沉积多晶硅，进行第一次多晶硅回刻接近硅表面，然后通过化学机械抛光使硅表面的氧化层厚度小于2000a，目的是减少后续湿法刻蚀时的侧向刻蚀。
7.进一步地，步骤7）中，所述多晶硅第二次干法刻蚀中使用氮化硅作为硬掩模，且刻蚀后多晶硅层低于场氧化层0.1um~0.3微米。
8.进一步地，步骤8）中，所述湿法刻蚀去除氮化硅层，之后湿法刻蚀去掉硅表面的氧化层，使得沟槽中多晶硅屏蔽栅的高度与场氧化层高度差在0.2微米以内。
9.本发明的有益技术效果在于：本发明在对屏蔽栅多晶硅进行第一次回刻至硅表面后，沉积氮化硅层做硬掩模，接下来对原胞区沟槽进行场氧化层刻蚀，再进行第二次屏蔽栅多晶硅回刻，然后进行场氧化层湿法刻蚀，在原胞区沟槽中形成屏蔽栅多晶硅和场氧化层高度差在0.2微米以内的结构，而后通过热氧化生成栅氧化层和栅间氧化层（ipo）。该制作方法所形成的屏蔽栅器件相比于传统制作方法具有较小的屏蔽栅和控制栅交叠面积，因此降低器件的电容；另外，与传统通过hdp进行的填充刻蚀形成栅间氧化层的制作方法相比，成本较低并且避免了在控制栅下端形成尖角的问题。同时本发明所提出的制备方法与现有工艺步骤兼容，从而有效降低了生产成本，且整个制作工艺安全可靠。
10.附图说明
11.图1为深沟槽刻蚀时的示意图；
图2为场氧化层生长时的示意图；图3为屏蔽栅多晶硅填充和回刻时的示意图；图4为氮化硅沉积时的示意图；图5为氮化硅光刻刻蚀时的示意图；图6为场氧化层刻蚀时的示意图；图7为屏蔽栅多晶硅刻蚀时的示意图；图8为氮化硅去除及氧化层去除时的示意图；图9为栅氧化层和栅间氧化层生长时的示意图；图10为控制栅多晶硅填充和回刻时的示意图。
具体实施方式
12.为使本领域的普通技术人员更加清楚地理解本发明的目的、技术方案和优点，以下结合附图和实施例对本发明做进一步的阐述。
13.如图1-10所示，本发明提出了一种上下结构的屏蔽栅mosfet器件的制作方法，尤其是屏蔽栅沉积之后到控制栅的形成这段比较独特的制作方法。本发明是在屏蔽栅填充经第一次回刻到硅表面后，沉积一层氮化硅层做硬掩膜，对原胞区沟槽顶部进行氮化硅层刻蚀，场氧化层刻蚀，在进行第二次屏蔽栅多晶硅刻蚀，之后利用热氧化工艺在沟槽侧壁，屏蔽栅的顶部生长氧化层，形成器件的栅氧化层和栅间氧化层（ipo）。本发明所提出的制备方法避免了传统通过hdp填充形成栅间氧化层的方式，其具体制作方法包括如下步骤：1）在选定的n外延硅衬底2上淀积厚度为0.5~1um的氧化层作为硬掩模，使用本发明的第一张掩膜版在n外延硅衬底2上光刻并进行深沟槽刻蚀，同时形成原胞区和终端区的沟槽3；如图1所示。
14.2）根据产品击穿电压的需求制备相应厚度的场氧化层4，该场氧化层4可通过热氧化形成，也可以通过热氧化加沉积氧化层的方式形成；如图2所示。
15.3）沉积多晶硅，做多晶硅第一次回刻接近硅表面形成屏蔽栅5，然后通过化学机械抛光使硅表面的氧化层厚度小于2000a，目的是减少后续湿法刻蚀时的侧向刻蚀；如图3所示。
16.4）沉积氮化硅层6做硬掩模，氮化硅层6的厚度约为1000a~3000a；如图4所示。
17.5）使用本发明的第二张掩膜版对有源区的沟槽上方进行光刻，干法刻蚀去掉暴露出的氮化硅层6；如图5所示。
18.6）通过湿法刻蚀去除有源区的沟槽侧壁上的场氧化层4，沟槽中刻蚀掉的氧化层4深度为0.5um~1.5um，具体以器件设计的击穿电压，沟道长度达到最优来决定；如图6所示。
19.7）对原胞区沟槽中的多晶硅做第二次干法刻蚀，干法刻蚀中使用氮化硅作为硬掩模，使得多晶硅层低于场氧化层4，且多晶硅层与场氧化层4之间的高度差约为0.1um~0.3um；如图7所示。
20.8）湿法刻蚀去除氮化硅层，之后湿法刻蚀去掉硅表面的氧化层，使得沟槽中多晶硅屏蔽栅的高度与场氧化层4的高度差控制在0.2微米以内；如图8所示。
21.9）通过热氧化的方法在沟槽侧壁形成栅氧化层8，同时在多晶硅屏蔽栅的顶部形成栅间氧化层7；如图9所示。
22.10）淀积栅多晶硅，并利用化学机械研磨或湿法刻蚀，刻蚀栅多晶硅至硅表面以形成器件的控制栅9；如图10所示。通过该制作方法形成的屏蔽栅mosfet器件的屏蔽栅顶部与控制栅底部几乎是平行的，使得栅间电容面积较小，电容相应较低。
23.11）进行后续工艺处理以完成屏蔽栅mosfet器件的制作，后续工艺处理包括体区注入及退火；光刻源区并进行源区注入；沉积介质层，光刻接触孔，刻蚀介质层；溅射顶层金属，光刻刻蚀顶层金属；淀积钝化层，光刻刻蚀钝化层，完成顶层结构的制作；然后进行圆片减薄以及背面金属淀积等，其具体包括如下步骤：12）进行体区注入和退火形成与衬底和外延导电类型相反的体区；13）使用第三张掩膜版进行源区光刻并注入与衬底和外延相同导电类型的杂质并退火形成重掺杂源区；14）沉积介质层，然后使用第四张掩膜版进行接触孔光刻，并刻蚀形成源极、栅极及屏蔽栅极接触孔；15）溅射顶层金属，使用第五张掩膜版光刻并刻蚀形成顶层金属；16）淀积氧化层作为钝化层，使用第六张掩膜版光刻刻蚀钝化层，完成顶层结构的制作；17）将硅片背面减薄到特定的厚度，通过溅射或者蒸发的方法淀积背面金属形成器件的漏极1。
24.本发明在多晶硅填充沟槽后通过第一次多晶硅回刻，沉积氮化硅层做硬掩模，之后先进行场氧化层刻蚀，再进行第二次屏蔽栅多晶硅刻蚀，再次氧化层湿法刻蚀，之后热氧化生成栅氧化层和栅间氧化层（ipo）,形成了质量和均匀性较好的栅间氧化层，同时减少了传统制作方法中屏蔽栅和控制栅交叠的面积，相应降低器件的电容；另外，和传统通过hdp进行的填充刻蚀形成栅间氧化层的制作方法相比，成本较低并且避免了在控制栅下端形成尖角的问题。同时本发明所提出的制备方法与现有工艺步骤兼容，从而有效降低了生产成本，且整个制作工艺安全可靠。
25.本文中所描述的具体实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。