技术特征：
1.一种自对准功率trench mosfet制作方法，其特征在于，包括如下步骤：step1：在衬底正上表面外延形成外延区；step2：在所述外延区的正上表面注入硼离子形成主体区；step3：在所述主体区的正上表面形成凹凸相间的晶圆凹凸层；step4：在所述主体区的正上表面淀积第一介质层，所述第一介质层覆盖所述晶圆凹凸层；step5：去除所述主体区的正上表面以上的所述第一介质层，仅保留填覆在所述晶圆凹凸层的凹槽内部分所述第一介质层；step6：以凹槽内部分所述第一介质层为掩模层，从所述晶圆凹凸层的凸起区域向下刻蚀形成沟槽，所述沟槽穿过所述主体区并刻蚀至所述外延区内；step7：对所述沟槽进行栅极氧化和掺杂多晶硅淀积填充形成栅极区；step8：刻蚀掉除所述沟槽以外的多晶硅并使得沟槽里的多晶硅表面低于第一介质层的表面；step9：淀积第二介质层完全覆盖所述所述沟槽内的多晶硅和所述第一介质层；step10：刻蚀掉所述第一介质层上的所述第二介质层，保留沟槽里多晶硅表面的第二介质层；step11：刻蚀掉第一介质层；step12:在主体区注入离子形成源极区；step13：淀积第三介质层并覆盖所述源极区和所述沟槽。step14：无掩模版刻蚀第三介质层并形成位于所述第二介质层两侧的侧墙；step15：于所述源极区刻蚀形成与所述主体区接触的接触沟槽；step16：所述接触沟槽内注入p+离子注入层与所述主体区形成欧姆接触；step17：于step16所形成结构的整体上表面进行金属溅射或蒸发形成金属化层。2.如权利要求1所述的制作方法，其特征在于，所述衬底为重度掺杂n型半导体硅，所述外延区为轻度掺杂n型半导体硅。3.如权利要求1所述的制作方法，其特征在于，所述源极区为重度掺杂n型半导体硅。4.如权利要求1所述的制作方法，其特征在于，在step3中，所述晶圆凹凸层的凹陷深度不超过所述主体区的深度。5.如权利要求1所述的制作方法，其特征在于，所述第一介质层、所述第二介质层被选自二氧化硅或者氮化硅；所述第一介质层和所述第二介质层被设定为不同材质种类。6.如权利要求1所述的制作方法，其特征在于，所述第三介质层被选自二氧化硅或者氮化硅。7.如权利要求1所述的制作方法，其特征在于，在step15中，该接触沟槽的深度要大于源极区的深度，直至达到源极区下面的主体区，但不能超过主体区。8.一种如权利要求1～7所述的制备方法所制备的自对准功率trench mosfet。
技术总结
本发明首要解决的技术问题是提出一种新的自对准结构的功率Trench MOSFET，其Trench槽和接触孔(接触沟槽)由一张掩模版确定，能极大地缩小Trench Pitch的间距(即相邻Trench槽之间的间距)。之间的间距)。之间的间距)。
技术研发人员：黄平 鲍利华 顾海颖
受保护的技术使用者：上海朕芯微电子科技有限公司
技术研发日：2021.10.15
技术公布日：2022/1/18