分栅式闪存存储器的制造方法与流程

1.本发明涉及半导体制造领域，特别涉及一种分栅式闪存存储器的制造方法。


背景技术：

2.快闪存储器，简称为闪存，分为两种类型：叠栅(stack gate)器件和分栅(splitgate)器件，其中，分栅器件在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦除性能上，分栅器件有效地避免了叠栅器件的过擦除效应，电路设计相对简单。因而被广泛应用在各类诸如智能卡、sim卡、微控制器、手机等电子产品中。在分栅式闪存存储器中，浮栅尖端的高度与尖锐度会影响浮栅在编程、擦除时候耦合的电压，从而影响闪存在编程、擦除时的性能。而且浮栅尖端的尖锐度和闪存的擦除性能具有很强的相关性。因此，在分栅式闪存存储器的制造方法中，需要优化浮栅尖端的形成工艺，以提高存储器的擦除和编程性能。


技术实现要素：

3.本发明的目的在于提供一种分栅式闪存存储器的制造方法，以提高存储器的擦除性能和编程性能。
4.为实现上述目的，本发明提供一种分栅式闪存存储器的制造方法，包括：
5.提供半导体衬底；
6.在所述半导体衬底上依次形成浮栅层和字线，所述字线贯穿所述浮栅层；
7.刻蚀所述浮栅层以形成浮栅尖端，所述浮栅尖端形成于所述浮栅层远离所述字线的顶角处；
8.对所述浮栅层进行氧化处理，以使所述浮栅尖端圆滑化。
9.可选的，在所述的分栅式闪存存储器的制造方法中，所述浮栅层的形成方法包括：
10.在所述半导体衬底上依次形成浮栅材料层和硬掩膜层，所述硬掩膜层中具有暴露出部分所述浮栅材料层的第一开口；
11.以所述硬掩膜层为掩膜刻蚀暴露出的部分厚度的所述浮栅材料层，以使所述浮栅材料层的顶表面呈圆弧形；
12.形成侧墙层，所述侧墙层覆盖所述第一开口的侧壁；以及，
13.以所述侧墙层和所述硬掩膜层为掩膜，刻蚀暴露出的所述浮栅材料层以形成所述浮栅层。
14.可选的，在所述的分栅式闪存存储器的制造方法中，所述浮栅尖端的形成方法包括：
15.去除所述硬掩膜层，以暴露出所述浮栅层；
16.以所述侧墙层为掩膜刻蚀所述浮栅层，并保留所述侧墙层下方的所述浮栅层，以形成所述浮栅尖端。
17.可选的，在所述的分栅式闪存存储器的制造方法中，所述侧墙层的材质为氧化硅
和/或氮氧化硅。
18.可选的，在所述的分栅式闪存存储器的制造方法中，所述浮栅层中具有与所述第一开口连通的第二开口。
19.可选的，在所述的分栅式闪存存储器的制造方法中，在形成所述浮栅层之后，在形成所述字线之前，还包括：形成遂穿氧化层，所述遂穿氧化层覆盖所述第二开口的侧壁和底壁并延伸覆盖所述侧墙层，且所述遂穿氧化层中具有第三开口。
20.可选的，在所述的分栅式闪存存储器的制造方法中，所述字线填充所述第三开口，所述字线的顶表面与所述侧墙层的顶表面平齐，或者，所述字线的顶表面低于所述侧墙层的顶表面。
21.可选的，在所述的分栅式闪存存储器的制造方法中，所述氧化处理包括热氧化工艺和/或原位水汽生成工艺。
22.可选的，在所述的分栅式闪存存储器的制造方法中，所述热氧化工艺的工艺气体包括氧气，工艺温度为500℃～1200℃；所述原位水汽生成工艺的气体包括氢气与氧气，工艺温度为800℃～1100℃，所述原位水汽生成工艺的气体包括氢气与氧气。
23.可选的，在所述的分栅式闪存存储器的制造方法中，所述浮栅层与所述半导体衬底之间还形成有浮栅氧化层。
24.在本发明提供的分栅式闪存存储器的制造方法中，在形成浮栅尖端以后，通过对浮栅层进行氧化处理，可使得所述浮栅尖端圆滑化，减少浮栅中的电子泄露，减少漏电流，有助于提高数据保持能力，从而提高存储器的擦除性能。进一步的，通过对所述浮栅层进行氧化处理，可降低所述浮栅尖端的高度，并可提高所述浮栅层表面的光滑度，使得所述浮栅层与字线之间的电容减小，从而使得电容耦合率也相应减小，进而提高存储器的编程性能。
附图说明
25.图1是本发明实施例的分栅式闪存存储器的制造方法的流程示意图；
26.图2至图10是本发明实施例的分栅式闪存存储器的制造方法中形成的结构剖面示意图；
27.其中，附图标记说明如下：
28.100-半导体衬底；110-浮栅氧化层；120-浮栅材料层；120a-浮栅层；121-浮栅尖端；130-硬掩膜层；130a-第一开口；130b-第二开口；140-侧墙层；150-遂穿氧化层；160-第三开口；170-字线。
具体实施方式
29.以下结合附图和具体实施例对本发明提出的分栅式闪存存储器的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
30.图1是本发明实施例提供的分栅式闪存存储器的制造方法的流程示意图。
31.如图1所述，本实施例的分栅式闪存存储器的制造方法包括：
32.步骤s1：提供半导体衬底；
33.步骤s2：在所述半导体衬底上依次形成浮栅层和字线，所述字线贯穿所述浮栅层；
34.步骤s3：刻蚀所述浮栅层以形成浮栅尖端，所述浮栅尖端形成于所述浮栅层远离所述字线的顶角处；
35.步骤s4：对所述浮栅层进行氧化处理，以使所述浮栅尖端圆滑化。
36.图2至图10本发明实施例的分栅式闪存存储器的制造方法中形成的结构剖面示意图。以下结合图2至图10对本实施例所提供的分栅式闪存存储器的制造方法作进一步详细的说明。
37.参考图2，执行步骤s1，提供半导体衬底100。半导体衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(soi)或者绝缘体上覆锗(goi)，或者还可以为其他的材料，例如砷化镓等ⅲ、
ⅴ
族化合物。本实施例中，所述半导体衬底100为硅衬底。
38.可以在所述半导体衬底100表面形成浮栅氧化层110，浮栅氧化层110可隔离后续形成的浮栅层与所述半导体衬底100。形成所述浮栅氧化层110的方法可以采用现有技术中常用的热炉管工艺或快速热氧化工艺。本实施例中，浮栅氧化层110的材料可以为氧化硅或掺氮的氧化硅。厚度例如可以为50埃～100埃。
39.继续参考图2所示，并结合图3至图8所示，执行步骤s2，在所述半导体衬底100上依次形成浮栅层120a和字线170，所述字线170贯穿所述浮栅层120a。具体的，所述浮栅层120a的形成方法包括：首先，继续参考图2，在所述半导体衬底100上依次形成浮栅材料层120和硬掩膜层130，所述硬掩膜层130中具有暴露出部分所述浮栅材料层120的第一开口130a。所述浮栅材料层120的材质可以为多晶硅，且所述浮栅材料层120中可掺杂有离子，其可以采用本领域常用的沉积工艺形成。所述浮栅材料层120的厚度例如可以为300埃～800埃。所述硬掩膜层130的材质可以为氮化层，其可以用作后续刻蚀工艺的保护层。所述硬掩膜层130的厚度例如可以为100埃～600埃。
40.在此需要说明的是，上述以及下文即将提到的各层的材料、各层的厚度以及各层的形成方式，仅仅是本发明的实施例的一个例子，在不同的情况中可以采用不同的材料、不同的厚度以及不同的形成方式，这些均不应当构成对本发明的限制。
41.如图4所示，在形成所述浮栅材料层120和所述硬掩膜层130之后，以所述硬掩膜层130为掩膜刻蚀暴露出的部分厚度的所述浮栅材料层120，以使暴露出的所述浮栅材料层120的顶表面呈圆弧形(或者说呈凹陷状)。本实施例中，采用各向同性刻蚀工艺刻蚀所述浮栅材料层120，所述各向同性刻蚀工艺采用的气体包括氢气，经过刻蚀以后，所述浮栅材料层120的顶表面呈圆弧形，也就是说，所述浮栅材料层120的顶表面由中间向边缘的方向逐渐升高，从而为后续形成浮栅层的浮栅尖端做准备，进而使后续形成的浮栅尖端的角度呈锐角。
42.接着，如图5所示，形成侧墙层140，所述侧墙层140覆盖所述第一开口130a的侧壁。可利用所述侧墙层140作为阻挡层，刻蚀所述浮栅层120a材料层进而形成浮栅层120a。具体的，所述侧墙层140的材质可以为氧化硅和/或氮氧化硅。
43.接着，如图6所示，以所述侧墙层140和所述硬掩膜层130为掩膜，刻蚀暴露出的所述浮栅材料层120以形成所述浮栅层120a，所述浮栅层120a中具有第二开口130b。其中，可利用各向异性的干法刻蚀工艺刻蚀所述浮栅材料层120，从而形成所述浮栅层120a。
44.如图7所示，在形成所述浮栅层120a之后，形成遂穿氧化层150，所述遂穿氧化层150覆盖所述第二开口130b的侧壁和底壁，并延伸覆盖所述侧墙层140。所述遂穿氧化层150
用于隔离后续形成的字线170和所述浮栅层120a。所述遂穿氧化层150的材质可以为氧化硅，其可以采用热炉管工艺或快速热氧化工艺形成。此外，所述遂穿氧化层150中具有第三开口160，所述第三开口160可定义字线170的位置。
45.接着，如图8所示，形成字线170，所述字线170填充所述第三开口160。其中，所述字线170的顶表面可以与所述硬掩膜层130的顶表面齐平。在其他的实施例中，所述字线170的顶表面可以低于所述硬掩膜层130的顶表面。
46.具体的，可先在所述第三开口160中以及所述硬掩膜上形成较厚的字线材料层(未图示)，所述字线材料层的材质可以为多晶硅，所述字线材料层可利用化学气相沉积工艺形成。然后，对所述字线材料层进行平坦化，例如进行化学机械研磨(cmp)工艺，以形成所述字线170。
47.如图9～10所示，执行步骤s3，刻蚀所述浮栅层120a以形成浮栅尖端121，所述浮栅尖端121形成于所述浮栅层120a远离所述字线170的顶角处。具体的，所述浮栅尖端121的形成方法包括：首先，如图9所示，去除所述硬掩膜层130，以暴露出所述浮栅层120a(暴露出未被所述侧墙层140覆盖的浮栅层120a)。可以采用干法或者湿法刻蚀工艺去除剩余的硬掩膜层130，干法刻蚀的刻蚀气体可以是选自hbr、cl2、sf6、o2、n2、nf3、ar、he和cf4中的一种或多种，湿法刻蚀可选择磷酸溶液，以提高所述硬掩膜刻蚀选择比。然后，利用干法刻蚀工艺对所述浮栅层120a进行刻蚀，并保留所述侧墙层140下方的所述浮栅层120a，以在所述浮栅层120a的顶角处形成浮栅尖端121。此外，在刻蚀所述浮栅层120a时，还可刻蚀所述浮栅层120a下方的浮栅氧化层110，以暴露出所述半导体衬底100。
48.其中，所述浮栅层120a的部分顶面和远离所述字线170的侧面构成所述浮栅尖端121，由于所述浮栅层120a的顶表面呈圆弧形，可保证刻蚀后的浮栅层120a的顶角处的浮栅尖端121的高度和锐角形状，从而可使得所述浮栅尖端121的角度呈一锐角，进而满足擦除和编程功能的需求。当对存储器进行擦除操作时，所述浮栅尖端121通过尖端放电原理，降低隧穿效应的通道电压，能够使电子从所述浮栅尖端121被拉离浮栅层120a而流入字线170，从而实现擦除操作。由于所述浮栅层120a的顶表面呈圆弧形可使得所述浮栅尖端121的角度呈一锐角，由此减少浮栅中的电子泄露，减少漏电流，有助于提高数据保持能力，从而提高存储器的擦出性能。
49.接着，执行步骤s4，对所述浮栅层120a进行氧化处理，以使所述浮栅尖端121圆滑化。在此，所述圆滑化是指经过氧化处理后的浮栅尖端相较于氧化处理前的浮栅尖端更为圆滑，从而减少漏电流。在其他实施例中，对所述浮栅层120a进行氧化处理之前，可以通过干法刻蚀工艺对所述侧墙层140进行减薄处理，以完全暴露出所述浮栅尖端121，利于氧化处理时，所述浮栅尖端可被快速氧化。
50.所述氧化处理包括热氧化工艺(rapid thermal oxidation，rto)和/或原位水汽生成工艺(in-suit stream generation，issg)。其中，热氧化工艺是利用氧化炉或快速热退火腔室，在工艺气体为氧气，工艺温度为500℃～1200℃的情况下对所述浮栅层120a进行热氧化，所述工艺温度例如可以600℃、700℃、800℃、或950℃。在进行热氧化的过程中，氧原子从所述浮栅层120a的表面侵入，并与所述浮栅层120a中的多晶硅发生化学反应，进而使得一部分厚度的浮栅层120a被氧化。所述浮栅层120a被氧化以后，其表面更加光滑，提高了浮栅层120a的表面的光滑度，使得所述浮栅层120a与字线170之间的电容减小，从而使得
电容耦合率也相应减小，进而提高存储器的编程性能。进一步的，氧化工艺中的氧原子与浮栅层120a中的多晶硅发生化学反应后，会在浮栅层120a的表面形成一层较薄的氧化层，同时，还可增加遂穿氧化层150的厚度，如此一来，可阻挡浮栅层120a中的电子泄露，减少漏电流。
51.原位水汽生成工艺(issg)是在快速热退火腔室中，通入氢气与氧气，在浮栅层120a表面原位化合成水蒸汽，并与所述浮栅层120a中的多晶硅反应而氧化一部分厚度的所述浮栅层120a。其中，所述原位水汽生成工艺的气体包括氢气与氧气，工艺温度为800℃～1100℃。经过氧化处理后，所述浮栅尖端121被圆滑化，减少浮栅中的电子泄露，减少漏电流，有助于提高数据保持能力，从而提高存储器的擦除性能。
52.本实施例中，所述氧化处理的时间为5s～10s，例如可以为5s、6s或者10s，如果氧化处理时间过长，则会导致所述浮栅层120a被氧化的程度较大，甚至会导致浮栅层120a被全部氧化，从而影响存储器的性能。
53.综上所述，在本发明提供的分栅式闪存存储器的制造方法中，在形成浮栅尖端以后，通过对浮栅层进行氧化处理，可使得所述浮栅尖端圆滑化，减少浮栅中的电子泄露，减少漏电流，有助于提高数据保持能力，从而提高存储器的擦除性能。进一步的，通过对所述浮栅层进行氧化处理，可降低所述浮栅尖端的高度，并可提高所述浮栅层的表面的光滑度，使得所述浮栅层与字线之间的电容减小，从而使得电容耦合率也相应减小，进而提高存储器的编程性能。
54.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。