半导体器件的制作方法、半导体器件、存储器及存储系统与流程

1.本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件的制作方法、半导体器件、存储器及存储系统。


背景技术：

2.目前，半导体器件中通孔的制作方法是在绝缘层上形成掩膜层，通过掩膜层中的开口在绝缘层中刻蚀通孔。但是，若所需通孔的尺寸较小，则需要将掩膜层中开口的尺寸缩小至目标尺寸，工艺要求较高。因此，如何在不缩小掩膜层中开口尺寸的前提下来缩小通孔的尺寸成为亟待解决的问题。


技术实现要素：

3.本发明实施例提供一种半导体器件的制作方法、半导体器件、存储器及存储系统，能够降低工艺难度，且精确缩小通孔的尺寸。
4.本发明实施例提供一种半导体器件的制作方法，包括：
5.提供停止层，以及位于所述停止层上的绝缘层；
6.在所述绝缘层上形成具有开口的掩膜层；
7.在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽；
8.通过所述凹底面，在所述绝缘层中形成通孔。
9.进一步地，所述通孔的横向宽度小于所述凹底面的横向宽度，所述横向为平行于所述停止层上表面的方向。
10.进一步地，所述掩膜层包括抗反射层和光刻胶层，所述开口包括第一子开口和第二子开口；
11.所述在所述绝缘层上形成具有开口的掩膜层的步骤，包括：
12.在所述绝缘层上依次形成所述抗反射层和所述光刻胶层，所述光刻胶层具有所述第一子开口；
13.通过所述第一子开口，在所述抗反射层中形成与所述第一子开口相连通的所述第二子开口。
14.进一步地，所述在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽的步骤，包括：
15.去除所述光刻胶层；
16.在所述抗反射层上形成所述牺牲层，所述牺牲层覆盖所述第二子开口的侧壁和底面，以在所述第二子开口中围成具有所述凹底面的所述凹槽。
17.进一步地，所述掩膜层还包括位于所述绝缘层与所述抗反射层之间的硬掩膜层；
18.所述通过所述凹底面，在所述绝缘层中形成通孔的步骤，包括：
19.对所述凹底面对应的牺牲层、硬掩膜层和绝缘层进行刻蚀，以在所述绝缘层中形
成所述通孔。
20.进一步地，所述掩膜层还包括位于所述绝缘层与所述抗反射层之间的硬掩膜层，所述开口还包括第三子开口；
21.所述在所述绝缘层上形成具有开口的掩膜层的步骤，还包括：
22.通过所述第二子开口，在所述硬掩膜层中形成与所述第二子开口相连通的所述第三子开口。
23.进一步地，所述在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽的步骤，包括：
24.去除所述光刻胶层；
25.在所述抗反射层上形成所述牺牲层，所述牺牲层覆盖所述第二子开口的侧壁以及所述第三子开口的侧壁和底面，以在所述第二子开口和所述第三子开口中围成具有所述凹底面的所述凹槽。
26.进一步地，所述在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽的步骤，包括：
27.去除所述光刻胶层和所述抗反射层；
28.在所述硬掩膜层上形成所述牺牲层，所述牺牲层覆盖所述第三子开口的侧壁和底面，以在所述第三子开口中围成具有所述凹底面的所述凹槽。
29.进一步地，所述通过所述凹底面，在所述绝缘层中形成通孔的步骤，包括：
30.对所述凹底面对应的牺牲层和绝缘层进行刻蚀，以在所述绝缘层中形成所述通孔。
31.本发明实施例还提供一种半导体器件，包括：
32.停止层；
33.绝缘层，位于所述停止层上；
34.贯通结构，贯穿所述绝缘层，所述贯通结构的横向宽度小于预设宽度，所述横向为平行于所述停止层上表面的方向。
35.本发明实施例还提供一种存储器，包括存储阵列结构，以及与所述存储阵列结构连接的外围结构；
36.所述存储阵列结构和所述外围结构中的至少一个包括上述半导体器件。
37.本发明实施例还提供一种存储系统，包括上述存储器，以及与所述存储器连接的控制器。
38.本发明的有益效果为：在绝缘层上形成具有开口的掩膜层，在掩膜层上形成牺牲层，使牺牲层覆盖开口的侧壁和底面，以在开口中围成具有凹底面的凹槽，由于凹底面的横向宽度小于开口的横向宽度，因此通过凹底面在绝缘层中形成通孔，可以缩小通孔的尺寸，且无需缩小掩膜层中开口的尺寸，降低工艺难度，另外通过控制牺牲层的厚度，可以控制凹底面的横向宽度，进而精确控制绝缘层中通孔的缩小尺寸，从而缩小半导体器件的体积。
附图说明
39.为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些
实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
40.图1为一些实施例中半导体器件的制作方法的结构示意图；
41.图2为本发明实施例提供的半导体器件的制作方法的一个流程示意图；
42.图3a至图3d为本发明实施例提供的半导体器件的制作方法所对应的一种结构示意图；
43.图4a至图4c是本发明实施例提供的半导体器件的制作方法所对应的另一种结构示意图；
44.图5a至图5c是本发明实施例提供的半导体器件的制作方法所对应的又一种结构示意图；
45.图6是本发明实施例提供的半导体器件的一个结构示意图
46.图7是本发明实施例提供的存储器的一个结构示意图；
47.图8是本发明实施例提供的存储系统的一个结构示意图。
具体实施方式
48.这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
49.在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
50.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
51.这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
52.如图1所示，一些实施例中，在形成停止层1a以及位于停止层1a上的绝缘层2a后，在绝缘层2a上形成掩膜层3a，掩膜层3a包括依次位于绝缘层2a上的硬掩膜层31a、抗反射层32a和光刻胶层33a，光刻胶层33a具有开口34a。然后，通过开口34a，通过曝光显影技术后对
抗反射层32a、硬掩膜层31a和绝缘层2a进行刻蚀，以在绝缘层2a中形成通孔21a。若需要在绝缘层2a中形成较小尺寸的通孔21a，则需要将掩膜层3a中开口34a的尺寸进行缩小，但缩小开口34a的尺寸，对机台要求较高，导致工艺难度较高。
53.基于此，本发明实施例提供一种半导体器件的制作方法。参见图2，是本发明实施例提供的半导体器件的制作方法的流程示意图。
54.如图2所示，本发明实施例提供一种半导体器件的制作方法，所述方法包括步骤101至步骤104，具体如下：
55.步骤101、提供停止层，以及位于所述停止层上的绝缘层。
56.如图3a所示，停止层1可以为导电层，如金属层，金属层包括但不限于钨、钴、铜、铝等。停止层1也可以为半导体衬底，例如可以为硅衬底，也可以为包括其他元素半导体或化合物半导体的衬底。停止层1也可以为与绝缘层不同的其他膜层，此处不做具体限定。
57.采用薄膜沉积工艺，在停止层1上形成绝缘层2，绝缘层2包括但不限于氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。薄膜沉积工艺可以为物理气相沉积、化学气相沉积、原子层沉积、激光辅助沉积等。
58.步骤102、在所述绝缘层上形成具有开口的掩膜层。
59.在绝缘层2上形成掩膜层，掩膜层中具有开口。开口可以贯穿掩膜层，开口也可以不贯穿掩膜层，即开口的深度小于掩膜层的厚度。
60.在一些实施例中，如图3a所示，掩膜层3包括光刻胶层31和抗反射层32，抗反射层32位于绝缘层2上，光刻胶层31位于抗反射层32上。其中，抗反射层32包括但不限于氮氧化硅sion。
61.掩膜层3中的开口可以贯穿掩膜层3，即开口贯穿光刻胶层31和抗反射层32。具体地，所述开口可以包括第一子开口和第二子开口，步骤102中的所述在所述绝缘层上形成具有开口的掩膜层，包括：
62.在所述绝缘层上依次形成所述抗反射层和所述光刻胶层，所述光刻胶层具有所述第一子开口；
63.通过所述第一子开口，在所述抗反射层中形成与所述第一子开口相连通的所述第二子开口。
64.如图3a所示，光刻胶层31中具有第一子开口30a。第一子开口30a的横向(即与停止层1上表面相平行的方向a)宽度可以与图1中光刻胶层33a的开口34a的横向宽度相同，即本发明实施例无需缩小光刻胶层31中的开口尺寸，从而降低工艺难度。在第一子开口30a的横截面呈圆形时，第一子开口30a的横向宽度可以是指第一子开口30a的直径。
65.如图3b所示，通过第一子开口30a，在抗反射层32中形成第二子开口30b，第二子开口30b贯穿抗反射层32，且第二子开口30b与第一子开口30a相连通。
66.第一子开口30a和第二子开口30b共同构成开口30。
67.步骤103、在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽。
68.如图3c所示，可以直接在光刻胶层31上形成牺牲层4，且牺牲层4覆盖第一子开口30a的侧壁以及第二子开口30b的侧壁和底面，使得牺牲层4在开口30中围成具有凹底面41的凹槽40。其中，第一子开口30a的侧壁为光刻胶层31，第二子开口30b的侧壁为抗反射层
32，第二子开口30b的底面为绝缘层2。由于牺牲层4具有一定的厚度，因此凹槽40的横向宽度小于开口30的横向宽度。牺牲层4包括但不限于氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。
69.牺牲层4通过原子层沉积工艺(atomic layer deposition，ald)形成在光刻胶层31上，通过控制牺牲层4的厚度，可以控制所围成的凹槽40的横向宽度，即控制凹底面41的横向宽度。牺牲层4的厚度越大，凹槽40的横向宽度越小，但牺牲层4的厚度不能过厚，即凹槽40的横向宽度不能过小，至少需要使所围成的凹槽40具有凹底面41。
70.需要说明的是，由于光刻胶层31具有良好的流动性，若不在抗反射层32中形成第二子开口30b，直接在光刻胶层31上形成牺牲层4，使牺牲层4仅覆盖第一子开口30a的侧壁和底面，容易导致光刻胶层31塌陷，使得牺牲层4无法在第一子开口30a中围成具有凹底面41的凹槽40，或者牺牲层4在第一子开口30a中围成的凹槽40不可控，不利于后续通孔的刻蚀。因此本实施例在抗反射层32中形成第二子开口30b，使牺牲层4位于光刻胶层31上，并覆盖第一子开口30a的侧壁以及第二子开口30b的侧壁和底面，即使光刻胶层31塌陷，由于抗反射层32的存在，也不会影响凹槽40的形成，且能够控制凹槽40的凹底面41的横向宽度。
71.为了进一步保证凹槽40的形成和可控，也可以在抗反射层32中形成第二子开口30b后，去除光刻胶层31。具体地，步骤103中的所述在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽，包括：
72.去除所述光刻胶层；
73.在所述抗反射层上形成所述牺牲层，所述牺牲层覆盖所述第二子开口的侧壁和底面，以在所述第二子开口中围成具有所述凹底面的所述凹槽。
74.在抗反射层32中形成第二子开口30b后，去除光刻胶层31，此时掩膜层3仅包括抗反射层32，开口30仅包括第二子开口30b。然后，在抗反射层32上形成牺牲层4，牺牲层4仅覆盖第二子开口30b的侧壁和底面，使得牺牲层4仅在第二子开口30b中形成具有凹底面41的凹槽40。
75.步骤104、通过所述凹底面，在所述绝缘层中形成通孔。
76.采用各向异性刻蚀工艺，对凹底面41底部对应的膜层(不包括停止层1)进行刻蚀，以便在绝缘层2中形成通孔20。
77.如图3c所示，凹底面41底部对应的膜层为牺牲层4和绝缘层2。如图3d所示，采用各向异性刻蚀工艺，对凹底面41对应的牺牲层4和绝缘层2进行刻蚀，刻蚀停止在停止层1处，使得绝缘层2中形成通孔20。
78.通孔20的横向宽度小于凹底面41的横向宽度。由于通孔20的侧壁可能呈倾斜状，使得通孔20顶部(即通孔20背离停止层1的一侧)和底部(即通孔靠近停止层的一侧)的横向宽度可能不同，本实施例中通孔20的横向宽度可以是指通孔20的最大横向宽度，如通孔20顶部的横向宽度。在通孔20的横截面呈圆形时，通孔20的横向宽度可以是指通孔20顶部的直径。
79.需要说明的是，牺牲层4的厚度越大，凹槽40的横向宽度越小，即凹底面41的横向宽度越小，通孔20的横向宽度(即通孔20的尺寸)越小。本实施例无需缩小掩膜层3中开口30的尺寸，也无需在掩膜层3与绝缘层2中增加转移层，即可缩小绝缘层2中通孔20的尺寸，降低工艺难度，且保证通孔20的缩小尺寸精确可控。
80.在另一些实施例中，掩膜层3包括光刻胶层31、抗反射层32和硬掩膜层33，硬掩膜层33位于绝缘层2上，抗反射层32位于硬掩膜层33上，光刻胶层31位于抗反射层32上。其中，抗反射层32包括但不限于氮氧化硅sion，硬掩膜层33包括但不限于不定形碳。
81.在一个实施方式中，如图4a所示，掩膜层3中的开口30可以贯穿光刻胶层31和抗反射层32，不贯穿硬掩膜层33，即开口30包括相连通的第一子开口30a和第二子开口30b，第一子开口30a贯穿光刻胶层31，第二子开口贯穿抗反射层32。第一子开口30a和第二子开口30b的形成方法与上述实施例中第一子开口30a和第二子开口30b的形成方法相同，在此不再详细赘述。
82.然后，如图4b所示，可以直接在光刻胶层31上形成牺牲层4，且牺牲层4覆盖第一子开口30a的侧壁以及第二子开口30b的侧壁和底面，使得牺牲层4在第一子开口30a和第二子开口30b中围成凹槽40。其中，第一子开口30a的侧壁为光刻胶层31，第二子开口30b的侧壁为抗反射层32，第二子开口30b的底面为硬掩膜层33。由于牺牲层4具有一定的厚度，因此凹槽40的凹底面41的横向宽度小于开口30的横向宽度。
83.在形成牺牲层4之前，也可以先去除掩膜层3中的光刻胶层31。此时，掩膜层3包括抗反射层32和硬掩膜层33，开口30包括第二子开口30b。然后，在抗反射层32上形成牺牲层4，且牺牲层4覆盖第二子开口30b的侧壁和底面，使得牺牲层4仅在第二子开口30b中形成具有凹底面41的凹槽40。
84.凹底面41底部对应的膜层为牺牲层4、硬掩膜层33和绝缘层2。如图4c所示，采用各向异性刻蚀工艺，对凹底面41对应的牺牲层4、硬掩膜层33和绝缘层2进行刻蚀，刻蚀停止在停止层1处，使得绝缘层2中形成通孔20。
85.凹底面41的横向宽度小于掩膜层3中开口30的横向宽度，通孔20的横向宽度小于凹底面41的横向宽度，从而有效缩小通孔20的横向宽度(即尺寸)。
86.在另一个实施方式中，如图5a所示，掩膜层3中的开口30可以贯穿光刻胶层31、抗反射层32和硬掩膜层33，即开口30包括相连通的第一子开口30a、第二子开口30b和第三子开口30c。其中，第一子开口30a和第二子开口30b的形成方法与上述实施例中第一子开口30a和第二子开口30b的形成方法相同，在此不再详细赘述。在形成第二子开口30b后，通过第二子开口30b，在硬掩膜层33中形成与第二子开口30b相连通的第三子开口30c，即第三子开口30c贯穿硬掩膜层33。
87.然后，如图5b所示，可以直接在光刻胶层31上形成牺牲层4，且牺牲层4覆盖第一子开口30a的侧壁、第二子开口30b的侧壁以及第三子开口30c的侧壁和底面，使得牺牲层4在第一子开口30a、第二子开口30b和第三子开口30c中围成凹槽40。其中，第一子开口30a的侧壁为光刻胶层31，第二子开口30b的侧壁为抗反射层32，第三子开口30c的侧壁为硬掩膜层33，第三子开口30c的底面为绝缘层2。由于牺牲层4具有一定的厚度，因此凹槽40的凹底面41的横向宽度小于开口30的横向宽度。
88.在形成牺牲层4之前，也可以先去除掩膜层3中的光刻胶层31。此时，掩膜层3包括抗反射层32和硬掩膜层33，开口30包括第二子开口30b和第三子开口30c。具体地，步骤103中的所述在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽，包括：
89.去除所述光刻胶层；
90.在所述抗反射层上形成所述牺牲层，所述牺牲层覆盖所述第二子开口的侧壁以及所述第三子开口的侧壁和底面，以在所述第二子开口和所述第三子开口中围成具有所述凹底面的所述凹槽。
91.在硬掩膜层33中形成第三子开口30c后，去除光刻胶层31，然后在抗反射层32上形成牺牲层4，且牺牲层4覆盖第二子开口30b的侧壁以及第三子开口30c的侧壁和底面，使得牺牲层4仅在第二子开口30b和第三子开口30c中形成具有凹底面41的凹槽40。
92.在形成牺牲层4之前，也可以先去除掩膜层3中的光刻胶层31和抗反射层32。此时，掩膜层3包括硬掩膜层33，开口30包括第三子开口30c。具体地，步骤103中的所述在所述掩膜层上形成牺牲层，所述牺牲层覆盖所述开口的侧壁和底面，以在所述开口中围成具有凹底面的凹槽，包括：
93.去除所述光刻胶层和所述抗反射层；
94.在所述硬掩膜层上形成所述牺牲层，所述牺牲层覆盖所述第三子开口的侧壁和底面，以在所述第三子开口中围成具有所述凹底面的所述凹槽。
95.在硬掩膜层33中形成第三子开口30c后，去除光刻胶层31和抗反射层32，然后在硬掩膜层33上形成牺牲层4，且牺牲层4覆盖第三子开口30c的侧壁和底面，使得牺牲层4仅在第三子开口30c中形成具有凹底面41的凹槽40。
96.此时，凹底面41底部对应的膜层为牺牲层4和绝缘层2。如图5c所示，采用各向异性刻蚀工艺，对凹底面41对应的牺牲层4和绝缘层2进行刻蚀，刻蚀停止在停止层1处，使得绝缘层2中形成通孔20。
97.需要说明的是，在绝缘层2中形成通孔20后，可以去除剩余的牺牲层4和掩膜层3。然后，在通孔20中形成贯通结构5，如图6所示。在停止层1为导电层时，贯通结构5可以为连接触点，使贯通结构5与停止层1连接。绝缘层2上还可以形成其他导电层，使其他导电层通过贯通结构5与停止层1电性连接。连接触点包括但不限于钨、钴、铜、铝等。
98.本发明实施例提供的半导体器件的制作方法，在绝缘层上形成具有开口的掩膜层，在掩膜层上形成牺牲层，使牺牲层覆盖开口的侧壁和底面，以在开口中围成具有凹底面的凹槽，由于凹底面的横向宽度小于开口的横向宽度，因此通过凹底面在绝缘层中形成通孔，可以缩小通孔的尺寸，且无需缩小掩膜层中开口的尺寸，降低工艺难度，另外通过控制牺牲层的厚度，可以控制凹底面的横向宽度，进而精确控制绝缘层中通孔的缩小尺寸。
99.相应地，本发明实施例还提供一种半导体器件，通过上述半导体器件的制作方法形成。参见图6，是本发明实施例提供的半导体器件的结构示意图。
100.如图6所示，本发明实施例提供的半导体器件包括停止层1、绝缘层2和贯通结构5。
101.停止层1可以为导电层，如金属层，金属层包括但不限于钨、钴、铜、铝等。停止层1也可以为半导体衬底，例如可以为硅衬底，也可以为包括其他元素半导体或化合物半导体的衬底。停止层1也可以为与绝缘层不同的其他膜层，此处不做具体限定。
102.绝缘层2位于停止层1上，绝缘层2包括但不限于氧化硅、氮化硅和氮氧化硅中的任意一种或多种组合。
103.贯通结构5贯穿绝缘层2，贯通结构5的横向(即平行于停止层1上表面的方向a)宽度小于预设宽度。其中，预设宽度是指图1中通孔21a的最小横向宽度，即本实施例中贯通结构5的横向宽度小于图1中通孔21a的最小横向宽度。在停止层1为导电层时，贯通结构5可以
为连接触点，使贯通结构5与停止层1连接。连接触点包括但不限于钨、钴、铜、铝等。
104.在贯通结构5为连接触点时，半导体器件还可以包括其他导电层，其他导电层可以位于绝缘层2上，以使其他导电层通过贯通结构5与停止层1电性连接。
105.本实施例通过缩小贯通结构5的横向宽度，以在半导体器件具有相同数量的贯通结构5的前提下，缩小半导体器件的体积。
106.参见图7，是本发明实施例提供的存储器的结构示意图。
107.如图7所示，存储器包括存储阵列结构100，以及与存储阵列结构100连接的外围结构200。存储阵列结构100和外围结构200均可以包括上述实施例中的半导体器件，此处不再详细赘述。
108.其中，存储阵列结构100可以为非易失性存储器阵列结构，例如存储阵列结构100可以为nand闪存、nor闪存等。外围结构200可以包含cmos(互补金属氧化物半导体)、sram(静态随机存取存储器)、dram(动态随机存取存储器)、fpga(现场可编程门阵列)、cpu(中央处理器)、xpoint芯片等器件。
109.具体地，外围结构200可以位于存储阵列结构100上，且外围结构200与存储阵列结构100相连接。存储阵列结构100与外围结构200也可以采用其他架构形式，例如外围结构200位于存储阵列结构100的下方，即puc(periphery under core array)架构，或者，外围结构200与存储阵列结构100并列设置，即pnc(periphery near core array)架构等，此处不做具体限定。
110.本发明实施例提供的存储器，能够通过缩小贯通结构的横向宽度，缩小半导体器件的体积，进而缩小存储器的体积。
111.参见图8，是本发明实施例提供的存储系统的结构示意图。
112.如图8所示，本发明实施例还提供一种存储系统，存储系统包括存储器300和控制器400，存储器300与控制器400电性连接，控制器400用于控制存储器300存储数据。存储器300为上述实施例中的存储器，在此不再详细赘述。控制器400可以为本领域技术人员所熟知的控制器，在此不再详细赘述。
113.所述存储系统可以应用于计算机、电视、机顶盒、车载等终端产品上。
114.综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。