扇出型封装方法和扇出型封装结构与流程

1.本发明涉及半导体封装技术领域，具体而言，涉及一种扇出型封装方法和扇出型封装结构。


背景技术：

2.随着半导体行业的快速发展，各种封装结构均得到充分发展，其中的扇出型晶圆级封装技术(fan-out wafer level package，fowlp)广泛应用于半导体行业中。在该封装技术中，一般采用从晶圆切下单个芯片，然后到封装一个载体晶圆上，主要优势为高密度集成，封装产品尺寸小，产品性能优越，信号传输频率快等，fan out技术主要是实现多引脚输出以及输出引脚间距较小。
3.经发明人调研发现，扇出型晶圆芯片封装过程中，容易存在塑封翘曲问题。同时，扇出型晶圆级芯片封装对落尘管控苛刻，微小的落尘在芯片上极其容易导致esd击穿或者封装中产生缺陷(例如产生空洞、芯片表面碎裂等)，影响产品质量。此外，常规的扇出型晶芯片在制作过程中需要进行多个翻转动作来进行正面或者背面加工，现有技术中(芯片面朝上、芯片面朝下)只存在一种载具防止芯片制程中的翘曲问题和保护芯片底部(方便夹取)，其另一面芯片无法进行保护和夹取，导致存在诸多运输问题。


技术实现要素：

4.本发明的目的包括，例如，提供了一种扇出型封装方法和扇出型封装结构，其能够解决塑封翘曲问题，并防止落尘产生缺陷，提高了产品质量，同时便于运输和翻转，有助于提高生产效率。
5.本发明的实施例可以这样实现：
6.第一方面，本发明提供一种扇出型封装方法，包括：
7.在第一载具上贴装半导体器件；
8.在所述第一载具上贴装设置有支撑脚的第二载具，且使所述第二载具罩设在所述半导体器件外，所述支撑脚设置在所述第一载具上，并位于所述半导体器件的两侧；
9.在所述第一载具上塑封形成塑封体，且使所述塑封体包覆在所述半导体器件外，所述第二载具嵌设在所述塑封体内；
10.暴露所述半导体器件，以使所述半导体器件外露于所述塑封体；
11.在所述塑封体的一侧形成布线组合层，所述布线组合层与所述半导体器件电性连接；
12.在所述布线组合层远离所述塑封体的一侧植球，以在所述布线组合层上形成焊球。
13.在可选的实施方式中，暴露所述半导体器件的步骤，包括：
14.剥离所述第一载具，以使所述半导体器件外露于所述塑封体；
15.其中，所述半导体器件上用于贴装所述第一载具的一侧表面设置有导电焊盘。
16.在可选的实施方式中，在所述塑封体的一侧形成布线组合层的步骤，包括：
17.在所述塑封体的一侧形成第一介质层，所述第一介质层覆盖所述半导体器件；
18.在所述第一介质层上开槽形成第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述导电焊盘；
19.在所述第一凹槽内形成第一金属层，所述第一金属层与所述导电焊盘电性连接；
20.在所述第一介质层远离所述塑封体的一侧形成第二介质层，所述第二介质层覆盖所述第一金属层；
21.在所述第二介质层上开槽形成第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层；
22.在所述第二凹槽内形成第二金属层，所述第二金属层与所述第一金属层电性连接；
23.在所述第二介质层远离所述塑封体的一侧形成第三介质层，所述第三介质层覆盖所述第二金属层；
24.在所述第三介质层上开槽形成第三凹槽，所述第三凹槽贯穿所述第三介质层，并贯通至所述第二金属层；
25.在所述第三凹槽内形成第三金属层，所述第三金属层与所述第二金属层电性连接；
26.其中，所述第三金属层用于设置所述焊球。
27.在可选的实施方式中，在所述第三凹槽内形成第三金属层的步骤，包括：
28.在所述第三凹槽内电镀形成导电柱，所述导电柱凸设于所述第三介质层。
29.在可选的实施方式中，在所述塑封体的一侧形成布线组合层的步骤，包括：
30.在所述塑封体的一侧形成第一介质层，所述第一介质层覆盖所述半导体器件；
31.在所述第一介质层上开槽形成第一凹槽，所述第一凹槽贯穿所述第一介质层，并贯通至所述导电焊盘；
32.在所述第一凹槽内形成第一金属层，所述第一金属层与所述导电焊盘电性连接；
33.在所述第一介质层远离所述塑封体的一侧形成第二介质层，所述第二介质层覆盖所述第一金属层；
34.在所述第二介质层上开槽形成第二凹槽，所述第二凹槽贯穿所述第二介质层，并贯通至所述第一金属层；
35.在所述第二凹槽内形成第二金属层，所述第二金属层与所述第一金属层电性连接；
36.其中，所述第二金属层用于设置所述焊球。
37.在可选的实施方式中，暴露所述半导体器件的步骤，包括：
38.在所述第一载具上开槽形成贯通至所述半导体器件的基底凹槽，以使所述半导体器件外露于所述塑封体；
39.在所述基底凹槽内形成基底金属层，所述基底金属层与所述半导体器件电性连接；
40.其中，所述半导体器件用于贴装所述第一载具的一侧表面上设置有导电焊盘。
41.在可选的实施方式中，暴露所述半导体器件的步骤，包括：
42.在所述塑封体的一侧表面开槽形成塑封凹槽，所述塑封凹槽贯通至所述半导体器件，以使所述半导体器件外露于所述塑封体；
43.在所述塑封凹槽内形成塑封金属层，所述塑封金属层与所述半导体器件电性连接；
44.其中，所述半导体器件远离所述第一载具的一侧表面设置有导电焊盘。
45.在可选的实施方式中，在暴露所述半导体器件的步骤之前，所述方法还包括：
46.研磨所述塑封体，直至暴露出所述支撑脚；
47.其中，所述支撑脚呈中空状，以使所述半导体器件两侧的所述塑封体上形成有导通孔。
48.在可选的实施方式中，在所述布线组合层远离所述塑封体的一侧植球的步骤之后，所述方法还包括：
49.沿所述支撑脚和所述半导体器件之间切割所述塑封体和所述布线组合层。
50.在可选的实施方式中，在第一载具上贴装半导体器件的步骤之前，所述方法还包括：
51.在所述第一载具上开槽形成安装槽，所述安装槽用于适应性地安装半导体器件。
52.第二方面，本发明提供一种扇出型封装结构，其采用如前述实施方式任一项所述的扇出型封装方法制备而成。
53.本发明实施例的有益效果包括，例如：
54.本发明提供的扇出型封装结构，其在第一载具上设置半导体器件，同时在第一载具上贴装设置有第二载具，第二载具罩设在半导体器件外，同时设置有支撑脚，支撑脚设置在第一载具上，并位于半导体器件的两侧，然后再进行塑封、布线和植球动作。通过设置第二载具，结合第一载具，能够在后续的塑封过程中提供强有力的支撑，并且第二载具能够减少塑封时的回流冲击，进而防止塑封体发生翘曲。此外，第二载具罩设在半导体器件外，半导体器件的下部由第一载具遮挡，上部由第二载具遮挡，从而能够遮挡制备或运输过程中的落尘，避免塑封前落尘与内部的半导体器件接触而导致的esd击穿或者封装中产生缺陷问题。并且，第二载具还可以作为转运过程中的夹持对象，防止半导体器件的触碰和损伤，并实现晶圆正面抓取，可以避免晶圆翻转抓取，大幅提高晶圆加工效率。
附图说明
55.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
56.图1为本发明第一实施例提供的扇出型封装方法的步骤框图；
57.图2至图14为本发明第一实施例提供的扇出型封装方法的工艺流程图；
58.图15为本发明第一实施例提供的扇出型封装结构的示意图；
59.图16为本发明第一实施例中第二载具的结构示意图；
60.图17为本发明第二实施例提供的扇出型封装结构的示意图；
61.图18至图19为本发明第三实施例提供的扇出型封装方法的部分工艺流程图；
62.图20至图22为本发明第四实施例提供的扇出型封装方法的部分工艺流程图；
63.图23为本发明第四实施例提供的扇出型封装结构的示意图；
64.图24和图25为本发明第五实施例提供的扇出型封装方法的部分工艺流程图。
65.图标：100-扇出型封装结构；110-塑封体；111-导通孔；113-塑封凹槽；115-塑封金属层；120-粘接胶层；130-半导体器件；131-导电焊盘；150-布线组合层；151-第一介质层；1511-第一凹槽；152-第一金属层；153-第二介质层；1531-第二凹槽；154-第二金属层；155-第三介质层；1551-第三凹槽；156-第三金属层；170-焊球；200-第一载具；210-基底凹槽；230-基底金属层；250-安装槽；300-第二载具；310-支撑脚。
具体实施方式
66.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
67.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
68.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
69.在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
70.此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
71.正如背景技术中所公开的，现有的扇出型晶圆芯片封装过程中，通常存在以下问题：
72.1.采用现有技术在进行蚀刻工艺时，容易产生氧化物，进而对边缘焊盘造成影响，使得其产生接地电阻不稳定问题。
73.2.采用扇出型晶圆芯片封装过程中，由于各种材料的cte不配备，容易存在塑封翘曲问题。
74.3.采用扇出型晶圆级芯片封装对落尘管控苛刻，微小的落尘在芯片上极其容易导致esd击穿或者封装中产生缺陷(例如：空洞、芯片表面碎裂等)。
75.4.现有技术中(芯片面朝上或芯片面朝下)只存在一种载具防止芯片制程中的翘曲问题和保护芯片底部，其另一面芯片无法进行保护，也无法进行抓取动作，使得存在诸多运输问题。
76.为了解决上述问题，本发明提供了一种新型的扇出型封装方法和扇出型封装结构100，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
77.第一实施例
78.参见图1：本实施例提供了一种扇出型封装方法，其用于制备扇出型封装结构100，其能够解决封装过程中的塑封翘曲问题，并防止落尘产生缺陷，提高了产品质量，同时便于运输和翻转，有助于提高生产效率。
79.本实施例提供的扇出型封装方法，包括以下步骤：
80.s1：在第一载具200上贴装半导体器件130。
81.结合参见图2，具体地，本实施例中制备扇出型封装结构100采用多个同时制作的方式。此处首先提供一载具，在该载具上同时贴装多个半导体器件130，多个半导体器件130均匀阵列设置，以方便后续切割后形成多个扇出型封装结构100。
82.需要说明的是，在本实施例中，半导体器件130即为芯片结构，例如控制芯片或存储芯片，当然，此处半导体器件130也可以是其他电子元件，例如电阻或电容等。同时，本实施例中半导体器件130上设置有用于实现电性连接的导电焊盘131，该导电焊盘131位置朝下设置，即半导体器件130上的导电焊盘131接合在第一载具200的表面。
83.在本实施例中，在执行步骤s1之前，还需要执行以下步骤：在第一载具200的表面贴装粘接胶层120。在贴装完成粘接胶层120后，再在粘接胶层120的表面直接贴装半导体器件130。优选地，此处粘接胶层120可以设置有多个标识或对位标志，方便多个半导体器件130准确地对位并实现贴装。
84.在本实施例中，第一载具200可以采用玻璃、氧化硅、金属等材料。此处粘接胶层120可以是uv胶层，方便后续剥离第一载具200，具体可以通过照射uv光起到分离作用。当然，此处粘接胶层120也可以是粘合胶、环氧树脂、聚酰亚胺中的至少一种，通过uv固化或热固化制作，用于作为分离层。
85.s2：在第一载具200上贴装设置有支撑脚310的第二载具300。
86.结合参见图3，具体地，在完成多个半导体器件130的贴装后，贴装第二载具300覆盖半导体器件130的上部。即第二载具300罩设在半导体器件130外，支撑脚310设置在第一载具200上，并位于半导体器件130的两侧。
87.需要说明的是，本实施例中第二载具300整体为盖板结构，并具有多个用于支撑的支撑脚310，每个半导体器件130的两侧均设置有支撑脚310，使得每个半导体器件130的顶部均罩设有第二载具300。
88.在本实施例中，第二载具300的材料与第一载具200的结构材料一致，其覆盖在半导体器件130的上部，可以有效减少半导体器件130周围落尘对半导体器件130的污染，避免落尘带来的esd问题以及制程问题(芯片压伤隐裂、塑封空洞等)。同时第二载具300和第一载具200的共同作用，能够为后续的塑封提供有力的支撑作用，并且第二载具300能够有效减小塑封时的回流冲击，进一步减少翘曲现象。此外，第二载具300能够起到抓取作用，方便在工序中进行输送，避免第一载具200翻转进行抓取，从而大幅提升了加工效率。
89.需要说明的是，此处第二载具300也可以采用与第一载具200不同的材料，并适应性地对材料选取进行改进，配合第一载具200以实现更好的结构支撑效果，进一步防止发生翘曲现象。例如，第二载具300可以采用刚性更大的材料。
90.在本实施例中，第二载具300还可以采用金属材料，例如铜，其罩设在半导体器件130的上部，能够同时起到电磁屏蔽的效果。
91.s3：在第一载具200上塑封形成塑封体110。
92.结合参见图4，具体而言，塑封体110包覆在半导体器件130外，第二载具300嵌设在塑封体110内。塑封体110同时包覆在半导体器件130和第二载具300外，其中塑封时可以采用真空塑封工艺，从而能够同时在第二载具300的内侧和外侧填充塑封料。当然，此处也可以采用塑封机进行常规的填料动作，此时可以在第二载具300上开设若干个流通孔，使得塑封料能够快速、顺畅地流入到第二载具300内部，防止内部空洞的产生。
93.需要说明的是，本实施例中利用塑封体110保护半导体器件130形成的底部结构，此处塑封料的塑封高度应高于第二载具300，从而使得第二载具300能够同时塑封在内。
94.还需要说明的是，在本发明其他较佳的实施例中，也可以省去塑封步骤，并通过直接在贴装第二载具300之前，在第二载具300内涂满粘接胶，然后将带有粘接胶的第二载具300贴装在第一载具200上，使得半导体器件130周围布满胶水，固化后即形成胶层，其同样能够实现本实施例中塑封体110的作用，关于其具体方案，在此不再详细描述。
95.s4：研磨塑封体110，直至暴露出支撑脚310。
96.结合参见图5，具体地，在塑封完成后，针对塑封体110的顶部进行研磨工艺，直至暴露出支撑脚310结构。其中，可以研磨至第二载具300的顶部，并将第二载具300的顶部研磨掉。
97.具体地，此处当第二载具300采用金属构件以实现电磁屏蔽时，可以将第二载具300整体保留下来，即研磨至第二载具300露出即可，以保证电磁屏蔽效果。
98.结合参见图16，本实施例中第二载具300采用空心板结构，即多个支撑脚310均为中空管状结构，在将第二载具300的顶部研磨掉之后，即暴露出了多个呈中空状的支撑脚310。此处支撑脚310呈中空状，以使半导体器件130两侧的塑封体110上形成有导通孔111。当然，在本发明其他较佳的实施例中，此处第二载具300也可以采用实心结构，即支撑脚310为柱状结构。
99.需要说明的是，此处第二载具300的顶部作为研磨停止层，此处多个支撑脚310可以起到位置标识的作用，方便后续进行切割工艺，同时多个支撑脚310也可以起到结构支撑的作用，使得后续工艺中塑封体110和封装结构不会产生变形。
100.在本实施例中，边缘支撑脚310采用空心设计，可以减少在后续蚀刻过程中蚀刻液堆积在边缘焊盘区域，避免产生的氧化物对边缘焊盘造成影响，减缓其接地电阻不稳定问题。
101.s5：暴露半导体器件130，以使半导体器件130外露于塑封体110。
102.结合参见图6，具体而言，本实施例中执行步骤s5时，可以采用剥离第一载具200的方法，以使半导体器件130外露于塑封体110。具体地，在研磨完成后，翻转第一载具200，然后通过照射uv光，使得粘接胶层120与塑封好的结构分离，也就是使得第一载具200与塑封体110和半导体器件130分离，使得半导体器件130上的导电焊盘131外露于塑封体110的底部。
103.s6：在塑封体110的一侧形成布线组合层150。
104.结合参见图7至图13，具体而言，布线组合层150与半导体器件130电性连接，即布线组合层150与外露的导电焊盘131电性连接，通过设置布线组合层150，完成布线动作。
105.在本实施例中，布线组合层150包括第一介质层151、第二介质层153和第三介质层
155，第一介质层151中设置有第一金属层152，第二介质层153中设置有第二金属层154，第三介质层155中设置有第三金属层156，第一金属层152与导电焊盘131电性连接，第二金属层154为布线层，并与第一金属层152电性连接，第三金属层156为导电柱，并与第二金属层154电性连接，通过设置第一金属层152、第二金属层154和第三金属层156完成布线和引脚伸出的步骤。
106.在本实施例中，第一金属层152、第二金属层154和第三金属层156均为铜材料，具备优良的导电性能。同时第一介质层151、第二介质层153和第三介质层155也可以氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等中的一种。
107.需要说明的是，本实施例中由于支撑脚310采用的是空心设计，空心设计可以作为缓冲作用(产生一定位移)，减小制备布线组合层150时对各介质层图案化、曝光、显影工艺导致塑封体110产生的位移，充分缓冲布线组合层150和塑封体110之间的应力。
108.在本实施例中，在实际执行步骤s6时，可以采用以下步骤：
109.s61：在塑封体110的一侧形成第一介质层151。
110.结合参见图7，具体而言，第一介质层151覆盖半导体器件130，即覆盖在塑封体110上，并遮挡住半导体器件130上的导电焊盘131。可以采用旋转涂覆介质层的方式形成第一介质层151，也可以采用物理气相沉积工艺(pvd)或化学气相沉积工艺(cvd)来实现第一介质层151的制备。
111.s62：在第一介质层151上开槽形成第一凹槽1511。
112.结合参见图8，具体而言，第一凹槽1511贯穿第一介质层151，并贯通至导电焊盘131。此处可以在第一介质层151上利用蚀刻工艺进行开槽，开槽位置与多个导电焊盘131的位置对应，使得每个导电焊盘131处均形成有第一凹槽1511，第一凹槽1511使得导电焊盘131再次外露。当然，此处也可以在第一介质层151上通过激光开槽工艺形成第一凹槽1511，在激光开槽时，支撑脚310也可以起到定位作用，从而提升第一凹槽1511的开槽精确性。
113.s63：在第一凹槽1511内形成第一金属层152。
114.结合参见图9，具体而言，第一金属层152与导电焊盘131电性连接。具体地，可以利用电镀工艺，在第一凹槽1511内电镀形成第一金属层152，其中第一金属层152可以是铜层。当然此处铜层也可以通过物理气相沉积工艺(pvd)、化学气相沉积工艺(cvd)、溅射或化学镀中的一种方式制备得到。
115.在本实施例中，优选第一金属层152的厚度与第一凹槽1511的深度相当，使得第一金属层152与第一介质层151的表面相平齐。
116.s64：在第一介质层151远离塑封体110的一侧形成第二介质层153。
117.具体地，第二介质层153覆盖第一金属层152，即覆盖在第一介质层151上，并遮挡住第一金属层152。其中第二介质层153的制备工艺与第一介质层151一致，在此不再详细描述。
118.s65：在第二介质层153上开槽形成第二凹槽1531。
119.结合参见图10，具体而言，第二凹槽1531贯穿第二介质层153，并贯通至第一金属层152，此处可以在第二介质层153上进行图案化导电层，即利用曝光显影工艺形成图案化开口，从而利用蚀刻工艺进行开槽形成第二凹槽1531，其中开槽位置与多个第一金属层152的位置对应，使得每个第一金属层152处均形成有第二凹槽1531，第二凹槽1531使得第一金
属层152再次外露。
120.s66：在第二凹槽1531内形成第二金属层154。
121.结合参见图11，具体而言，第二金属层154与第一金属层152电性连接。其中第二金属层154的制备工艺与第一金属层152一致，在此不再详细描述。在本实施例中，第二金属层154的厚度与第二凹槽1531的深度相当，使得第二金属层154与第二介质层153的表面相平齐。
122.s67：在第二介质层153远离塑封体110的一侧形成第三介质层155。
123.具体而言，第三介质层155覆盖第二金属层154，即覆盖在第二介质层153上，并遮挡住第二金属层154。其中第三介质层155的制备工艺与第一介质层151一致，在此不再详细描述。
124.s68：在第三介质层155上开槽形成第三凹槽1551。
125.结合参见图12，具体而言，第三凹槽1551贯穿第三介质层155，并贯通至第二金属层154。此处可以在第三介质层155上进行激光开槽，或者利用蚀刻工艺进行开槽，开槽位置与多个第二金属层154的位置对应，使得每个第二金属层154处均形成有第三凹槽1551，第三凹槽1551使得第二金属层154再次外露。
126.需要说明的是，此处由于支撑脚310采用的是空心设计，空心设计可以作为缓冲作用(产生一定位移)，减小激光开槽工艺产生的热量导致塑封体110产生的位移，充分缓冲布线组合层150和塑封体110之间的应力。
127.s69：在第三凹槽1551内形成第三金属层156。
128.结合参见图13，具体而言，第三金属层156与第二金属层154电性连接。在本实施例中，第三金属层156为铜柱，通过电镀铜柱的方式形成，并使得其外凸于第三介质层155。可以在第三凹槽1551内电镀形成导电柱，导电柱凸设于第三介质层155。
129.s7：在布线组合层150远离塑封体110的一侧植球。
130.结合参见图14，具体而言，通过常规的植球工艺，在布线组合层150上形成焊球170。其中焊料可以是含锡焊料，例如snag、snagcu，从而在布线组合层150上形成锡球。当然，在本发明其他较佳的实施例中，也可以通过钢网印刷的方式在布线组合层150上形成焊球170。
131.在形成第三金属层156后，在执行步骤s7时，即在第三金属层156上植球形成焊球170。通过形成铜柱，且底部需要形成ubm层，通过ubm层能够提升焊球170的焊接性能。
132.s8：沿支撑脚310和半导体器件130之间切割塑封体110和布线组合层150。
133.结合参见图15，具体地，可以在支撑脚310的两侧设置形成切割轨迹线，两个切割轨迹线之间即形成了切割道，切割道的宽度大于支撑脚310的宽度，此时支撑脚310可以起到标识定位的作用，切割时需要去除支撑脚310。切割后即形成了单颗产品，完成了扇出型封装结构100的制备。
134.请继续参见图15，本实施例还提供了一种扇出型封装结构100，其包括塑封体110、半导体器件130和布线组合层150，布线组合层150包括第一介质层151、第二介质层153和第三介质层155，其中塑封体110包覆在半导体器件130外，第一介质层151设置在塑封体110的一侧，半导体器件130的一侧贴合在第一介质层151上，并设置有导电焊盘131，第一介质层151上设置有第一金属层152，第一金属层152与导电焊盘131电芯连接，第二介质层153设置
在第一介质层151远离塑封体110的一侧，第二介质层153上设置有第二金属层154，第二金属层154与第一金属层152电性连接，在第二介质层153远离塑封体110的一侧设置有第三介质层155，第三介质层155上设置有第三金属层156，第三金属层156与第二金属层154电性连接，且第三金属层156上设置有焊球170。
135.综上所述，本实施例提供的一种扇出型封装方法和扇出型封装结构100，其在第一载具200上设置半导体器件130，同时在第一载具200上贴装设置有第二载具300，第二载具300罩设在半导体器件130外，同时设置有支撑脚310，支撑脚310设置在第一载具200上，并位于半导体器件130的两侧，然后再进行塑封、布线和植球动作。通过设置第二载具300，结合第一载具200，能够在后续的塑封过程中提供强有力的支撑，并且第二载具300能够减少塑封时的回流冲击，进而防止塑封体110发生翘曲。此外，第二载具300罩设在半导体器件130外，半导体器件130的下部由第一载具200遮挡，上部由第二载具300遮挡，从而能够遮挡制备或运输过程中的落尘，避免塑封前落尘与内部的半导体器件130接触而导致的esd击穿或者封装中产生缺陷问题。并且，第二载具300还可以作为转运过程中的夹持对象，防止半导体器件130的触碰和损伤，并实现晶圆正面抓取，可以避免晶圆翻转抓取，大幅提高晶圆加工效率。
136.第二实施例
137.本实施例提供了一种扇出型封装方法，其用于制备扇出型封装结构100，且该方法的基本步骤与第一实施例相同，本实施例中未提及之处，具体可参考第一实施例。
138.本实施例与第一实施例的不同之处在于步骤s6，在本实施例中，在执行步骤s6时，具体可包括以下步骤：
139.s61：在塑封体110的一侧形成第一介质层151。
140.具体而言，第一介质层151覆盖半导体器件130，并遮挡住半导体器件130上的导电焊盘131。可以采用旋转涂覆介质层的方式形成第一介质层151，也可以采用物理气相沉积工艺(pvd)或化学气相沉积工艺(cvd)来实现第一介质层151的制备。
141.s62：在第一介质层151上开槽形成第一凹槽1511。
142.具体而言，第一凹槽1511贯穿第一介质层151，并贯通至导电焊盘131。
143.s63：在第一凹槽1511内形成第一金属层152。
144.具体而言，第一金属层152与导电焊盘131电性连接。
145.s64：在第一介质层151远离塑封体110的一侧形成第二介质层153。
146.具体而言，第二介质层153覆盖第一金属层152。
147.s65：在第二介质层153上开槽形成第二凹槽1531。
148.具体而言，第二凹槽1531贯穿第二介质层153，并贯通至第一金属层152。
149.s66：在第二凹槽1531内形成第二金属层154。
150.具体而言，第二金属层154与第一金属层152电性连接，在形成第二金属层154后，可以在第二金属层154上直接设置焊球170，从而形成单层的rdl线路。
151.本实施例与第一实施例相比，省去了步骤s67-s69，使得工艺得以简化，同时也能够保证完成布线动作，以及电连接。当然，在本发明其他较佳的实施例中，还可以再次省去步骤s66，在完成第二凹槽1531后，直接在第二凹槽1531内设置焊球170，焊球170凸起于第二介质层153，其通过第一金属层152实现布线。
152.参见图17，本实施例还提供了一种扇出型封装结构100，其包括塑封体110、半导体器件130和布线组合层150，布线组合层150包括第一介质层151和第二介质层153，其中塑封体110包覆在半导体器件130外，第一介质层151设置在塑封体110的一侧，半导体器件130的一侧贴合在第一介质层151上，并设置有导电焊盘131，第一介质层151上设置有第一金属层152，第一金属层152与导电焊盘131电芯连接，第二介质层153设置在第一介质层151远离塑封体110的一侧，第二介质层153上设置有第二金属层154，第二金属层154上设置有焊球170。
153.第三实施例
154.本实施例提供了一种扇出型封装方法，用于制备扇出型封装结构100，且该方法的基本步骤与第一实施例相同，本实施例中未提及之处，具体可参考第一实施例。
155.本实施例与第一实施例的不同在于步骤s5和步骤s6。
156.结合参见图18和图19，在本实施例中，暴露半导体器件130的步骤，即执行步骤s5时，具体可以在第一载具200上开槽形成贯通至半导体器件130的基底凹槽210。
157.具体而言，此处直接在第一载具200上开槽，使得半导体器件130外露于塑封体110。具体地，此处可以选取一衬底作为第一载具200，通过直接在衬底上开槽的方式形成基底凹槽210，基底凹槽210贯通至半导体器件130上的导电焊盘131，从而使得半导体器件130外露。
158.并且，本实施例中由于无需剥离第一载具200，省去了第一载具200剥离的步骤，从而避免了第一载具200剥离后粘接胶层120在塑封体110表面留下残胶，影响后续工艺。
159.在形成基底凹槽210后，还需要执行以下步骤：在基底凹槽210内形成基底金属层230。
160.具体而言，此处基底金属层230与半导体器件130电性连接，即基底金属层230与半导体器件130上的导电焊盘131电连接。
161.同时，本实施例在执行步骤s6时，可以采用以下步骤：
162.s61：在第一载具200远离所述塑封体110的一侧形成第二介质层153。
163.s62：在第二介质层153上开槽形成第二凹槽1531。
164.s63：在第二凹槽1531内形成第二金属层154。
165.s64：在第二介质层153远离塑封体110的一侧形成第三介质层155。
166.s65：在第三介质层155上开槽形成第三凹槽1551。
167.s66：在第三凹槽1551内形成第三金属层156。
168.与第一实施例相比，本实施例中省去了设置第一介质层151的步骤，利用第一载具200取代第一实施例中的第一介质层151，节约了材料，并减少了工艺流程。
169.本实施例中还提供了一种扇出型封装结构100，与第一实施例相比，本实施例中的扇出型封装结构100中由第一载具200取代了第一介质层151，基底金属层230取代了第一金属层152。
170.第四实施例
171.本实施例提供了一种扇出型封装方法，其用于制备扇出型封装结构100，且该方法的基本步骤与第一实施例相同，本实施例中未提及之处，具体可参考第一实施例。
172.本实施例提供的扇出型封装方法，包括以下步骤：
173.s1：在第一载具200上贴装半导体器件130。
174.结合参见图20，本实施例中半导体器件130上设置有用于实现电性连接的导电焊盘131，该导电焊盘131位置朝上设置，即半导体器件130上的导电焊盘131远离第一载具200设置。
175.s2:在第一载具200上贴装设置有支撑脚310的第二载具300。
176.s3：在第一载具200上塑封形成塑封体110。
177.s4：研磨塑封体110，直至暴露出支撑脚310。
178.需要说明的是，本实施例中步骤s1-步骤s4的基本操作均与第一实施例相同，所不同的是步骤s1中半导体器件130朝上设置。
179.s5：暴露半导体器件130，以使半导体器件130外露于塑封体110。
180.结合参见图21，具体而言，本实施例中执行步骤s5时，具体可以在塑封体110的一侧表面开槽形成塑封凹槽113，塑封凹槽113贯通至半导体器件130，以使半导体器件130外露于塑封体110。即将半导体上的导电焊盘131外露。
181.需要说明的是，此处在步骤s5之前，还需要剥离第一载具200，从而使得整个结构更加精简。当然，此处也可以不剥离第一载具200，并在封装结构中保留。
182.在本实施例中，由于直接在塑封体110上侧开槽形成塑封凹槽113，使得塑封凹槽贯通至半导体器件130，从而使得在剥离第一载具200后，粘接胶层120的残胶不会对半导体器件130造成影响，也不会对后续布线造成影响。
183.还需要说明的是，本实施例中的粘接胶层120以采用散热胶，在剥离第一载具200后，一方面粘接胶层120能够起到散热作用，另一方面粘接胶层120能够有效地对半导体器件130进行保护，避免半导体器件130直接暴露在外。
184.结合参见图22，在完成塑封凹槽113的制作后，还可以在塑封凹槽113内形成塑封金属层115，塑封金属层115与半导体器件130电性连接，本实施例中半导体器件130远离第一载具200的一侧表面设置有导电焊盘131，故此处塑封金属层115与半导体器件130上的导电焊盘131电性连接。
185.s6：在塑封体110的一侧形成布线组合层150。
186.在实际执行步骤s6时，可以省去第一实施例中步骤s61至步骤s63，并直接在塑封体110上形成第二介质层153。
187.s7：在布线组合层150远离塑封体110的一侧植球。
188.s8：沿支撑脚310和半导体器件130之间切割塑封体110和布线组合层150。
189.综上，本实施例与第一实施例的不同之处在于使得半导体器件130朝上设置，同时直接在塑封体110上开槽，取代了第一实施例中第一介质层151，简化了工艺步骤，同时也节省了材料。
190.同时，结合参见图23，本实施例还提供了一种扇出型封装结构100，其包括塑封体110、半导体器件130和布线组合层150，布线组合层150包括第二介质层153和第三介质层155，塑封体110包覆在半导体器件130外，半导体器件130朝上设置，使得导电焊盘131朝上设置，塑封体110上设置有塑封金属层115，塑封金属层115与导电焊盘131电性连接，塑封体110上开槽的一侧设置有第二介质层153，第二介质层153上设置有第二金属层154，第二金属层154与塑封金属层115电性连接，同时第二介质层153远离塑封体110的一侧设置有第三
金属层156，第三金属层156与第二金属层154电性连接。第三金属层156上设置有焊球170。
191.第五实施例
192.本实施例提供了一种扇出型封装方法，其用于制备扇出型封装结构100，且该方法的基本步骤与第三实施例相同，本实施例中未提及之处，具体可参考第三实施例。
193.本实施例与第三实施例的不同之处在于步骤s1。
194.结合参见图24和图25，本实施例中在执行步骤s1时，首先需要在第一载具200开槽形成安装槽250，然后将半导体器件130适应性地安装在该安装槽250中，后续步骤与第一实施例相同。
195.与第三实施例相比，本实施例通过在第一载具200上开槽，一方面能够降低整体的封装高度，减小封装尺寸，另一方面在后续形成基底凹槽210的步骤中，开槽深度变浅，使得开槽难度降低，更容易形成基底凹槽210。
196.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。