技术特征：
1.一种高电子迁移率晶体管器件，包括：一个基板；基板上方的外延层，并且包括；一个包含含铝掺杂剂的缓冲层，其中，缓冲层内的铝浓度介于0.5％和3％之间；一个缓冲层上方的沟道层；一个沟道层上方的阻挡层；以及一个设置在外延层表面的栅极接点；一个设置在外延层表面的源极接点；以及一个设置在外延层表面的漏极接点，其中，源极接点和漏极接点与栅极接点相互隔开。2.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述缓冲层包含氮化镓。3.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述缓冲层内的铝浓度介于0.5％和0.75％之间。4.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述缓冲层内的铝浓度介于0.75％和1.25％之间。5.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述缓冲层内的铝浓度介于1.25％和2％之间。6.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述缓冲层内的铝浓度介于2％和3％之间。7.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述缓冲层在横向上分为一个包含含铝掺杂剂的掺杂区和一个无掺杂区。8.根据权利要求7所述的高电子迁移率晶体管器件，其中，所述掺杂区内的铝浓度介于0.5％和0.75％之间。9.根据权利要求7所述的高电子迁移率晶体管器件，其中，所述掺杂区内的铝浓度介于0.75％和1.25％之间。10.根据权利要求7所述的高电子迁移率晶体管器件，其中，所述掺杂区内的铝浓度介于1.25％和2％之间。11.根据权利要求7所述的高电子迁移率晶体管器件，其中，所述掺杂区内的铝浓度介于2％和3％之间。12.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述缓冲层在横向上分为一个包含含铝掺杂剂的第一掺杂区、一个包含非铝掺杂剂的第二掺杂区和一个无掺杂区。13.根据权利要求12所述的高电子迁移率晶体管器件，其中，所述第一掺杂区内的铝浓度介于0.5％和0.75％之间。14.根据权利要求12所述的高电子迁移率晶体管器件，其中，所述第一掺杂区内的铝浓度介于0.75％和1.25％之间。15.根据权利要求12所述的高电子迁移率晶体管器件，其中，所述第一掺杂区内的铝浓度介于1.25％和2％之间。16.根据权利要求12所述的高电子迁移率晶体管器件，其中，所述第一掺杂区内的铝浓度介于2％和3％之间。17.根据权利要求12所述的高电子迁移率晶体管器件，其中，所述第二掺杂区掺杂有
碳。18.根据权利要求12所述的高电子迁移率晶体管器件，其中，所述第二掺杂区掺杂有铁。19.根据权利要求12所述的高电子迁移率晶体管器件，其中，所述无掺杂区与沟道层相邻，所述第一掺杂区夹在无掺杂区和第二掺杂区中间。20.根据权利要求1所述的高电子迁移率晶体管器件，其中，所述高电子迁移率晶体管器件包括一个能够放大射频信号的放大器。21.根据权利要求20所述的高电子迁移率晶体管器件，其中，所述放大器采用多尔蒂放大器。
技术总结
本发明公开了一种具有掺铝缓冲层的高电子迁移率晶体管器件。所述高电子迁移率晶体管器件包括一个基板和基板上方的外延层，所述外延层包括一个包含含铝掺杂剂的缓冲层，其中，所述缓冲层内的铝浓度介于0.5％和3％之间。所述外延层进一步包括一个缓冲层上方的沟道层和一个沟道层上方的阻挡层。所述外延层表面设有一个栅极接点。外延层表面还设有一个源极接点和一个漏极接点，其中，所述源极接点和漏极接点与栅极接点相互隔开。接点与栅极接点相互隔开。接点与栅极接点相互隔开。
技术研发人员：何塞
受保护的技术使用者：QORVO美国公司
技术研发日：2021.12.16
技术公布日：2022/6/21