超结器件及其制造方法与流程

本发明涉及半导体集成电路制造领域，特别是涉及一种超结(super junction)器件；本发明还涉及一种超结器件的制造方法。

背景技术：

1、超结(super junction)结构就是交替排列的n型柱和p型柱的结构。如果用超结结构来取代垂直双扩散mos晶体管(vertical double-diffused metal-oxide-semiconductor，vdmos)器件中的n型漂移区，在导通状态下提供导通通路(只有n型柱提供通路，p型柱不提供)，在截止状态下承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)；其中导通状态下的导通通路只有n型柱提供，p型柱不提供导通通路；反偏电压则是p型柱和n型柱共同承受。超结mosfet能在反向击穿电压与传统的vdmos器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。

2、通过在n型外延层中形成沟槽，通过在沟槽中填充p型外延层，形成交替排列的p型柱和n型柱即pn柱，是一种可以批量生产的超结的制造方法。

3、如果需要制造更高反偏击穿电压的器件或者更低比导通电阻的器件，都需要pn柱的步进(pitch)更小，或者器件的pn柱深度加大，在采用沟槽填充p型外延的工艺时，上述要求都会造成下面的问题，沟槽的高宽比太高，使得沟槽的刻蚀成为问题，特别时刻蚀后，沟槽底部的刻蚀残留物不能被清洗干净，造成器件失效；二是沟槽的高宽比太大，使得器件的外延填充变得更加困难，造成存在外延空洞或者外延填充的时间过长而增加了制造成本。因此在这些情况下，一种方法是将p型柱的形成分成多次或两次，降低每次形成的p型柱即p型子柱的高宽比，使得沟槽的刻蚀，清洗和填充工艺变得可以实现，且有成本优势。

4、现有方法中，将一次或多次形成的p型子柱在纵向上叠加在一起形成p型柱，这样能做到全超结的高压器件。这样器件在源漏电压(vds)很低时，全部的p型柱和n型柱就发生横向耗尽，因此器件的源漏电容(cds)，或者输出电容(coss)很高，特别是vds很小时是如此。同时在很低vds下将所有的p型柱和n型柱横向耗尽，使得器件的体二极管的反向恢复的软度不好，或者容易发生震荡，这些问题随着步进的减小，p型柱和n型柱完全完成横向耗尽的vds越小，体二极管的反向恢复软度进一步变差；同时由于步进变小，同样芯片面积下pn柱单元即超结单元的数量增加，超结结构中的pn柱的接触面积加大，因此cds，同时coss也显著增加。

技术实现思路

1、本发明所要解决的技术问题是提供一种超结器件，能降低器件在源漏电压很小时的cds从而降低coss，能在源漏电压在一定的电压仅实现对超结结构的部分厚度耗尽从能提升器件的栅漏电容以及提升器件的体二极管的反向恢复特性，能使器件的耐压保持较高值。为此，本发明还提供一种超结器件的制造方法。

2、为解决上述技术问题，本发明提供超结器件的超结结构包括至少两层以上的pn子柱，各层所述pn子柱由第一导电类型子柱和第二导电类型子柱交替排列而成。

3、各层所述pn子柱的结构包括：第二导电类型子柱由填充沟槽中的第二导电类型的第一外延子层组成，所述沟槽形成第一导电类型的第二外延子层中，所述第一导电类型子柱由各所述第二导电类型子柱之间的所述第二外延子层组成。

4、所述超结结构的至少部分区域中具有阻断层。

5、在具有所述阻断层的区域中，各层所述pn子柱的所述第一导电类型子柱叠加形成电连接的第一导电类型柱，各层所述pn子柱的所述第二导电类型子柱和所述阻断层叠加形成具有阻断层的第二导电类型柱。

6、所述具有阻断层的第二导电类型柱中至少包括一层所述阻断层，所述阻断层位于相邻的上下两层所述p型子柱的所述第二导电类型子柱之间，所述阻断层由以所述阻断层的上层所述pn子柱的所述沟槽为自对准条件在所述阻断层的下层所述pn子柱的所述第二导电类型子柱的顶部形成的第一导电类型离子注入区组成；所述阻断层在横向扩散后会和左右两侧的所述第一导电类型柱接触以及将上下两层所述p型子柱的所述第二导电类型子柱隔开。

7、位于所述阻断层之上的各层所述pn子柱的击穿电压为第一电压。

8、所述阻断层完全耗尽的电压为第二电压。

9、所述阻断层的工艺结构根据满足使所述第二电压小于所述第一电压的要求进行设置，所述超结结构所承受的反向偏压在小于所述第二电压之前具有所述阻断层的区域中位于所述阻断层之下的各层所述pn子柱的所述第二导线类型子柱都为浮空结构，所述超结结构所承受的反向偏压在大于所述第二电压之后以及小于所述第一电压之前，具有所述阻断层的区域中的所述超结结构的耗尽区从所述阻断层的顶部延伸到所述阻断层底部的所述pn子柱中并使所述阻断层底部的所述pn子柱开始承受电压。

10、进一步的改进是，所述阻断层的电阻率高于或等于所述阻断层顶部一层所述pn子柱的所述第一导电类型子柱的电阻率。

11、各层所述阻断层的厚度要求保证各层所述阻断层的第一导电类型杂质的面密度小于等于1e12cm-2。

12、进一步的改进是，所述具有阻断层的第二导电类型柱中，所述阻断层至少设置在第一层所述pn子柱和第二层所述pn子柱之间，第一层所述pn子柱为最底层所述pn子柱。

13、进一步的改进是，超结器件包括有源区、过渡区和终端区；

14、在所述有源区、所述过渡区和所述终端区都设置有所述超结结构。

15、进一步的改进是，具有所述阻断层的区域位于所述有源区的部分或全部区域中。

16、进一步的改进是，在所述过渡区和所述终端区的部分或全部区域中也包括具有所述阻断层的区域。

17、进一步的改进是，所述pn子柱的层数为3层以上时，各所述具有阻断层的第二导电类型柱中，在第二层所述pn子柱到最顶层所述pn子柱之间设置有0层或1层以上的所述阻断层。

18、进一步的改进是，各层所述pn子柱的所述第一导电类型子柱的电阻率相同，各层所述阻断层的电阻率为各层所述pn子柱的所述第一导电类型子柱的电阻率的2倍～10倍，各层所述阻断层为2微米～5微米。

19、进一步的改进是，所述阻断层的第一导电类型离子注入区采用单次注入或多次注入。

20、所述阻断层在纵向扩散后会进入到上层所述pn子柱的所述第二导电类型子柱的底部区域中，通过所述阻断层的第一导电类型离子注入区的多次注入调节所述阻断层向上扩散到上层所述pn子柱的所述第二导电类型子柱的底部区域的扩散量，以改善所述阻断层的上层所述pn子柱的底部的电荷平衡。

21、进一步的改进是，所述阻断层的第一导电类型离子注入区采用单次注入时的工艺条件包括：注入能量为80kev，注入剂量为1e12cm-2～1.5e12cm-2。

22、所述阻断层的第一导电类型离子注入区采用多次注入时的工艺条件包括：第一次注入能量为200kev，第一次注入剂量为4e11cm-2；第二次注入能量为120kev，第二次注入剂量为5e11cm-2；第三次注入能量为60kev，第一次注入剂量为2e11cm-2。

23、进一步的改进是，所述阻断层的上层所述pn子柱的所述沟槽的侧面倾角大于等于89度以及小于等于90度。

24、进一步的改进是，第一导电类型为n型，第二导电类型为p型；或者，第一导电类型为p型，第二导电类型为n型。

25、为解决上述技术问题，本发明提供的超结器件的制造方法中，超结结构包括至少两层以上的pn子柱，各层所述pn子柱由第一导电类型子柱和第二导电类型子柱交替排列而成；所述超结结构的至少部分区域中具有阻断层；在所述阻断层的形成区域中，所述阻断层位于相邻的上下两层所述pn子柱的所述第二导电类型子柱之间，所述超结结构的形成工艺步骤包括：

26、步骤一、提供前层结构并在所述前层结构上形成当前层的第一导电类型的第二外延子层。

27、当前层为第一层时，所述前层结构包括半导体衬底以及形成于所述半导体衬底表面的具有第一导电类型掺杂的第一外延层。

28、当前层为第二层以上时，所述前层结构包括下层所述pn子柱且所述前层结构的顶部表面为下层所述pn子柱的顶部表面。

29、步骤二、在所述第二外延子层的选定区域中形成沟槽。

30、当所述前层结构中具有下层所述pn子柱时，所述沟槽的底部表面会将下层所述pn子柱的所述第二导电类型子柱的表面暴露。

31、步骤三、如果需要形成所述阻断层，则包括：

32、以所述沟槽为自对准条件进行第一导电类型离子注入在下层所述pn子柱的所述第二导电类型子柱的顶部形成所述阻断层；之后进行后续步骤四。

33、如果不需要形成所述阻断层，则直接进行后续步骤四。

34、步骤四、在所述沟槽中填充第二导电类型的第一外延子层，由填充于所述沟槽中的所述第一外延子层组成当前层的所述第二导电类型子柱，由所述第二导电类型子柱之间的所述第二外延子层作为所述第一导电类型子柱，由所述第一导电类型子柱和所述第二导电类型子柱交替排列形成当前层的所述pn子柱。

35、如果当前层的所述pn子柱不是最顶层，则将当前层的所述pn子柱合并到所述前层结构中，并重复步骤一至步骤四；如果当前层的所述pn子柱为最顶层，则完成所述超结结构的形成工艺。

36、在具有所述阻断层的区域中，各层所述pn子柱的所述第一导电类型子柱叠加形成电连接的第一导电类型柱，各层所述pn子柱的所述第二导电类型子柱和所述阻断层叠加形成具有阻断层的第二导电类型柱。

37、所述具有阻断层的第二导电类型柱中至少包括一层所述阻断层，所述阻断层在横向扩散后会和左右两侧的所述第一导电类型柱接触以及将上下两层所述p型子柱的所述第二导电类型子柱隔开。

38、位于所述阻断层之上的各层所述pn子柱的击穿电压为第一电压。

39、所述阻断层完全耗尽的电压为第二电压。

40、所述阻断层的工艺结构根据满足使所述第二电压小于所述第一电压的要求进行设置，所述超结结构所承受的反向偏压在小于所述第二电压之前具有所述阻断层的区域中位于所述阻断层之下的各层所述pn子柱的所述第二导线类型子柱都为浮空结构，所述超结结构所承受的反向偏压在大于所述第二电压之后以及小于所述第一电压之前，具有所述阻断层的区域中的所述超结结构的耗尽区从所述阻断层的顶部延伸到所述阻断层底部的所述pn子柱中并使所述阻断层底部的所述pn子柱开始承受电压。

41、进一步的改进是，所述阻断层的电阻率高于或等于所述阻断层顶部一层所述pn子柱的所述第一导电类型子柱的电阻率。

42、各层所述阻断层的厚度要求保证各层所述阻断层的第一导电类型杂质的面密度小于等于1e12cm-2。

43、进一步的改进是，所述具有阻断层的第二导电类型柱中，所述阻断层至少设置在第一层所述pn子柱和第二层所述pn子柱之间，第一层所述pn子柱为最底层所述pn子柱。

44、进一步的改进是，超结器件包括有源区、过渡区和终端区。

45、在所述有源区、所述过渡区和所述终端区都设置有所述超结结构。

46、具有所述阻断层的区域位于所述有源区的部分或全部区域中；或者，在所述过渡区和所述终端区的部分或全部区域中也包括具有所述阻断层的区域。

47、进一步的改进是，所述pn子柱的层数为3层以上时，各所述具有阻断层的第二导电类型柱中，在第二层所述pn子柱到最顶层所述pn子柱之间设置有0层或1层以上的所述阻断层。

48、进一步的改进是，各层所述pn子柱的所述第一导电类型子柱的电阻率相同，各层所述阻断层的电阻率为各层所述pn子柱的所述第一导电类型子柱的电阻率的2倍～10倍，各层所述阻断层为2微米～5微米。

49、进一步的改进是，步骤三中所述阻断层的第一导电类型离子注入采用单次注入或多次注入。

50、所述阻断层在纵向扩散后会进入到上层所述pn子柱的所述第二导电类型子柱的底部区域中，通过所述阻断层的第一导电类型离子注入区的多次注入调节所述阻断层向上扩散到上层所述pn子柱的所述第二导电类型子柱的底部区域的扩散量，以改善所述阻断层的上层所述pn子柱的底部的电荷平衡。

51、进一步的改进是，所述阻断层的第一导电类型离子注入区采用单次注入时的工艺条件包括：注入能量为80kev，注入剂量为1e12cm-2～1.5e12cm-2。

52、所述阻断层的第一导电类型离子注入区采用多次注入时的工艺条件包括：第一次注入能量为200kev，第一次注入剂量为4e11cm-2；第二次注入能量为120kev，第二次注入剂量为5e11cm-2；第三次注入能量为60kev，第一次注入剂量为2e11cm-2。

53、进一步的改进是，所述阻断层的上层所述pn子柱的所述沟槽的侧面倾角大于等于89度以及小于等于90度。

54、进一步的改进是，第一导电类型为n型，第二导电类型为p型；或者，第一导电类型为p型，第二导电类型为n型。

55、本发明将超结器件中的超结结构设置为多层pn子柱的叠加结构，且各层pn子柱的第二导电类型子柱都采用沟槽填充结构，这样能降低超结结构的工艺难度并能从而能进一步降低超结单元的步进。

56、在此基础上，本发明结合各层pn子柱会分层形成的特点，在至少部分区域的部分pn子柱的第二导电类型子柱之间设置第一导电类型的阻断层，阻断层能在阻断层顶部的pn子柱击穿之前完成耗尽。但是在阻断层耗尽之前，阻断层底部的pn子柱的第二导电类型子柱都为浮空结构，浮空的第二导电类型子柱不会和外部电位相连，而是被周侧的第一导电类型子柱和阻断层包围，这样，浮空的第二导电类型子柱和周侧的第一导电类型子柱和阻断层没有电位差，故阻断层底部的pn子柱不会产生耗尽，这种阻断层底部的pn子柱不会产生耗尽会使器件产生如下有益效果：

57、在超结结构的反向偏置电压如超结器件的源漏电压(vds)在很小如5v至10v左右时，仅会在阻断层之上的pn子柱产生耗尽，故整个超结结构中被耗尽的p型柱和n型柱的接触面积会减少，而器件的源漏电容的面积和超结结构中被耗尽的p型柱和n型柱的接触面积成正比，能降低源漏电容cd)，源漏电容作为输出电容的组成部分，故也能降低输出电容coss。

58、当超结结构的反向偏置电压如vds为小于第二电压的较小电压如250v和小于200v至300v中的其他值时，则仅会使阻断层之上的pn子柱产生完全耗尽，阻断层不会被完全耗尽，故阻断层底部的pn子柱不会产生耗尽，也即阻断层底部的pn子柱的浮空的第二导电类型子柱和周围的第一导电类型子柱的载流子不会因为横向电场的作用而被全面扫出，也就是说会保留或者部分保留，这样能改善器件体二极管的反向恢复特性。另外，在高如大于300v的vds下，因为阻断层周围的杂质浓度都比该区域高，扩散作用使得阻断层周围的载流子有往阻断层区域扩展的效果，所以阻断层周围的载流子抽取速度会变慢，故体二极管特性如反向恢复特性也会因为阻断层周围的载流子的抽取速度慢而得到明显改善。

59、同时，由于超结结构在较小电压下阻断层底部的pn子柱不会被横向耗尽，由于器件的cgd和被耗尽的超结结构的厚度呈反比，故此时也即超结结构在较小电压如vds较小时，器件的cgd会增加，从而使得超结器件在使用过程中的电磁干扰(emc)表现更好。