三维存储器、三维存储器的制作方法及存储系统与流程

三维存储器、三维存储器的制作方法及存储系统
【技术领域】
1.本发明涉及存储器技术领域，具体涉及一种三维存储器、三维存储器的制作方法及存储系统。


背景技术：

2.随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，3d nand(三维存储器)由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。
3.但是，如何改善三维存储器中栅极层之间漏电的问题是当前存储器技术中一个相当困扰的问题，急待解决。


技术实现要素：

4.本发明实施例提供一种三维存储器、三维存储器的制作方法及存储系统，以改善三维存储器中栅极层之间漏电的问题，进而提高三维存储器的良率及可靠性。
5.为了解决上述问题，本发明提供了一种三维存储器的制作方法，该三维存储器的制作方法包括：形成基底；在基底上形成贯穿有第一沟道孔的第一堆栈结构，第一堆栈结构包括在垂直于基底的方向上多层交替层叠设置的第一栅极牺牲层和第一绝缘层，且第一堆栈结构远离基底的一端为第一栅极牺牲层；在第一堆栈结构上形成贯穿有第二沟道孔的第二堆栈结构，第二沟道孔与第一沟道孔连通；在第一沟道孔和第二沟道孔中形成沟道结构。
6.其中，在第一堆栈结构上形成贯穿有第二沟道孔的第二堆栈结构之前，还包括：在第一沟道孔中形成牺牲材料层；将牺牲材料层与第一堆栈结构中最上层的第一栅极牺牲层切齐；在第一堆栈结构上形成贯穿有第二沟道孔的第二堆栈结构，具体包括：在切齐后的牺牲材料层和最上层的第一栅极牺牲层上，形成第二堆栈结构；形成贯穿第二堆栈结构的第二沟道孔，第二沟道孔暴露出牺牲材料层；经由第二沟道孔去除牺牲材料层。
7.其中，在所第一沟道孔和第二沟道孔中形成沟道结构，具体包括：在第一沟道孔和第二沟道孔的内壁上形成第一氮化物层；对第一氮化物层进行氧化处理，以得到第一氧化物层；在第一氧化物层背离内壁的一侧上形成第二氮化物层；在第二氮化物层背离第一氧化物层的一侧上形成第二氧化物层；在第二氧化物层背离第二氮化物层的一侧上形成沟道层，以得到包括第一氧化物层、第二氮化物层、第二氧化物层和沟道层的沟道结构。
8.其中，第一沟道孔的内壁和第二堆栈结构之间形成拐角，且在对第一氮化物层进行氧化处理后，位于拐角处的部分第一氮化物层被残留，以形成残留物，剩余部分的第一氮化物层被氧化形成第一氧化物层。
9.其中，残留物与第一栅极牺牲层连接，且残留物的上表面与第一栅极牺牲层的上表面平齐。
10.其中，在第一沟道孔和第二沟道孔中形成沟道结构之后，还包括：形成贯穿第一堆栈结构和第二堆栈结构的栅线缝隙；通过栅线缝隙，将第一堆栈结构中的第一栅极牺牲层
和第二堆栈结构中的第二栅极牺牲层分别置换成第一栅极层和第二栅极层。
11.其中，在形成贯穿第一堆栈结构和第二堆栈结构的栅线缝隙之后，还包括：通过栅线缝隙，将残留物置换为冗余栅极层，冗余栅极层与第一栅极层连接，且冗余栅极层的上表面和第一栅极层的上表面平齐。
12.其中，第一氮化物层的材质与第一栅极牺牲层的材质相同。
13.为了解决上述问题，本发明提供了一种三维存储器，该三维存储器包括：第一堆栈结构；位于第一堆栈结构上的第二堆栈结构；贯穿第一堆栈结构和第二堆栈结构的沟道结构；其中，第一堆栈结构包括在背离第二堆栈结构的方向上多层交替层叠设置的第一栅极层和第一绝缘层，沟道结构的侧壁上具有台阶面，台阶面和第一堆栈结构的与第二堆栈结构相接触的表面切齐，且第一堆栈结构通过最上层的第一栅极层与第二堆栈结构相接触。
14.其中，三维存储器还包括：冗余栅极层，冗余栅极层位于沟道结构和第一堆栈结构中最上层的第一栅极层之间。
15.其中，冗余栅极层与第一栅极层连接，且冗余栅极层的上表面与第一栅极层的上表面平齐。
16.其中，冗余栅极层的材质与第一栅极层的材质相同。
17.其中，沟道结构包括沟道层、环绕沟道层的第二氧化物层、环绕第二氧化物层的第二氮化物层、以及环绕第二氮化物层的第一氧化物层。
18.为了解决上述问题，本发明提供了一种存储系统，该存储系统包括控制器和上述任一项的三维存储器，控制器耦接至三维存储器，且用于控制三维存储器存储数据。
19.本发明的有益效果是：本发明提供的三维存储器的制作方法，通过形成基底，并在基底上形成贯穿有第一沟道孔的第一堆栈结构，第一堆栈结构包括在垂直于基底的方向上多层交替层叠设置的第一栅极牺牲层和第一绝缘层，且第一堆栈结构远离基底的一端为第一栅极牺牲层，然后在第一堆栈结构上形成贯穿有第二沟道孔的第二堆栈结构，第二沟道孔与第一沟道孔连通，之后在第一沟道孔和第二沟道孔中形成沟道结构，从而能够避免用以形成沟道结构中电荷阻挡层的原材料层由于在第一堆栈结构和第二堆栈结构的连接处的横向厚度较大，而在形成电荷阻挡层后于第一堆栈结构和第二堆栈结构的连接处存在残留，造成残留的原材料位于两个堆栈结构的绝缘层中，进而在将两个堆栈结构中的栅极牺牲层置换成对应的栅极层后，由于相邻栅极层之间的绝缘层中存在该残留的原材料或存在将该残留的原材料被置换为栅极材料后得到的导电结构，而导致相邻栅极层之间易发生漏电的问题，提高了三维存储器的良率及可靠性。
【附图说明】
20.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1是本发明实施例提供的三维存储器的制作方法的流程示意图；
22.图2a～2l是对应于本发明实施例提供的三维存储器的制作工艺流程的剖面结构示意图；
23.图3是图2i中位于矩形虚线框r1内的局部结构的放大图以及图2l中位于矩形虚线框r3内的局部结构的放大图；
24.图4是图2k中位于矩形虚线框r2内的局部结构的放大图；
25.图5是一些实施例提供的三维存储器的制作工艺中形成沟道结构后得到的半导体结构的剖面结构示意图；
26.图6是图5中位于矩形虚线框r4内的局部结构的放大图；
27.图7是另一些实施例提供的三维存储器的制作工艺中形成沟道结构后得到的半导体结构的剖面结构示意图；
28.图8是图7中位于矩形虚线框r5内的局部结构的放大图。
【具体实施方式】
29.下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
30.另外，本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
[0031]
本发明可以各种形式呈现，以下将描述其中一些示例。
[0032]
请参阅图1，图1是本发明实施例提供的三维存储器的制作方法的流程示意图，该三维存储器的制作方法具体流程可以如下：
[0033]
步骤s11：形成基底。
[0034]
步骤s12：在基底上形成贯穿有第一沟道孔的第一堆栈结构，第一堆栈结构包括在垂直于基底的方向上多层交替层叠设置的第一栅极牺牲层和第一绝缘层，且第一堆栈结构远离基底的一端为第一栅极牺牲层。
[0035]
其中，步骤s12完成后的剖面结构示意图如图2b所示。
[0036]
基底11的材料可以包括硅、锗或绝缘体上硅(silicon-on-insulator，soi)等半导体材料。在一个实施例中，上述基底11可以具体为衬底。并且，在另一个实施例中，如图2b所示，上述基底11还可以具体包括衬底111以及依次形成于衬底111上的第一氧化层112、牺牲层113、第二氧化层114和停止层115，其中，衬底111、第一氧化层112、牺牲层113、第二氧化层114和停止层115的材质可以分别为硅、氧化硅、多晶硅、氧化硅和多晶硅。
[0037]
具体地，上述第一氧化层112和第二氧化层114可分别用于改善上述衬底111和牺牲层113上外延生长的质量。上述牺牲层113可用于在形成沟道孔13的工艺步骤中保护衬底111不被损伤。上述停止层115可用于在后续工艺步骤中研磨去除衬底111时，使研磨停止于该层。
[0038]
在一个具体实施例中，上述步骤s12可以具体包括：
[0039]
步骤s 121：在基底11上形成第一堆栈结构12。
[0040]
其中，步骤s 121完成后的剖面结构示意图如图2a所示。
[0041]
其中，第一堆栈结构12包括在背离基底11的方向上多层交替层叠设置的第一栅极牺牲层121和第一绝缘层122。
[0042]
并且，在第一堆栈结构12中，第一栅极牺牲层121可以形成于相邻的第一绝缘层122之间，第一栅极牺牲层121的材质可以但不限于为氮化硅，第一绝缘层122的材质可以但不限于为氧化硅，从而能够形成氮化硅层/氧化硅层的叠层结构，并且，在后续步骤中还会通过置换工艺换掉上述第一栅极牺牲层121并在相同位置填充导电材料(比如，钨)，以形成第一栅极层。
[0043]
在三维存储器中，第一堆栈结构12的层数决定了其在垂直方向(垂直于衬底111的方向)上所包含的存储单元的个数，例如，第一堆栈结构12的层数可以为32层、64层、96层、128层等，且第一堆栈结构12的层数越多，对应该三维存储器的集成度越高。
[0044]
步骤s 122：形成贯穿第一堆栈结构12的第一沟道孔13。
[0045]
其中，步骤s 121完成后的剖面结构示意图如图2b所示。
[0046]
具体地，可以采用各向异性刻蚀工艺，例如，采用干法刻蚀工艺(比如，等离子刻蚀工艺、反应离子刻蚀工艺等)，由上至下刻蚀上述第一堆栈结构12，形成穿过第一堆栈结构12直达基底11的第一沟道孔13，以露出部分基底11，而得到贯穿有上述第一沟道孔13的第一堆栈结构12。在一个具体实施例中，请继续参阅图2b，上述第一沟道孔13还可以贯穿第一堆栈结构12，并延伸至基底11内部，以在基底11上形成凹槽11a，从而实现充分刻蚀，以确保基底11能够经由第一沟道孔13露出，且还有利于增加后续工艺中在该第一沟道孔13内形成的沟道结构对第一堆栈结构12的支撑效果。
[0047]
例如，如图2b所示，上述第一沟道孔13可以在垂直于衬底111的方向上贯穿上述第一堆栈结构12、停止层115、第二氧化层114和部分牺牲层113。
[0048]
步骤s13：在第一堆栈结构上形成贯穿有第二沟道孔的第二堆栈结构，第二沟道孔与第一沟道孔连通。
[0049]
在一个实施例中，在上述步骤s13之前，还可以包括：
[0050]
步骤s15：在第一沟道孔中形成牺牲材料层。
[0051]
其中，步骤s15完成后的剖面结构示意图如图2c所示。
[0052]
具体地，可以采用物理气相沉积法、化学气相淀积法、原子层沉积法、激光辅助淀积法等方法，在第一沟道孔13中沉积填充牺牲材料，并采用化学机械平面化去除位于第一沟道孔13外部的牺牲材料，以得到牺牲材料层14。其中，牺牲材料可以为多晶硅、碳和钨中的任意一种。如此，在牺牲材料填充第一沟道孔13之后，上述第一堆栈结构12能够获得完整的结构表面，用于后续形成第二堆栈结构。
[0053]
相应地，上述步骤s13可以具体包括：
[0054]
步骤s 131：在第一堆栈结构和牺牲材料层上形成第二堆栈结构。
[0055]
其中，步骤s 131完成后的剖面结构示意图如图2d所示。
[0056]
具体地，第二堆栈结构15可以包括在背离第一堆栈结构12的方向上多层交替层叠设置的第二栅极牺牲层151和第二绝缘层152。并且，第二堆栈结构15可以通过第二绝缘层152与上述第一堆栈结构12相接触。也即，第二堆栈结构15的最下层可以为第二绝缘层152，且与上述第一堆栈结构12的最上层相接触。其中，第二堆栈结构15的形成方法与上述第一
堆栈结构12的形成方法相同，故对此不再赘述。
[0057]
在本实施例中，上述第一堆栈结构12通过第一栅极牺牲层121与第二堆栈结构15相接触，也即，上述第一堆栈结构12的最上层为第一栅极牺牲层121。具体地，上述步骤s 121完成后得到的半导体结构中第一堆栈结构12背离基底11的最外层可以为第一栅极牺牲层121(如图2a所示)。从而，在第一堆栈结构12和牺牲材料层14上形成第二堆栈结构15之前，无需额外操作，即可确保第一堆栈结构12是通过第一栅极牺牲层121与后续形成的第二堆栈结构15相接触的。
[0058]
在一些替代实施例中，如图2e所示，上述步骤s 121完成后得到的半导体结构中第一堆栈结构12背离基底11的最外层还可以为第一绝缘层122。相应地，上述步骤s 131完成后的剖面结构示意图可以如图2f所示，并且，为了确保第一堆栈结构12是通过第一栅极牺牲层121与后续形成的第二堆栈结构15相接触的，在上述步骤s 131之前，还可以包括：
[0059]
步骤a：将牺牲材料层14与第一堆栈结构12中最上层的第一栅极牺牲层121切齐。
[0060]
其中，步骤a完成后的剖面结构示意图可以如图2c所示。
[0061]
可以理解的是，上述第一堆栈结构12中最上层的第一栅极牺牲层121为第一堆栈结构12所包含的若干层第一栅极牺牲层121中距离基底11最远的第一栅极牺牲层121。上述第一堆栈结构12中最上层的第一绝缘层122为第一堆栈结构12所包含的若干层第一绝缘层122中距离基底11最远的第一绝缘层122。
[0062]
其中，牺牲材料层14与第一堆栈结构12中最上层的第一栅极牺牲层121切齐可以理解为，牺牲材料层14背离基底11的表面(也即，牺牲材料层14的上表面)与第一堆栈结构12中最上层的第一栅极牺牲层121背离基底11的表面(也即，最上层的第一栅极牺牲层121的上表面)位于同一水平面中。
[0063]
具体地，在将牺牲材料层14与第一堆栈结构12中最上层的第一栅极牺牲层121切齐的过程中，第一堆栈结构12中最上层的第一绝缘层122(也即，第一堆栈结构12背离基底11的最外层)会被去除，以暴露出第一堆栈结构12中位于该最上层的第一绝缘层122下方的第一栅极牺牲层121。
[0064]
在一个具体实施例中，上述步骤a可以具体包括：通过化学机械抛光，使牺牲材料层14与第一堆栈结构12中最上层的第一栅极牺牲层121切齐。具体地，可以以第一堆栈结构12中最上层的第一栅极牺牲层121作为研磨停止层，对第一堆栈结构12背离基底11的表面(也即，第一堆栈结构12的顶表面)进行研磨，以露出第一堆栈结构12中最上层的第一栅极牺牲层121的顶表面。
[0065]
在一个替代实施例中，上述步骤a还可以具体包括：通过湿法刻蚀，使牺牲材料层14与第一堆栈结构12中最上层的第一栅极牺牲层121切齐。具体地，可以以第一堆栈结构12中最上层的第一栅极牺牲层121作为刻蚀停止层，从上到下刻蚀第一堆栈结构12，直至露出刻蚀停止层，则停止刻蚀。
[0066]
相应地，上述步骤s 131可以具体为：在切齐后的牺牲材料层14和最上层的第一栅极牺牲层121上，形成第二堆栈结构15。
[0067]
步骤s 132：形成贯穿第二堆栈结构的第二沟道孔，第二沟道孔暴露出牺牲材料层。
[0068]
其中，步骤s 132完成后的剖面结构示意图如图2g所示。
[0069]
具体地，可以通过由上至下刻蚀上述第二堆栈结构15，形成穿过第二堆栈结构15直达第一堆栈结构12表面的第二沟道孔16。第二沟道孔16的底部暴露第一沟道孔13中的牺牲材料层14的至少部分顶部表面。
[0070]
步骤s 133：经由第二沟道孔去除牺牲材料层。
[0071]
其中，步骤s 133完成后的剖面结构示意图如图2h所示。
[0072]
具体地，可以经由第二沟道孔16去除牺牲材料层14，并且可以采用选择性的蚀刻剂，以相对于第二堆栈结构15和第一堆栈结构12选择性地去除牺牲材料层14，而得到相连通的第二沟道孔16和第一沟道孔13。
[0073]
在另一些实施例中，还可以采用灰化工艺去除上述牺牲材料层14，而得到相连通的第二沟道孔16和第一沟道孔13。
[0074]
步骤s14：在第一沟道孔和第二沟道孔中形成沟道结构。
[0075]
其中，步骤s14完成后的剖面结构示意图如图2i所示。
[0076]
沟道结构17可以包括在远离第一沟道孔13和第二沟道孔16的内壁上依次设置的存储功能层和沟道层，具体地，如图3所示，存储功能层可以具体包括在远离第一沟道孔13和第二沟道孔16的内壁上依次设置的作为电荷阻挡层的第一氧化物层171、作为电荷捕获层的第二氮化物层172、作为隧穿层的第二氧化物层173。其中，第一氧化物层171、第二氮化物层172、第二氧化物层173和沟道层174的材质可以分别为氧化硅、氮化硅、氧化硅以及多晶硅。
[0077]
在一个具体实施例中，上述步骤s14可以具体包括：
[0078]
步骤s 141：在第一沟道孔13和第二沟道孔16的内壁上形成第一氮化物层。
[0079]
其中，上述步骤s 141完成后的剖面结构示意图如图2j所示。
[0080]
具体地，可以采用物理气相沉积法、化学气相淀积法、原子层沉积法、激光辅助淀积法等方法，在上述第一沟道孔13和第二沟道孔16的侧壁和底部表面上沉积形成第一氮化物层18。其中，第一氮化物层18的材质可以与上述第一栅极牺牲层121和/或第二栅极牺牲层151的材质相同。例如，第一氮化物层18的材质可以为氮化硅。
[0081]
步骤s 142：对第一氮化物层进行氧化处理，以得到第一氧化物层171。
[0082]
其中，上述步骤s 142完成后的剖面结构示意图如图2k所示。
[0083]
具体地，可以通过热氧化法氧化上述第一氮化物层18，以将该第一氮化物层18转化为第一氧化物层171。
[0084]
步骤s 143：在第一氧化物层171背离第一沟道孔13和第二沟道孔16的内壁的一侧上形成第二氮化物层172。
[0085]
步骤s 144：在第二氮化物层172背离第一氧化物层171的一侧上形成第二氧化物层173。
[0086]
步骤s 145：在第二氧化物层173背离第二氮化物层172的一侧上形成沟道层174，以得到包括第一氧化物层171、第二氮化物层172、第二氧化物层173和沟道层174的沟道结构17。
[0087]
其中，上述步骤s 145完成后的剖面结构示意图如图2i所示。
[0088]
并且，在另一些实施例中，如图2l和图3所示，在第一沟道孔13和第二沟道孔16中形成沟道结构17之前，还可以包括：在第一沟道孔13底部通过选择性外延生长形成外延层
19，其中，外延层19的材质可以为单晶硅等半导体材料。并且，具体实施时，可以在第一沟道孔13和第二沟道孔16的侧壁以及外延层19的表面上沉积第一氮化物层18，然后将第一氮化物层18氧化为第一氧化物层171，之后可以在第一氧化物层171的表面上依次沉积作为存储功能层的第二氮化物层172和第二氧化物层173，然后去除外延层19的表面上的部分存储功能层，以露出外延层19，并在存储功能层的表面至第一沟道孔13底部形成作为沟道层174的半导体层(比如，多晶硅层)，接着在沟道层174内侧沉积一层氧化物层175，以填充第一沟道孔13和第二沟道孔16中的剩余空间，进而得到上述沟道结构17。
[0089]
需要说明的是，如图2h和图3所示，由于第一沟道孔13和第二沟道孔16通过不同的深孔刻蚀步骤来形成，二者的横向尺寸从上到下会逐渐减小，且第一沟道孔13的顶部横向尺寸会大于第二沟道孔16的底部横向尺寸，从而使上述沟道结构17的侧壁上具有台阶面17a。其中，台阶面17a位于第一堆栈结构12和第二堆栈结构15的连接处，且与第一堆栈结构12的顶表面和第二堆栈结构15的底表面位于同一水平面中。
[0090]
并且，当通过在第一沟道孔13和第二沟道孔16的内壁上形成电荷阻挡原材料层(也即，上述第一氮化物层18)，并对电荷阻挡原材料层进行氧化处理，以得到对应的电荷阻挡层(也即，上述第一氧化物层171)时，由于第一沟道孔13的顶部横向尺寸大于第二沟道孔16的底部横向尺寸，第一沟道孔13和第二堆栈结构15之间会形成拐角θ。并且，由于拐角θ的存在，如图2j所示，在第一沟道孔13和第二沟道孔16的侧壁上形成电荷阻挡原材料层(也即，上述第一氮化物层18)之后，位于第一沟道孔13和第二堆栈结构15之间的拐角θ处的第一氮化物层18的厚度会比其他位置处的第一氮化物层18的厚度更大，进而导致在将第一氮化物层18氧化为第一氧化物层171后，如图2k和图4所示，位于第一沟道孔13和第二堆栈结构15之间的拐角θ处的部分第一氮化物层18难以被氧化而被残留，以在第一堆栈结构12和第二堆栈结构15的连接处形成残留物18a，相应地，剩余部分的第一氮化物层18则会被氧化形成上述第一氧化物层171。
[0091]
具体地，如图2i和图3所示，上述残留物18a位于沟道结构17的电荷阻挡层(也即，上述第一氧化物层171)与经由第一沟道孔13侧壁露出的第一堆栈结构12的最外层(也即，最上层第一栅极牺牲层121a)之间。并且，残留物18a与该最上层第一栅极牺牲层121a可以连接，且残留物18a的上表面与该最上层第一栅极牺牲层121a的上表面还可以平齐。从而，在后续将第一堆栈结构12中的第一栅极牺牲层121和第二堆栈结构15中的第二栅极牺牲层151分别置换成对应的第一栅极层和第二栅极层的工艺步骤中，上述残留物18a也会一并被置换成导电结构。
[0092]
需要说明的是，根据一种实施例的三维存储器的制作方法，如图5和图6所示，第一堆栈结构22可以通过第一绝缘层222与第二堆栈结构25相接触，且第二堆栈结构25可以通过第二绝缘层252与第一堆栈结构22相接触，也即，第一堆栈结构22的最上层和第二堆栈结构25的最下层可以分别为第一绝缘层222和第二绝缘层252，从而在第一沟道孔23和第二沟道孔26中形成沟道结构27，并将第一堆栈结构22中的第一栅极牺牲层221和第二堆栈结构25中的第二栅极牺牲层251分别置换成对应的第一栅极层和第二栅极层之后，前序工艺步骤中形成的位于沟道结构27的电荷阻挡层271与第一堆栈结构22背离衬底21的最外层(也即，最上层第一绝缘层222a)之间的电荷阻挡原材料层的残留物28a会被第一堆栈结构22中最上层第一绝缘层222a和第二堆栈结构25中最下层第二绝缘层252a包裹，不会被置换为导
电结构，但是绝缘层中残留物28a的存在会导致绝缘层的缺陷，进而导致相邻两个栅极层(也即，上述最上层第一绝缘层222a和最下层第二绝缘层252a)之间容易出现电压击穿或漏电的问题，影响三维存储器的良率及可靠性。
[0093]
与此同时，本发明人还发现，根据另一种实施例的三维存储器的制作方法，如图7和图8所示，第一堆栈结构22通过第一绝缘层222与第二堆栈结构25相接触，且第二堆栈结构25通过第二栅极牺牲层251与第一堆栈结构22相接触，也即，第一堆栈结构22的最上层和第二堆栈结构25的最下层可以分别为第一绝缘层222和第二栅极牺牲层251，并且，在第一沟道孔23和第二沟道孔26中形成沟道结构27后，位于沟道结构27的电荷阻挡层271与第一堆栈结构22背离衬底21的最外层(也即，最上层第一绝缘层222a)之间的电荷阻挡原材料层的残留物28a会在竖直方向上较为细长，且易延伸至上述第二堆栈结构25的最下层第二栅极牺牲层251a，从而在将第一堆栈结构22中的第一栅极牺牲层221和第二堆栈结构25中的第二栅极牺牲层251分别置换成对应的第一栅极层和第二栅极层后，该残留物28a会与上述第一栅极牺牲层221和第二栅极牺牲层252一并被置换成导电结构，该导电结构与第一堆栈结构22的最上层第一绝缘层222a同层，也即位于第一堆栈结构22中最上层的第一栅极层和第二堆栈结构25中最下层的第二栅极层之间，极易与第一堆栈结构22中最上层的第一栅极层和/或第二堆栈结构25中最下层的第二栅极层相连接，进而导致三维存储器中栅极层发生尖端放电或相邻栅极层之间发生漏电的问题，影响三维存储器的良率及可靠性。
[0094]
并且，可以理解的是，在本实施例中，如图2i和图3所示，由于第一堆栈结构12通过第一牺牲材料层121与第二堆栈结构15相接触，在将第一堆栈结构12中的第一栅极牺牲层121和第二堆栈结构15中的第二栅极牺牲层151分别置换成对应的第一栅极层和第二栅极层之后，前序工艺步骤中形成的电荷阻挡原材料层的残留物18a会被置换成导电结构，且该导电结构与第一堆栈结构22中最上层的第一栅极层同层，避免了一些三维存储器中由于电荷阻挡原材料层残留置换得到的导电结构位于栅极层之间，而导致栅极层发生尖端放电或相邻栅极层之间发生漏电的问题，还避免了另一些三维存储器中由于电荷阻挡原材料层残留位于栅极层之间的绝缘层内部，而导致栅极层之间绝缘层的缺陷，进而导致栅极层之间容易出现电压击穿或漏电的问题，因而提高了三维存储器的良率及可靠性。
[0095]
在上述实施例中，在上述步骤s14之后，上述三维存储器的制作方法还可以包括：
[0096]
步骤s16：形成贯穿第一堆栈结构和第二堆栈结构的栅线缝隙。
[0097]
例如，可以通过由上至下刻蚀上述第二堆栈结构15和第一堆栈结构12，以形成贯穿第二堆栈结构15和第一堆栈结构12的栅线缝隙(因非本案特征，故未予以图示)。
[0098]
步骤s17：通过栅线缝隙，将第一堆栈结构中的第一栅极牺牲层和第二堆栈结构中的第二栅极牺牲层分别置换成第一栅极层和第二栅极层。
[0099]
例如，可以通过置换工艺换掉上述第一堆栈结构12的第一栅极牺牲层121和上述第二堆栈结构15中的第二栅极牺牲层151，并在相同位置填充导电材料(比如，钨)，以形成第一堆栈结构12的第一栅极层和第二堆栈结构15的第二栅极层。
[0100]
在一个具体实施例中，如图2i和图3所示，上述残留物18a可以与上述第一堆栈结构12中最上层的第一栅极牺牲层121a连接，并且，残留物18a的上表面(也即，该残留物18a背离基底11的表面)和上述第一堆栈结构12中最上层的第一栅极牺牲层121a的上表面(也即，该最上层的第一栅极牺牲层121a背离基底11的表面)可以平齐，也即，位于同一水平面
中。
[0101]
在一些实施例中，在形成贯穿第一堆栈结构12和第二堆栈结构15的栅线缝隙之后，还可以通过栅线缝隙将上述残留物18a置换为冗余栅极层。具体地，冗余栅极层与上述第一堆栈结构12中最上层的第一栅极层可以相连接，且冗余栅极层的上表面和上述第一堆栈结构12中最上层的第一栅极层的上表面可以平齐。
[0102]
并且，具体实施时，上述第一栅极层、第二栅极层和冗余栅极层可以通过相同的工艺步骤来形成，相应地，上述步骤s17可以具体包括：通过栅线缝隙，将第一堆栈结构12中的第一栅极牺牲层121、第二堆栈结构15中的第二栅极牺牲层151以及残留物18a分别置换成第一栅极层、第二栅极层和冗余栅极层。
[0103]
在一些实施例中，在上述步骤s17之后，还可以通过上述栅线缝隙对置换得到的栅极层进行刻蚀，以在栅极层和栅线缝隙之间形成空隙，并且在后续工艺中，当在栅线缝隙中填充半导体材料和/或金属材料时，上述位于栅极层和栅线缝隙之间的空隙也会被绝缘层以及半导体材料和/或金属材料所填充。
[0104]
更进一步地，在上述步骤s17之后，还可以包括：
[0105]
步骤s18：在栅线缝隙中填充半导体材料和/或金属材料。
[0106]
例如，可以在上述栅线缝隙内填充作为介质层的间隔层(比如，氧化物层)、以及作为共源极的导电材料(比如，钛或氮化钛、多晶硅及/或金属钨)，以得到共源极结构。
[0107]
本实施例提供的三维存储器的制作方法，通过形成基底，并在基底上形成贯穿有第一沟道孔的第一堆栈结构，第一堆栈结构包括在垂直于基底的方向上多层交替层叠设置的第一栅极牺牲层和第一绝缘层，且第一堆栈结构远离基底的一端为第一栅极牺牲层，然后在第一堆栈结构上形成贯穿有第二沟道孔的第二堆栈结构，第二沟道孔与第一沟道孔连通，之后在第一沟道孔和第二沟道孔中形成沟道结构，从而能够避免用以形成沟道结构中电荷阻挡层的原材料层由于在第一堆栈结构和第二堆栈结构的连接处的横向厚度较大，而在形成电荷阻挡层后于第一堆栈结构和第二堆栈结构的连接处存在残留，造成残留的原材料位于两个堆栈结构的绝缘层中，进而在将两个堆栈结构中的栅极牺牲层置换成对应的栅极层后，由于相邻栅极层之间的绝缘层中存在该残留的原材料或存在将该残留的原材料置换为栅极材料后得到的导电结构，而导致相邻栅极层之间易发生漏电的问题，提高了三维存储器的良率及可靠性。
[0108]
根据本发明上述方法实施例制作而成的三维存储器如图2i和图3所示，该三维存储器包括第一堆栈结构12、位于第一堆栈结构12上的第二堆栈结构15、以及贯穿第一堆栈结构12和第二堆栈结构15的沟道结构17。其中，第一堆栈结构12可以包括在背离第二堆栈结构15的方向上多层交替层叠设置的第一栅极层121(与上述方法实施例中的第一栅极牺牲层121具有相同的附图标记)和第一绝缘层122，第二堆栈结构15可以包括在背离第一堆栈结构12的方向上多层交替层叠设置的第二栅极层151(与上述方法实施例中的第二栅极牺牲层151具有相同的附图标记)和第二绝缘层152。并且，沟道结构17的侧壁上具有台阶面17a，台阶面17a和第一堆栈结构12的与第二堆栈结构15相接触的表面切齐，且第一堆栈结构12通过最上层的第一栅极层121a与第二堆栈结构15相接触。
[0109]
在一个实施例中，上述三维存储器还可以包括冗余栅极层18a(与上述方法实施例中的残留物18a具有相同的附图标记)，冗余栅极层18a位于沟道结构17和第一堆栈结构12
中最上层的第一栅极层121a之间。
[0110]
在一个具体实施例中，上述冗余栅极层18a可以位于第一堆栈结构12的顶部，具体地，该冗余栅极层18a还可以环绕沟道结构17一周。
[0111]
在一些具体实施例中，上述冗余栅极层18a可以与上述第一堆栈结构12中最上层的第一栅极层121连接，且该冗余栅极层18a的上表面可以与上述第一堆栈结构12中最上层的第一栅极层121a的上表面平齐，也即，该冗余栅极层18a的上表面可以与第一栅极层121a的上表面位于同一水平面中。
[0112]
在一个具体实施例中，上述冗余栅极层18a的材质可以与第一栅极层121的材质相同，比如，可以为金属钨等导电材料。
[0113]
一个实施例中，上述沟道结构17可以包括沟道层174、环绕沟道层174的第二氧化物层173、环绕第二氧化物层173的第二氮化物层172、以及环绕第二氮化物层172的第一氧化物层171。
[0114]
需要说明的是，本实施例中三维存储器的各个结构可以参考上述方法实施例中所描述的具体实施方式，故此处不再赘述。
[0115]
本实施例提供的三维存储器，通过使沟道结构内壁上的台阶面与第一堆栈结构的顶表面切齐，并使第一堆栈结构通过最上层的第一栅极层与第二堆栈结构相接触，从而能够避免用以形成沟道结构中电荷阻挡层的原材料层由于在第一堆栈结构和第二堆栈结构的连接处的横向厚度较大，而在形成电荷阻挡层后于第一堆栈结构和第二堆栈结构的连接处存在残留，造成残留的原材料位于两个堆栈结构的绝缘层中，进而在将两个堆栈结构中的栅极牺牲层置换成对应的栅极层后，由于相邻栅极层之间的绝缘层中存在该残留的原材料或存在将该残留的原材料置换为栅极材料后得到的导电结构，而导致相邻栅极层之间易发生漏电的问题，提高了三维存储器的良率及可靠性。
[0116]
相应地，本发明实施例还提供一种存储系统，该存储系统包括控制器和上述任一实施例的三维存储器，控制器耦接至三维存储器，且用于控制三维存储器存储数据。
[0117]
其中，三维存储器包括第一堆栈结构、位于第一堆栈结构上的第二堆栈结构以及贯穿第一堆栈结构和第二堆栈结构的沟道结构，其中，第一堆栈结构包括在背离第二堆栈结构的方向上多层交替层叠设置的第一栅极层和第一绝缘层。并且，沟道结构的侧壁上具有台阶面，台阶面和第一堆栈结构的与第二堆栈结构相接触的表面切齐，且第一堆栈结构通过最上层的第一栅极层与第二堆栈结构相接触。
[0118]
本实施例提供的存储系统，通过使沟道结构内壁上的台阶面与第一堆栈结构的顶表面切齐，并使第一堆栈结构通过最上层的第一栅极层与第二堆栈结构相接触，从而能够避免用以形成沟道结构中电荷阻挡层的原材料层由于在第一堆栈结构和第二堆栈结构的连接处的横向厚度较大，而在形成电荷阻挡层后于第一堆栈结构和第二堆栈结构的连接处存在残留，造成残留的原材料位于两个堆栈结构的绝缘层中，进而在将两个堆栈结构中的栅极牺牲层置换成对应的栅极层后，由于相邻栅极层之间的绝缘层中存在该残留的原材料或存在将该残留的原材料置换为栅极材料后得到的导电结构，而导致相邻栅极层之间易发生漏电的问题，提高了三维存储器的良率及可靠性。
[0119]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。