一种改善EMI及降低特征电阻的超结器件的制作方法

一种改善emi及降低特征电阻的超结器件
技术领域
1.本实用新型涉及半导体技术领域，具体涉及一种改善emi及降低特征电阻的超结器件。


背景技术：

2.超结型功率器件打破了“硅限”，相较于传统的vdmos可以得到单位面积特征电阻低约80％，具有更低通态功耗和更低开关损耗，更高开关速度，更低能耗的产品，但是当超结型功率器件需要做到1200v以上时，外延厚度需要110um以上，1)若使用沟槽型工艺制造的超结mos，与传统vdmos工艺比较，仅需增加一次深沟槽光刻&刻蚀&外延回填即可形成超结结构，但是由于受其epi回填工艺特性的限制，沟槽深度极限在55～60um左右，沟槽底部则只能使用高阻外延，此种方法制作的超结器件rsp相较于传统vdmos优势不大，且emi特性不佳；2)若使用多次外延超结工艺，emi特性较好，但是需要增加15次左右的光刻，才能形成超结结构，制作工艺复杂，成本较高。


技术实现要素：

3.本实用新型的目的是针对现有技术存在的不足，提供一种改善emi及降低特征电阻的超结器件。
4.为实现上述目的，本实用新型提供了一种改善emi及降低特征电阻的超结器件，包括第一导电类型的衬底和设置在衬底上侧的外延，所述外延包括多层设置在衬底上侧的第一外延和设置在第一外延上侧的第二外延，每层第一外延上侧均掺杂形成有第一导电类型的掺杂区，并制作形成有多个间隔设置的第二导电类型的掺杂区，多层第一外延上的第二导电类型的掺杂区沿竖向排列设置，所述第二外延上刻蚀形成有多个沟槽，每一沟槽设置在一列第二导电类型的掺杂区的上侧，且其内部回填有第二导电类型的杂质，在纵向相邻的两个第二导电类型的掺杂区之间以及沟槽与其下侧的第二导电类型的掺杂区之间均连接有第二导电类型连接柱，在终端区的外延上侧长有场氧层，在有源区内所述沟槽两侧的第二外延的上侧长有栅氧化层，所述栅氧化层上侧以及场氧层的内端上侧设有掺杂的多晶，在有源区内所述沟槽的上端以及有源区与终端区之间的第二外延内制作有第二导电类型的体区，所述体区内设有第一导电类型的阱区，所述多晶、体区和场氧层的上侧沉积有介质层，所述介质层上设有连接孔，所述连接孔内及介质层的上侧溅射形成有金属层，所述金属层刻蚀形成栅区和源区。
5.进一步的，位于最下侧的第一外延的厚度为12至15μm，其余第一外延的厚度为5至8μm。
6.进一步的，所述第一外延包括6至10层。
7.进一步的，所述第二外延的厚度为50至60μm。
8.进一步的，所述场氧层的厚度为8000至12000埃。
9.进一步的，所述掺杂的多晶的厚度为6000
‑
8000埃。
10.进一步的，所述介质层为硼磷硅玻璃层，其厚度为10000埃。
11.进一步的，所述金属层为铝层，其厚度为4μm。
12.进一步的，所述金属层的上侧还沉积有钝化层，所述钝化层的厚度为7000
‑
12000埃，所述钝化层上设有门极和源极的开口区。
13.进一步的，所述衬底的下侧蒸发形成有背金层。
14.有益效果：本实用新型通在衬底上侧制作多层高电阻率的第一外延，在第一外延内制作多个间隔设置的第二导电类型的掺杂区，并在第一外延上侧制作电阻率相对较低的第二外延，在第二外延上制作沟槽，第二导电类型的掺杂区之间及其与沟槽之间通过注入和推阱形成的连接柱连接成一个整体，在经过推阱之后，第一外延内的第一导电类型的掺杂区可进行扩散，从而降低第一外延的电阻率，使得器件的参数稳定性和一致性更好，并综合了沟槽型工艺超结的特点，使用此方式可以制作出具有完整超结结构的超高压(1000v以上)超结器件，使得器件的单位面积特征电阻更低，具有良好的emi特性，并且制作工艺复杂程度适中。
附图说明
15.图1是在衬底上侧制作一层第一外延后的结构示意图；
16.图2是在衬底上侧制作多层外延后的结构示意图；
17.图3是在第二外延上制作沟槽并回填后的结构示意图；
18.图4是在第一外延和第二外延内制作连接柱后的结构示意图；
19.图5是在终端区的第二外延上侧制作场氧层的结构示意图；
20.图6是在第二外延上侧制作栅氧化层和多晶并刻蚀后的结构示意图；
21.图7是在第二外延内制作第二导电类型的体区后的结构示意图；
22.图8是在体区内制作第一导电类型的阱区的结构示意图；
23.图9是制作出器件的栅区和源区后的结构示意图。
具体实施方式
24.下面结合附图和具体实施例，进一步阐明本实用新型，本实施例在以本实用新型技术方案为前提下进行实施，应理解这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。
25.如图9所示，本实用新型实施例提供了一种改善emi及降低特征电阻的超结器件，包括第一导电类型的衬底1和设置在衬底1上侧的外延，外延包括多层设置在衬底1上侧的第一外延2和设置在第一外延2上侧的第二外延3，第一外延2优选为6至10层，每层第一外延2上侧均掺杂形成有第一导电类型的掺杂区4，在第一外延2上并制作形成有多个间隔设置的第二导电类型的掺杂区5。多层第一外延2上的第二导电类型的掺杂区5沿竖向排列设置，在第二外延3上刻蚀形成有多个沟槽7，每一沟槽7设置在一列第二导电类型的掺杂区5的上侧，在沟槽7的内部回填有第二导电类型的杂质，在纵向相邻的两个第二导电类型的掺杂区5之间以及以及沟槽7与其下侧的第二导电类型的掺杂区5之间均连接有第二导电类型连接柱6，进而，沟槽7内的杂质与纵向设置的多个第二导电类型的掺杂区5之间通过多个连接柱6连接成一个整体。在终端区的外延上侧长有场氧层8，场氧层8的厚度优选为8000至12000
埃。在有源区内沟槽7两侧的第二外延3的上侧长有栅氧化层9，在栅氧化层9上侧以及场氧层8的内端上侧设有掺杂的多晶10，多晶的厚度优选为6000
‑
8000埃。在有源区内沟槽7的上端以及有源区与终端区之间的第二外延3内制作有第二导电类型的体区11，在体区11内设有第一导电类型的阱区12，在多晶10、体区11和场氧层8的上侧沉积有介质层13，介质层13可以是硼磷硅玻璃层，其厚度优选为10000埃。在介质层上设有连接孔14，在连接孔14内及介质层13的上侧溅射形成有金属层15，金属层15刻蚀形成栅区和源区。金属层15可以为铝层，其厚度优选为4μm。
26.本实用新型实施例的第一外延2为高阻外延，其电阻率优选为20至40ω.cm，第二外延的电阻率通常为3至7ω.cm。位于最下侧的第一外延2的厚度优选为12至15μm，其余第一外延2的厚度优选为5至8μm。第二外延的厚度优选为50至60μm。
27.还可以在金属层15的上侧沉积钝化层，钝化层可以是氮化硅层，钝化层的厚度优选为7000
‑
12000埃，然后光刻腐蚀，形成gate和source的开口区。
28.还可在衬底1的下侧设置背金层，在设置背金层前，先从衬底1的下侧减薄至剩余厚度为200至300μm，然后在衬底1的下侧依次蒸发ti
‑
ni
‑
ag(钛
‑
镍
‑
银)。
29.结合图1至9，基于以上实施例，本领域技术人员可以理解，本实用新型还提供了一种上述改善emi及降低特征电阻的超结器件的制造方法，包括：
30.如图1所示，提供第一导电类型的衬底1，在衬底1上先制作一层第一外延2，在第一外延2上侧通过杂质注入形成第一导电类型的掺杂区4和多个间隔设置的第二导电类型的掺杂区5。以下以第一导电类型为n型，第二导电类型为p型为例说明。衬底1可以采用n型(100)晶向，砷元素或锑元素掺杂，电阻率通常为0.001至0.005ω.cm。该层第一外延2为高阻外延，其电阻率优选为20至40ω.cm，该层第一外延2厚度优选为12至15μm。第一导电类型的掺杂区4通过第一导电类型的杂质普注形成。第二导电类型的掺杂区5的制作过程可以采用涂胶、光刻、第二导电类型杂质注入和除胶等常规步骤，也可通过刻蚀沟槽回填第二导电类型的杂质制作形成。
31.如图2所示，在上述第一外延2上侧在生长一层第一外延2，然后在该层第一外延2上侧通过杂质注入形成第一导电类型的掺杂区4和多个间隔设置的第二导电类型的掺杂区5，第一导电类型的掺杂区4的注入能量为60kev，注入剂量为1e12
‑
4e12，第二导电类型的掺杂区5注入能量为150kev，注入剂量为1e12
‑
4e12。如此重复多次，即可获得多层具有第一导电类型的掺杂区4和多个间隔设置的第二导电类型的掺杂区5的第一外延2。多层第一外延2上的第二导电类型的掺杂区5沿竖向排列设置。除了最下层以外的第一外延2的厚度优选为5至8μm。此步骤优选重复4至8次，可形成6至10层第一外延2。
32.如图3所示，在最上层的第一外延2上生长一层第二外延3，并在第二外延3上刻蚀形成多个沟槽7，每一沟槽7设置在一列第二导电类型的掺杂区5的上侧，并对多个沟槽7回填第二导电类型的杂质。第二外延3的厚度优选为50至60μm，第二外延3的电阻率为3至7ω.cm。
33.如图4所示，在多层第一外延2和第二外延3内注入形成第二导电类型的连接柱6，连接柱6连接在纵向相邻的两个第二导电类型的掺杂区5之间以及沟槽7与其下侧的第二导电类型的掺杂区5之间。具体的，先在第二外延3的上侧进行teos淀积和sin淀积，teos淀积的厚度为1000至3000埃，sin淀积的厚度为1000至2000埃，然后进行pillar注入操作，推阱
温度1100℃，100至200min，最后进行sin腐蚀及teos腐蚀。需要说明的是，在经过推阱之后，第一导电类型的掺杂区4会进行扩散，使得第一外延2的电阻率下降至与第二外延3的电阻率基本相同。
34.如图5所示，在第二外延2的上侧长场氧层8，并将有源区内的场氧层8刻蚀去除。具体的，先在场氧层8上侧涂光刻胶，然后对有源区进行曝光，将有源区内的光刻胶去除，然后将有源区内的场氧层8刻蚀掉，最终再将终端区的光刻胶去除。
35.如图6所示，在有源区内第二外延3的上侧长栅氧化层9，并在栅氧化层9和场氧层8的上侧沉积多晶10，然后对多晶10进行掺杂和刻蚀操作。栅氧化层9的厚度一般为700
‑
1200埃，沉积多晶10的厚度优选为6000
‑
8000埃。经过多晶10刻蚀以后，多晶10仅保留在有源区内的沟槽7两侧的栅氧化层9上侧以及场氧层8的内端上侧。
36.如图7和8所示，在有源区内沟槽7的上端以及有源区与终端区之间的第二外延3内制作第二导电类型的体区11，在体区11内制作第一导电类型的阱区12。体区11通过杂质注入和退火形成，注入量：4e13
‑
6e13,注入能量：60kev
‑
120kev，注入元素：硼。然后body退火，退火温度：1100℃，时间：30
‑
180分钟。阱区12杂质注入和推阱操作形成，注入剂量：5e15
‑
1e16,注入能量：60kev
‑
120kev，注入元素：砷。推阱温度：950℃，时间：30分钟。
37.如图9所示，在多晶10、体区11和场氧层8的上侧沉积介质层13，在介质层上刻蚀连接孔14。介质层13优选为硼磷硅玻璃，其厚度优选为10000埃。
38.在连接孔14内及介质层13的上侧溅射形成有金属层15，金属层15刻蚀形成栅区和源区。
39.还可以在金属层15的上侧沉积钝化层，钝化层可以是氮化硅层，钝化层的厚度优选为7000
‑
12000埃，然后光刻腐蚀，形成gate和source的开口区。
40.还可在衬底1的下侧设置背金层，在设置背金层前，先从衬底1的下侧减薄至剩余厚度为200至300μm，然后在衬底1的下侧依次蒸发ti
‑
ni
‑
ag(钛
‑
镍
‑
银)。
41.以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。