背面接触结构、太阳能电池、电池组件和光伏系统的制作方法

1.本实用新型属于太阳能电池技术领域，尤其涉及背面接触结构、太阳能电池、电池组件和光伏系统。


背景技术：

2.在晶体硅太阳能电池中，电池的效率损失可以分为电学损失和光学损失两个方面，电学损失重要组成部分为金属
‑
半导体接触引起的复合损失和电阻损失，而光学损失的重要组成部分为受光面金属栅线的遮挡。
3.其中钝化金属接触结构具有显著的电学性能，可同时获得低接触电阻率和低表面复合，此结构由一层超薄的隧穿氧化层和n型掺杂或p型掺杂的多晶硅层组成。由于掺杂多晶硅层对光的吸收属于
‘
寄生性’吸收，即对光生电流没有贡献，因此钝化金属接触结构多用于电池的背面，使得前表面彻底避免了金属栅线的遮挡。其太阳能电池上接收的太阳辐射产生电子和空穴，这些电子和空穴迁移到掺杂多晶硅层，进而在掺杂多晶硅层之间产生电压差。现有可设置由上述的钝化金属接触结构及钝化金属接触结构组成太阳能电池，或由上述的钝化金属接触结构及扩散结构组成太阳能电池。
4.现有钝化金属接触结构与扩散结构直接在硅片背面进行沉积，然而其相互之间无阻隔连接在一起时会产生漏电等不良现象。因此为解决上述无阻隔产生的问题，其通过在钝化金属接触结构与扩散结构之间开设一条宽度极窄的沟槽来实现钝化金属接触结构与扩散结构的分离，从而避免发生漏电降低电池开路电压。然而现有其沟槽采用激光开孔或者湿法刻蚀制备，此时由于现有沟槽宽度为几十微米，对于宽度控制要求高，使得制备难度大及仅采用单层电介质层钝化，然而采用单层电介质层进行钝化，其钝化效果较差，且产生的内背反射效果差。


技术实现要素：

5.本实用新型实施例的目的在于提供一种太阳能电池的背面接触结构，旨在解决现有对于沟槽宽度控制要求高及钝化效果差的问题。
6.本实用新型实施例是这样实现的，一种太阳能电池的背面接触结构，包括：
7.间隔设置于硅衬底背面的凹槽；
8.交替设置的第一导电区和第二导电区，其中一者设于凹槽内，其中另一者设于凹槽外，所述第一导电区包括依次设置的第一电介质层和第一掺杂区域，所述第二导电区包括第二掺杂区域；
9.设置于所述第一导电区和所述第二导电区之间的第二电介质层，所述第二电介质层为至少一层；及
10.设置在所述第一导电区和所述第二导电区上的导电层。
11.更进一步的，所述第一掺杂区域为p型掺杂区域，所述第二掺杂区域为n 型掺杂层；或
12.所述第一掺杂区域为n型掺杂区域，所述第二掺杂区域为p型掺杂层。
13.更进一步的，所述第一掺杂区域包括掺杂多晶硅或掺杂碳化硅或掺杂非晶硅。
14.更进一步的，所述第一电介质层为隧穿氧化层、本征碳化硅层、及本征非晶硅层中的一种或多种组合。
15.更进一步的，所述第二电介质层为氧化铝层、氮化硅层、氮氧化硅层、本征碳化硅层、本征非晶硅层及氧化硅层中的一种或多种组合。
16.更进一步的，所述第二电介质层覆盖在所述第一导电区与所述第二导电区之间的区域上、或延伸覆盖至所述第一导电区和/或所述第二导电区上。
17.更进一步的，位于所述第一导电区与所述第二导电区之间区域的硅衬底背面具有粗糙纹理结构。
18.更进一步的，所述p型掺杂区域的宽度为300
‑
600um，或，所述n型掺杂区域的宽度为100
‑
500um。
19.更进一步的，各个所述凹槽的深度为0.01
‑
10um，所述第一导电区和所述第二导电区之间的水平距离为0
‑
500um。
20.更进一步的，所述第一电介质层覆盖在所述第一掺杂区域上、或延伸覆盖在所述第一掺杂区域和所述第二掺杂区域之间的区域上。
21.更进一步的，所述凹槽为圆弧形、梯形、或方形。
22.更进一步的，所述第二掺杂区域的结深为0.01
‑
1um，方阻为10
‑
500ohm/sqr，表面浓度为1e18
‑
1e21cm
‑3。
23.更进一步的，所述第一电介质层的厚度为1
‑
20nm，所述第一导电区的总厚度大于20nm。
24.更进一步的，所述掺杂碳化硅包括掺杂氢化碳化硅。
25.更进一步的，所述第一电介质层为隧穿氧化层和本征碳化硅层。
26.更进一步的，所述隧穿氧化层由氧化硅层、氧化铝层中的一层或多层组成。
27.更进一步的，所述第一电介质层中的本征碳化硅层包括本征氢化碳化硅层。
28.更进一步的，所述第二电介质层为氧化铝层和本征碳化硅层，或者氧化硅层和本征碳化硅层，所述第二电介质层的厚度大于25nm。
29.更进一步的，所述第二电介质层中的氧化铝层或氧化硅层的厚度小于25nm，所述第二电介质层中的本征碳化硅层的厚度大于10nm。
30.更进一步的，所述第二电介质层中的本征碳化硅层由不同折射率的至少一层第一本征碳化硅膜组成。
31.更进一步的，各层所述第一本征碳化硅膜的折射率由硅衬底背面向外依次降低。
32.更进一步的，所述第二电介质层的外层还设有氟化镁层。
33.更进一步的，所述导电层为tco透明导电膜和/或金属电极。
34.更进一步的，所述金属电极包括银电极、铜电极、铝电极、锡包铜电极或银包铜电极。
35.更进一步的，所述铜电极为电镀工艺制备的电镀铜或物理气相沉积制备的铜电极。
36.本实用新型另一实施例的目的还在于提供一种选择性接触区域掩埋型太阳能电
池，包括：
37.硅衬底；
38.设于硅衬底背面的如上述所述的背面接触结构；及
39.设于硅衬底正面的第三电介质层。
40.更进一步的，所述第三电介质层为氧化铝层、氮化硅层、氮氧化硅层、本征碳化硅层、本征非晶硅层及氧化硅层中的一种或多种组合。
41.更进一步的，所述第三电介质层为氧化硅层和本征碳化硅层，或氧化铝层和本征碳化硅层，所述第三电介质层的厚度大于50nm。
42.更进一步的，所述第三电介质层中的氧化铝层或氧化硅层的厚度小于40nm，所述第三电介质层中的本征碳化硅层的厚度大于10nm。
43.更进一步的，所述第三电介质层中的本征碳化硅层由不同折射率的至少一层第二本征碳化硅膜组成。
44.更进一步的，各层所述第二本征碳化硅膜的折射率由硅衬底正面向外依次降低。
45.更进一步的，所述第三电介质层的外层还设有氟化镁层。
46.更进一步的，所述硅衬底正面和所述第三电介质层之间还设有电场层或浮动结。
47.本实用新型另一实施例的目的还在于提供一种电池组件，所述电池组件包括上述所述的选择性接触区域掩埋型太阳能电池。
48.本实用新型另一实施例的目的还在于提供一种光伏系统，所述光伏系统包括如上述所述的电池组件。
49.本实用新型实施例提供的背面接触结构，通过在硅衬底的背面间隔设置凹槽，而交替在凹槽内外的其中之一设置第一导电区及其中另一设置第二导电区，使得通过部分凹槽或凹槽外的部分凸台实现对第一导电区和第二导电区的阻隔，而所设置的凹槽较现有沟槽的宽度控制要求更为宽松，制备相较现有沟槽的制备较容易；同时由于凹槽的设置而使得当第一导电区设置在凹槽内时，其第一电介质层可与凹槽的底壁及侧壁均接触，因此在硅衬底所产生的载流子也容易通过其凹槽侧壁上的第一电介质层进行分离并选择性被收集到对应的第一掺杂区域中，使得既能实现漏电流的减小，还能实现纵向和横向的载流子选择性输运，有利于载流子在凹槽的底壁及侧壁中实现多维度的收集；由于设置的第二电介质层为至少一层，使得其硅衬底背面通过至少一层的第二电介质层实现多层钝化，从而带来更好的钝化效果及提升内背反射，从而带来更好的钝化效果及内背反射效果，解决了现有对于沟槽宽度控制要求高及钝化效果差的问题。
附图说明
50.图1至图13是本实用新型一实施例提供的一种选择性接触区域掩埋型太阳能电池各种实施时的结构示意图；
51.图14是本实用新型另一实施例提供的一种选择性接触区域掩埋型太阳能电池制作方法的流程图。
具体实施方式
52.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施
例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
53.在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
54.本实用新型通过在硅衬底的背面间隔设置凹槽，而交替在凹槽内外的其中之一设置第一导电区及其中另一设置第二导电区，使得通过部分凹槽或凹槽外的部分凸台实现对第一导电区和第二导电区的阻隔，而所设置的凹槽较现有沟槽的宽度控制要求更为宽松，制备相较现有沟槽的制备较容易；同时由于凹槽的设置而使得当第一导电区设置在凹槽内时，其第一电介质层可与凹槽的底壁及侧壁均接触，因此在硅衬底所产生的载流子也容易通过其凹槽侧壁上的第一电介质层进行分离并选择性被收集到对应的第一掺杂区域中，使得既能实现漏电流的减小，还能实现纵向和横向的载流子选择性输运，有利于载流子在凹槽的底壁及侧壁中实现多维度的收集；由于设置的第二电介质层为至少一层，使得其硅衬底背面通过至少一层的第二电介质层实现多层钝化，从而带来更好的钝化效果及提升内背反射，从而带来更好的钝化效果及内背反射效果，解决了现有对于沟槽宽度控制要求高及钝化效果差的问题。
55.实施例一
56.本实用新型第一实施例提供一种太阳能电池的背面接触结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，参照图1
‑
图13所示，本实用新型实施例提供的太阳能电池的背面接触结构包括：
57.间隔设置于硅衬底10背面的凹槽；
58.交替设置的第一导电区20和第二导电区30，其中一者设于凹槽内，其中另一者设于凹槽外，第一导电区20包括依次设置的第一电介质层21和第一掺杂区域22，第二导电区30包括第二掺杂区域；
59.设置于第一导电区20和第二导电区30之间的第二电介质层40，第二电介质层40为至少一层且由硅衬底10背面向外折射率依次降低；及
60.设置在第一导电区20和第二导电区30上的导电层50。
61.其中，在本实用新型的一个实施例中，其硅衬底10具有在正常工作期间面向太阳正面和与正面相对的背面，其正面为受光面；其背面相对于正面而设于硅衬底10的另一侧，也即是说，上述正面与背面位于硅衬底10的不同侧且是相反侧，其中本实施例中，硅衬底10为n型硅片，可以理解的，在其他实施例中，硅衬底10也可以为其他硅片。其中，该硅衬底10的背面上间隔开设有凹槽，其凹槽可通过激光熔蚀方式或通过掩膜(如硬掩膜、氧化硅掩膜、氮化硅掩膜及光刻胶掩膜等)以及湿法/干法刻蚀的组合方式制作形成，此时由于其硅衬底10背面所间隔开设的凹槽，使得其位于硅衬底10的两相邻凹槽之间区域大体呈一凸台形状，因此其硅衬底10的背面图案大体呈现出由凹槽和凸台相互交错设置形成。
62.进一步的，在本实用新型的一个实施例中，如图1所示，其可以设置为第一导电区
20设于凹槽内，此时其第二导电区30设于凹槽外；或如图2所示，其第一导电区20设于凹槽外，则其第二导电区30设于凹槽内。进一步的，第一掺杂区域22和第二掺杂区域具有相反的导电类型，其第一掺杂区域22为p 型掺杂区域，则第二掺杂区域为n型掺杂层；或其第一掺杂区域22为n型掺杂区域，则第二掺杂区域为p型掺杂层。
63.进一步的，在本实用新型的一个实施例中，第一电介质层21覆盖在第一掺杂区域22上、或延伸覆盖在第一掺杂区域22和第二掺杂区域之间的区域上。其中当第一导电区20设于凹槽内时，若第一电介质层21仅覆盖在第一掺杂区域22上，其参照图1所示，此时其第一电介质层21与凹槽的底壁及侧壁连接；若第一电介质层21还延伸覆盖在第一掺杂区域22和第二掺杂区域之间的区域上，可参照图3所示。而当第一导电区20设于凹槽外时，若第一电介质层21 仅覆盖在第一掺杂区域22上，其参照图2所示；若第一电介质层21还延伸覆盖在第一掺杂区域22和第二掺杂区域之间的区域上，可参照图4所示。
64.其中，该第一电介质层21位于硅衬底10与第一掺杂区域22之间，其当作隧穿结构使用；而第一电介质层21及与其连接覆盖的第一掺杂区域22共同形成了钝化接触结构。该钝化接触结构为硅衬底10的背面提供了良好的表面钝化，同时一般而言，该第一电介质层21具有够薄的厚度，其中一种载流子通过隧穿原理实现选择性传输，而另一种载流子则由于势垒以及掺杂区域场效应的存在使得难以隧穿通过该第一电介质层21，因此其第一电介质层21可以使一种载流子隧穿进入第一掺杂区域22同时阻挡另一种载流子通过，而引起复合，使得可以显著降低界面的复合，使太阳能电池具有较高的开路电压、短路电流，进而增加光电转换效率。同时如图1至图13所示，其硅衬底10与第一电介质层 21所接触的表面形成多个对应第一掺杂区域22的内扩散区。需要指出的是，本实用新型的优选实施例中，其优选将第一导电区20设置在凹槽内，此时其第一电介质层21可与凹槽的底壁及侧壁均接触，因此在硅衬底10所产生的载流子也容易通过其凹槽侧壁上的第一电介质层21进行分离并选择性被收集到对应的第一掺杂区域22中，使得有利于载流子在凹槽的底壁及侧壁中实现多维度的收集。
65.进一步的，在本实用新型的一个实施例中，其第一电介质层21优选为隧穿氧化层、本征碳化硅层、及本征非晶硅层中的一种或多种组合；作为本实用新型的一些示例，例如其第一电介质层21可以为单一材料的隧穿氧化层、也可以为多种材料的隧穿氧化层和本征非晶硅层的组合、还可以为单一材料的多层不同折射率的本征非晶硅的组合，可以理解的，其第一电介质层21的具体结构布置包括但不限于上述所罗列的几种方式，其根据实际使用需要对第一电介质层 21进行相应设置，在此不做具体限定。
66.在本实用新型的一个优选实施例中，具体的，其第一电介质层21优选为隧穿氧化层和本征碳化硅层，此时隧穿氧化层和本征碳化硅层由硅衬底10向外依次排列，其隧穿氧化层与硅衬底10背面相接触，其本征碳化硅层与第一掺杂区域22相接触。进一步的，其隧穿氧化层优选由氧化硅层、氧化铝层中的一层或多层组成；因此，其第一电介质层21也还可为隧穿氧化层中的氧化硅层与氧化铝层的结合。其中，第一电介质层21中的本征碳化硅层包括本征氢化碳化硅层。此时隧穿氧化层及本征碳化硅层通过化学钝化降低硅衬底10与第一掺杂区域22及第二掺杂区域之间的界面态密度。比如本征氢化碳化硅层中的氢，在扩散机理及热效应的作用下进入硅衬底10中，使得中和硅衬底10背面的悬挂键，将硅衬底10背面的缺陷钝化好，从而将禁带中的能带转入价带或者导带，使得提高载流子通过该第一电介
质层21进入第一掺杂区域22的几率。
67.一般而言，作为本实用新型的一些具体示例，具体使用时，其第一电介质层21优选的采用1
‑
2nm的氧化硅层与2
‑
5nm的本征碳化硅层，其相较于仅使用氧化硅层作为隧穿结构，本征碳化硅层还可以提供额外的氢钝化效果，在不影响隧穿效果的情况下，增大隧穿结构的制备工艺窗口；当然也还可以直接采用1
‑
2nm的氧化硅层，或1nm的氧化硅层与1nm的氧化铝层，或2层或多层不同折射率的本征非晶硅层，可以理解的，其第一电介质层21的具体结构布置包括但不限于上述所罗列的几种具体示例。此外，第一电介质层21还可以为本征微晶硅层、本征微晶氧化硅层、本征非晶氧化硅层等。其中，如图1
‑
图13 所示，其仅示出第一电介质层21为一层结构，可以理解的，其第一电介质层 21的具体结构根据实际需要进行设置，并不完全依照说明书附图所示。
68.进一步的，在本实用新型的一个实施例中，其第一掺杂区域22优选的包括掺杂多晶硅或掺杂碳化硅或掺杂非晶硅；其中，掺杂碳化硅可以包括掺杂氢化碳化硅，其掺杂氢化碳化硅具体为通过在沉积碳化硅时加入氢气。其中，需要指出的是，当第一电介质层21为上述所述的氧化硅层和本征碳化硅层时，此时其第一掺杂区域22则具体为掺杂碳化硅。而当第一电介质层21为上述所述的氧化硅层或其他组合时，其第一掺杂区域22则可以为掺杂多晶硅等。当第一电介质层21为上述所述的本征非晶硅层时，此时其第一掺杂区域22则具体为掺杂非晶硅。
69.进一步的，在本实用新型的一个实施例中，其第一电介质层21和第一掺杂区域22所组成的第一导电区20通过沉积等方式设置在凹槽内或凹槽外，此时其第一电介质层21的厚度为1
‑
20nm，其第一导电区20的厚度大于20nm，也即第一电介质层21与第一掺杂区域22的总厚度大于20nm。
70.进一步的，在本实用新型的一个实施例中，第二导电区30包括有第二掺杂区域，且第二掺杂区域为掺杂层，需要指出的是，其掺杂层与上述所述在凹槽内沉积等方式生长的第一导电区20不同，其掺杂层为在硅衬底10上通过掺入不同类型的扩散源所形成的扩散结构，因此其掺杂层并未进行生长，而是其硅衬底10部分扩散变成掺杂层。其中该第二掺杂区域的结深为0.01
‑
1um，方阻为10
‑
500ohm/sqr，表面浓度为1e18
‑
1e21cm
‑3。同时第二掺杂区域可为p型掺杂层或n型掺杂层，其根据第一掺杂区域22的具体导电类型设置为相反导电类型的第二掺杂区域即可，其中p型掺杂层为掺硼、铝、镓等扩散形成，n型掺杂层为掺氮、磷、砷等扩散形成，此时该n型掺杂层相对于具体为n型硅片的硅衬底10为n+层，也即其掺杂层为局部重掺杂形成。
71.进一步的，在本实用新型的一个实施例中，第一导电区20和第二导电区 30之间的距离为0
‑
500um，也即其第一导电区20和第二导电区30在水平方向上可以相邻或存在一定的距离，也即是说，其设置在凹槽外的凸台上的第一导电区20或第二导电区30可设置于凸台上部分区域或全部区域。
72.其中，当第一导电区20设置于凹槽外的凸台上，第二导电区30设置于凹槽内时，由于第一导电区20为在凸台上沉积生长形成，而设置于凹槽内的第二导电区30为凹槽底部的硅衬底10掺杂形成，因此通过凹槽及凸台的高度差使得可以实现第一导电区20和第二导电区30的隔离，此时第一导电区20可设置于凸台上部分区域或全部区域，参照图2、图4及图5所示，其根据实际使用需要进行设置。
73.而当第一导电区20设置于凹槽内，第二导电区30设置于凹槽外的凸台上时，则第二导电区30可设置于凸台上部分区域，使得不会与凹槽内的第一导电区20相连接，其如图1所示；而当第二导电区30设置于凸台上全部区域时，则凹槽的深度大于第一导电区20的厚度及第二导电区30的结深，而使得第一导电区20与第二导电区30不连接。
74.进一步的，在本实用新型的一个实施例中，各个凹槽的深度设置为 0.01
‑
10um，因此当其第一导电区20设置在凹槽内时，其还存在第一导电区20 的总厚度可以大于或小于或等于凹槽的深度，也即其第一导电区20可以仅沉积在凹槽内，也可伸出于凹槽。其中需要指出的是，在本实用新型的一个实施例中，如图6所示，该第二导电区30设置于凸台上的部分区域，而第一电介质层 21延伸覆盖至第一掺杂区域22及第二掺杂区域之间的区域上，且第一导电区 20的厚度大于凹槽的深度，此时其第一掺杂区域22还可延伸至凸台上的部分区域，且不与第二掺杂区域连接，此时设置在凸台区域上的第一电介质层21 及第一掺杂区域22也形成一钝化接触结构，且与凹槽中的第一电介质层21及第一掺杂区域22相连通，使得增加载流子所选择性通过的第一电介质层21的接触面积。
75.同时需要指出的是，在本实用新型的一个实施例中，如图7所示，该第二导电区30设置于凹槽内，当对其凹槽内的硅衬底10在掺扩散源进行扩散形成该第二掺杂区域时，其可能在凹槽的侧壁也相应扩散形成第二掺杂区域，使得其第二掺杂区域延伸至各个凹槽之间的部分区域，因此本实用新型的一个实施例中，其第一掺杂区域22和/或第二掺杂区域可延伸至各个凹槽之间的部分区域，也即其可以为第一掺杂区域22伸出于凹槽延伸至各个凹槽之间的部分区域；或第二掺杂区域由凹槽侧壁延伸至各个凹槽之间的部分区域；或第一掺杂区域 22伸出于凹槽延伸至各个凹槽之间的部分区域，同时第二掺杂区域由凹槽侧壁延伸至各个凹槽之间的部分区域。
76.其中，需要指出的是，当第一掺杂区域22为p型掺杂区域时，p型掺杂区域的宽度为300
‑
600um；当第一掺杂区域22为n型掺杂区域时，n型掺杂区域的宽度为100
‑
500um。也即当凹槽内设置该第一导电区20时，其凹槽的宽度如上述所述，而当凸台上设置该第一导电区20时，则凸台的宽度至少大于上述所述，使得凸台上部分或全部设置该第一导电区20。上述可知，其所设置的凹槽宽度较现有沟槽的几十微米宽度的控制要求更为宽松，制备相较现有沟槽的制备较容易。作为本实用新型的一个优选实施例，设置p型掺杂区域的宽度优选为500um；设置n型掺杂区域的宽度优选为300um，第一导电区20和第二导电区30之间的距离优选为100um。
77.进一步的，在本实用新型的一个实施例中，其第二电介质层40覆盖在第一导电区20与第二导电区30之间的区域上、或延伸覆盖至第一导电区20和/或第二导电区30上。也即使是说，参照图8及图9所示，其第二电介质层40可以仅覆盖在第一掺杂区域22与第二掺杂区域之间的区域上，相应的，此时导电层50则覆盖在第一掺杂区域22及第一掺杂区域22的整个背面进行电连接。参照图1及图2所示，其第二电介质层40也可以延伸覆盖至第一掺杂区域22和/ 或第二掺杂区域上，此时导电层50则覆盖在第一掺杂区域22及第二掺杂区域中未覆盖第二电介质层40的剩余部分背面，形成分别与第一掺杂区域22及第二掺杂区域的电连接。当然其第二电介质层40在制备过程中也可完全覆盖在该背面接触结构的整个背面，此时在制备导电层50时则将导电层50通过穿孔等方式穿设过该第二电介质层40形成分别与第一掺杂区域22及第二掺杂区域的电连接。
78.进一步的，在本实用新型的一个实施例中，第二电介质层40优选为氧化铝层、氮化硅层、氮氧化硅层、本征碳化硅层、本征非晶硅层及氧化硅层中的一种或多种组合。其中，该第二电介质层40起钝化作用，且其第二电介质层40 至少设置为一层结构，其各层折射率由硅衬底10向外设置为依次降低排布，使得靠近硅衬底10的膜层起钝化作用，而远离硅衬底10的膜层起减反射作用，使得可以增强减反射效果，从而增加硅衬底10对光的吸收和利用，使得增加短路电流密度。此外，第二电介质层40还可以为掺杂硅层(如掺杂微晶硅层、掺杂非晶硅层、掺杂多晶硅层)、掺杂碳化硅层(如掺杂多晶碳化硅层)、掺杂氧化硅层(如掺杂多晶氧化硅、掺杂非晶氧化硅)等。此外，第二电介质层40 中的每层不同结构的膜层还可由不同折射率的多层膜组成，且依照上述所述的各层膜层的折射率由硅衬底10向外设置为依次降低的方式排布，其例如第二电介质层40中的氧化硅层可以为由硅衬底10向外折射率依次降低的多层氧化硅膜组成。
79.依照上述，作为本实用新型的一些具体示例，例如其第二电介质层40可以为氧化硅层/氧化铝层、本征碳化硅层、氮化硅层/氮氧化硅层组成的三层结构，此时位于内侧第一层的氧化硅层/氧化铝层的厚度大于0.5nm，位于第二层的本征碳化硅层的厚度大于1nm，位于外侧第三层的氮化硅层/氮氧化硅层的厚度大于50nm。
80.作为本实用新型的一些具体示例，例如其第二电介质层40还可以为氧化铝层、氮化硅层/氮氧化硅层组成的两层结构，此时位于内侧第一层的氧化铝层的厚度大于1nm；位于外侧第二层的氮化硅层/氮氧化硅层的厚度大于50nm。
81.作为本实用新型的一些具体示例，例如其第二电介质层40还可以为氧化硅层/氧化铝层、掺杂多晶硅层/掺杂多晶碳化硅层/掺杂多晶氧化硅层、氮化硅层/ 氮氧化硅层组成的三层结构，此时位于内侧第一层的氧化硅层/氧化铝层的厚度为0.5
‑
3nm，位于第二层的掺杂多晶硅层/掺杂多晶碳化硅层/掺杂多晶氧化硅层的厚度为20
‑
100nm，位于外侧第三层的氮化硅层/氮氧化硅层的厚度大于50nm。
82.作为本实用新型的一些具体示例，例如其第二电介质层40还可以为本征非晶硅层、掺杂非晶硅层/掺杂非晶氧化硅层、氮化硅层/氮氧化硅层组成的三层结构，此时位于内侧第一层的本征非晶硅层的厚度为2
‑
10nm，位于第二层的掺杂非晶硅层/掺杂非晶氧化硅层的厚度为2
‑
50nm，位于外侧第三层的氮化硅层/氮氧化硅层的厚度大于50nm。
83.作为本实用新型的一些具体示例，例如其第二电介质层40还可以为氧化硅层/氧化铝层、本征碳化硅层/掺杂非晶氧化硅层、氮化硅层/氮氧化硅层组成的三层结构，此时位于内侧第一层的氧化硅层/氧化铝层的厚度为0.5
‑
3nm，位于第二层的本征碳化硅层/掺杂非晶氧化硅层的厚度为10
‑
50nm，位于外侧第三层的氮化硅层/氮氧化硅层的厚度大于50nm。
84.可以理解的，其第二电介质层40的具体结构布置包括但不限于上述所罗列的几种具体示例。在实用新型的优选实施例中，参照图1及图2所示，其第二电介质层40优选为氧化铝层和本征碳化硅层两层结构，或者氧化硅层和本征碳化硅层两层结构，此时第二电介质层40的整体厚度大于25nm，其中正常生产制备时一般通常为70
‑
80nm。此时本征碳化硅层不仅提供氢钝化效果，相较于本征非晶硅层、掺杂多晶硅层等，由于光学带隙大，吸收系数小，可减少寄生光吸收。进一步的，第二电介质层40中的氧化铝层或氧化硅层的厚度小于25nm，第二电介质层40中的本征碳化硅层的厚度大于10nm。需要指出的是，本实用新型实施例所
指出的多层结构中，其顺序均为由硅衬底10向外排布，例如上述所述的第二电介质层40为氧化铝层和本征碳化硅层时，则其氧化铝层靠近硅衬底10，而本征碳化硅层靠近外侧。同时需要指出的是，在说明书附图中，如图 1
‑
图13所示，其仅示出第二电介质层40为两层结构，可以理解的，其第二电介质层40还可以为其他层数，其具体结构根据实际需要进行设置，并不完全依照说明书附图所示。同时需要指出的是，在本实用新型的各个附图中，其仅用于描述其背面接触结构中的具体各结构分布，但其并非为对应各结构的实际尺寸大小，其例如前述所述的第一电介质层21的厚度为1
‑
20nm，第二电介质层 40的厚度为大于25nm，其在附图中并未完全对应出本实施例中所具体的实际尺寸大小，其应当依照本实施例中所提供的具体参数为准。
85.更进一步的，第二电介质层40中的本征碳化硅层由不同折射率的至少一层第一本征碳化硅膜组成。其中，各层第一本征碳化硅膜的折射率由硅衬底10 背面向外依次降低。可选的，上述各种材料的折射率一般可选定为：单晶硅的折射率为3.88；非晶硅的折射率为3.5
‑
4.2；多晶硅的折射率为3.93，碳化硅的折射率为2
‑
3.88，氮化硅的折射率为1.9
‑
3.88，氮氧化硅的折射率为1.45
‑
3.88，氧化硅的折射率为1.45，氧化铝的折射率为1.63。可以理解的，其上述各种材料的折射率还可根据实际使用需要设置为其他，在此不做具体限定。
86.更进一步的，在本实用新型的一个实施例中，其第二电介质层40的外层还设有氟化镁层，也即上述第二电介质层40所选定的氧化铝层、氮化硅层、氮氧化硅层、本征碳化硅层、本征非晶硅层及氧化硅层中的一种或多种组合的基础上，其第二电介质层40的外层还可设置一层氟化镁层。其中氟化镁层的折射率要求最低，一般其折射率设置为1.4，其用于起增强减反射的光学作用。
87.进一步的，在本实用新型的一个实施例中，导电层50为tco透明导电膜和/或金属电极。其中，金属电极包括银电极、铜电极、铝电极、锡包铜电极或银包铜电极。进一步的，铜电极为电镀工艺制备的电镀铜或物理气相沉积制备的铜电极。其中该电镀铜以镍、铬、钛、钨电极作为其种子层或保护层。
88.进一步的，在本实用新型的一个实施例中，其凹槽为圆弧形、梯形、或方形。如图1及图2所示，在一具体实施例中，其凹槽为方形。如图10所示，在另一具体实施例中，其设置第一导电区20的凹槽为圆弧形。如图11所示，在另一具体实施例中，其设置第一导电区20的凹槽为梯形。可以理解，其圆弧形凹槽或梯形凹槽内也可设置第二导电区30。其中凹槽优选设置为圆弧形或梯形，其中由于凹槽设置为圆弧形或梯形时，其凹槽内壁所反射光的效果更好，同时在第一导电区20设于凹槽内时，其还可增加所具体作为隧穿结构的第一电介质层21与硅衬底10所接触的表面积。当然由于凹槽设置为方形时，其实际生产工艺更为简单，因此其根据实际使用需求相应的设置凹槽的形状，在此不做具体限定。
89.其中，需要指出的是，本实用新型的其他实施例中，在第一导电区20设于凹槽内时，其存在第一电介质层21与凹槽的底壁连接，第二电介质层40还与凹槽的侧壁连接的可能。其主要由于在采用掩膜掩盖凹槽区域，后续去掩膜时会腐蚀第一掺杂区域22旁边的部分硅衬底10中的硅从而使得扩大了该凹槽的宽度，而后续沉积第二电介质层40时，其第二电介质层40会沉积至该空余区域，使得第二电介质层40与凹槽的侧壁连接。或者当制备圆弧形凹槽(如椭圆形凹槽)时，可能出现无法沉积第一电介质层21和第一掺杂区域22至圆弧形凹槽的长轴方向的内壁上，因此在沉积第二电介质层40时会填充至空余区域，使得第二
电介质层40与圆弧形凹槽的侧壁连接，或其还可能在沉积第二电介质层40时无法沉积到该空余区域，而使得该圆弧形凹槽的侧壁与第一电介质层 21及第一掺杂区域22之间存在一定的空隙。当然需要指出的是，本实用新型实施例中，其背面接触结构中优选为第一电介质层21直接与凹槽的侧壁连接，其可以使得设置于凹槽的侧壁上的第一电介质层21可实现选择性的通过载流子而实现多维度的收集。
90.进一步的，在本实用新型的一个实施例中，参照图12及图13所示，设置在凹槽外的凸台上的第一导电区20或第二导电区30设置于凸台上部分区域时，其位于第一导电区20与第二导电区30之间区域的硅衬底10背面具有粗糙纹理结构60。其中该粗糙纹理结构60通常通过制绒形成，其可为通过酸制绒时形成不规则的半球型纹理、通过碱制绒时形成金字塔状纹理、或先通过碱制绒形成金字塔状纹理后再经酸制绒对金字塔塔尖进行圆滑处理。
91.经测试，其根据本实用新型实施例所提供背面接触结构制备得到的实验组电池相较现有沟槽方式制备得到的对照组电池，其电池转换效率可有效的提升至25.6％左右，可靠性得到极大改善。其电性能结果如以下表1所示：
92.表1
93.nameuocjscffef实验组72641.784.5％25.6％对照组72041.684.3％25.2％
94.其中，本实用新型实施例相较于现有的有益效果：
95.1、由于在硅衬底的背面间隔设置凹槽，而交替在凹槽内外的其中之一设置第一导电区及其中另一设置第二导电区，使得通过部分凹槽或凹槽外的部分凸台实现对第一导电区和第二导电区的阻隔，而所设置的凹槽较现有沟槽的宽度控制要求更为宽松，制备相较现有沟槽的制备较容易。
96.2、由于凹槽的设置而使得当第一导电区设置在凹槽内时，其第一电介质层可与凹槽的底壁及侧壁均接触，因此在硅衬底所产生的载流子也容易通过其凹槽侧壁上的第一电介质层进行分离并选择性被收集到对应的第一掺杂区域中，使得既能实现漏电流的减小，还能实现纵向和横向的载流子选择性输运，有利于载流子在凹槽的底壁及侧壁中实现多维度的收集。
97.3、由于设置的第二电介质层为至少一层，使得其硅衬底背面通过至少一层的第二电介质层及第一电介质层进行钝化带来更好的钝化效果，且通过控制各层的折射率由硅衬底向外依次降低，使得可以提高长波段光在硅衬底的内背面的反射，从而增加短路电流密度。
98.4、由于凹槽具有一定的深度，硬掩膜只直接接触两个凹槽之间的凸起部分，使得其硬掩膜不会直接接触凹槽底部，减少杂质污染，因此可以对凹槽底壁的硅衬底起到一定的保护作用，不用担心硬掩膜对硅衬底造成损伤，而硬掩膜在硅衬底的凸台表面所接触造成的损伤也可以通过后续制绒过程去除。
99.5、在采用硬掩膜选择性对第一掺杂区域沉积过程中，由于各个凹槽之间存在有一定宽度的硅衬底凸台结构进行隔离，因此在硬掩膜遮盖进行凹槽区域的沉积时，其对硬掩膜的对位要求不需要非常精准，可以存着适度的偏差量，使得硬掩膜的对位更加简单，从而降低了工艺的难度。
100.6、现有技术中沟槽区域由于宽度和深度的限制，其化学溶液由于水和硅片的疏水性导致无法完全浸润沟槽的底部进行化学湿法制绒，而本实施例中由于设置的凹槽，而相邻凹槽之间的硅衬底背面相对为凸台，其较现有沟槽结构更容易实现制绒得到粗糙纹理结构，而通过在硅衬底背面的凸台进行制绒后使得实现增加光在硅衬底的内背面的反射，从而增加硅衬底对光的吸收率。
101.实施例二
102.本实用新型第二实施例提供了一种选择性接触区域掩埋型太阳能电池，为了便于说明，仅示出了与本实用新型实施例相关的部分，参照图1
‑
图13所示，本实用新型实施例提供的选择性接触区域掩埋型太阳能电池包括：
103.硅衬底10；
104.设于硅衬底10背面的前述实施例所述的背面接触结构；及
105.设于硅衬底10正面的第三电介质层70。
106.进一步的，在本实用新型的一个实施例中，其第二电介质层40和第三电介质层70可以为通过同一工艺分别对硅衬底10进行正反面的制备，此时该第三电介质层70可以与前述实施例中的第二电介质层40的结构相同。因此，参照前述实施例所述，其第三电介质层70也可优选为氧化铝层、氮化硅层、氮氧化硅层、本征碳化硅层、本征非晶硅层及氧化硅层中的一种或多种组合。
107.作为本实用新型的一些示例，其第三电介质层70还可以为氧化硅层/氧化铝层和掺杂多晶硅层/掺杂多晶碳化硅层/掺杂多晶氧化硅层和氮化硅层/氮氧化硅层组成的三层结构，或为本征非晶硅层和掺杂非晶硅层/掺杂非晶氧化硅层和氮化硅层/氮氧化硅层组成的三层结构，或为氧化硅层/氧化铝层和本征碳化硅层 /掺杂非晶氧化硅层和氮化硅层/氮氧化硅层组成的三层结构。
108.进一步的，在本实用新型的一个优选实施例中，参照图1所示，第三电介质层70也相应的优选为氧化硅层和本征碳化硅层两层结构，或氧化铝层和本征碳化硅层两层结构，第三电介质层70的厚度大于50nm。其中，第三电介质层 70中的氧化铝层或氧化硅层的厚度小于40nm，第三电介质层70中的本征碳化硅层的厚度大于10nm。此时本征碳化硅层不仅提供氢钝化效果，相较于本征非晶硅层、掺杂多晶硅层等，由于光学带隙大，吸收系数小，可减少寄生光吸收。更进一步的，第三电介质层70中的本征碳化硅层由不同折射率的至少一层第二本征碳化硅膜组成。其中各层第二本征碳化硅膜的折射率由硅衬底10正面向外依次降低。更进一步的，在本实用新型的一个实施例中，第三电介质层70的外层还设有氟化镁层。其中最外层的氟化镁层的折射率要求最低，一般其折射率设置为1.4，其用于起增强减反射的光学作用。
109.当然，该第三电介质层70也可与前述实施例中的第二电介质层40的结构布置不相同，其根据实际使用需要相应的对第二电介质层40及第三电介质层 70进行各膜层结构的设置，在此不作具体限定。
110.进一步的，在本实用新型的一个实施例中，硅衬底10正面和第三电介质层 70之间还设有电场层或浮动结，其具体为硅衬底10进行磷扩散制得电场层、或进行硼扩散制得浮动结，此时其电场层或浮动结作为该选择性接触区域掩埋型太阳能电池的前表面电场(fsf)。
111.本实施例中，通过在硅衬底的背面间隔设置凹槽，而交替在凹槽内外的其中之一设置第一导电区及其中另一设置第二导电区，使得通过部分凹槽或凹槽外的部分凸台实现对第一导电区和第二导电区的阻隔，而所设置的凹槽较现有沟槽的宽度控制要求更为宽松，制备相较现有沟槽的制备较容易；同时由于凹槽的设置而使得当第一导电区设置在凹槽内时，其第一电介质层可与凹槽的底壁及侧壁均接触，因此在硅衬底所产生的载流子也容易通过其凹槽侧壁上的第一电介质层进行分离并选择性被收集到对应的第一掺杂区域中，使得既能实现漏电流的减小，还能实现纵向和横向的载流子选择性输运，有利于载流子在凹槽的底壁及侧壁中实现多维度的收集；由于设置的第二电介质层为至少一层，使得其硅衬底背面通过至少一层的第二电介质层实现多层钝化，从而带来更好的钝化效果及提升内背反射，从而带来更好的钝化效果及内背反射效果，解决了现有对于沟槽宽度控制要求高及钝化效果差的问题。
112.实施例三
113.本实用新型第三实施例提供了一种选择性接触区域掩埋型太阳能电池制作方法，为了便于说明，仅示出了与本实用新型实施例相关的部分，参照图14 所示，本实用新型实施例提供的选择性接触区域掩埋型太阳能电池制作方法用于制备如前述实施例所述的选择性接触区域掩埋型太阳能电池，具体的，该方法包括：
114.步骤s11，在硅衬底背面上开设间隔设置的多个凹槽；
115.其中，在步骤s11之前，还应当包括对硅衬底进行预处理；
116.上述预处理包括对硅衬底进行清洗、去除损伤层。具体的，包括：
117.(1)rca标准清洗，清除硅衬底表面的颗粒及有机物等；
118.(2)硅衬底清洗后再放入2
‑
5％的koh碱溶液(氢氧化钾)或tmah溶液(四甲基氢氧化铵，即显影液)中，处理温度50
‑
80℃，处理时间1
‑
5min，以去除切片工艺中造成的表面损伤层；
119.(3)使用hcl对硅衬底表面进行酸洗，以中和残留在硅衬底表面的碱液、去除硅片表面残留的金属杂质；
120.(4)采用hf溶液清洗硅衬底，以去除硅片表面的二氧化硅层并与硅衬底表面的悬挂键形成si
‑
h钝化键，最后氮气烘干备用。
121.进一步的，在对硅衬底进行预处理完成后，可包括以下几种方式实现凹槽的开设：
122.方式一：通过激光直接在所需间隔开设凹槽的部位进行直接开槽去除硅衬底背面的局部硅晶体，形成所需设置的凹槽；方式二：对硅衬底进行热氧化处理，使硅衬底整体表面形成一层氧化硅，通过激光开槽去除硅衬底正面及背面局域中的氧化硅，再通过湿法刻蚀以及用酸(如hf)去除氧化硅，使得形成所需设置的凹槽；方式三：在硅衬底背面使用pecvd法沉积一层氮化硅，通过激光开槽去除背面局域中的氮化硅，再通过湿法刻蚀以及去除氮化硅，使得形成所需设置的凹槽；方式四：在硅衬底背面沉积氮化硅或对硅衬底进行热氧化处理形成氧化硅，然后在背面沉积光刻胶掩膜，通过图案化网版以及曝光使得在显影区进行显影，通过用显影剂湿法去除显影区，再通过用酸(如hf)去除显影区内的氮化硅/氧化硅，再通过湿法刻蚀及去除光刻胶掩膜和氮化硅/氧化硅，使得形成所需设置的凹槽；方式五：在硅衬底背面印刷图案化的浆料作为掩膜，再通过湿法刻蚀以及去除浆料，使得形成所需设置的凹槽。
123.其中本实用新型实施例中优选采用上述方式二进行凹槽的开设，其中上述方式二中，其热氧化处理步骤具体包括：在石英管中进行干氧氧化/水汽氧化/ 湿氧氧化(也即干氧+水汽)，其具体的反应物为氧气和/或高纯水汽，反应压强为50
‑
1000mbar，反应温度为900
‑
1200℃，反应制得的氧化硅厚度大于10nm。其激光开槽去除氧化硅步骤具体包括：通过激光波长为532nm，激光功率为 10
‑
60w，激光频率为小于等于250至1500khz，激光脉宽为3
‑
50ns的激光进行开槽去除所需除去的氧化硅。其湿法刻蚀步骤中使用碱溶液及异丙酮，其碱溶液采用koh或tmah，其碱溶液浓度为1
‑
5％，其异丙酮含量为1
‑
10％，反应温度为60
‑
85℃，反应时间为10
‑
30min。其用酸去除氧化硅步骤中的酸溶液采用hf，其酸溶液浓度为1
‑
5％，反应温度为室温，反应时间为3
‑
10min。
124.具体的，其通过上述方式二进行凹槽的开设后，所形成各个凹槽的深度为 0.01
‑
10um。其所开设的凹槽可以圆弧形，梯形或方形。其中，由于现有技术中所使用的沟槽采用激光开孔或者湿法刻蚀制备，其对于沟槽的宽度控制要求高较难制备，而本实施例中的凹槽制备相较现有的沟槽制备较容易，没有现有沟槽的严格宽度控制要求。
125.步骤s21，在硅衬底上交替制备第一导电区和第二导电区，第一导电区和第二导电区中的其中一者设于凹槽内，其中另一者设于凹槽外，第一导电区包括依次设置的第一电介质层和第一掺杂区域，第二导电区包括第二掺杂区域；
126.其中，在步骤s21之前，其具体生产工艺中还可包括对硅衬底正面进行制绒，其中本实施例中，正面制绒主要采用碱液腐蚀，其碱液与硅衬底反应生成可溶于水的化合物，同时在表面形成金字塔状的绒面结构；此时由于绒面结构的存在，入射光经绒面第一次反射后，反射光并非直接入射到空气中，而是遇到邻近绒面，经过绒面的第二次甚至第三次反射后，才入射到空气中，这样对入射光有了多次利用，从而减少正面反射率。其中，当硅衬底的背面也需要具有粗糙纹理结构时，则可以同时对硅衬底的正背面进行制绒；而当硅衬底的背面不需要具有粗糙纹理结构时，则可以先在硅衬底的背面沉积一层氮化硅保护层，再进行正面制绒，再通过激光去除该背面的氮化硅保护层，使得避免对硅衬底的背面也进行制绒。
127.其中，上述在硅衬底上交替制备第一导电区和第二导电区通过以下步骤实现：
128.在凹槽内或凹槽外依次制备第一电介质层和具有第一导电类型的第一掺杂区域；
129.在相对应的凹槽外或凹槽内制备具有第二导电类型的第二掺杂区域，第一导电类型与所述第二导电类型相反。
130.其中，需要指出的是，第一导电区和第二导电区分别设置在凹槽内外不同的位置，当具体为第一电介质层和第一掺杂区域的第一导电区设置于凹槽内时，则具体为第二掺杂区域的第二导电区设置于凹槽外；相应的当第一电介质层和第一掺杂区域设置于凹槽外时，则第二掺杂区域设置于凹槽内。同时其第一掺杂区域的导电类型和第二掺杂区域的导电类型相反，若第一掺杂区域为p型掺杂区域时，则第二掺杂区域对应为n型掺杂层；若第一掺杂区域为n型掺杂区域时，则第二掺杂区域对应为p型掺杂层。
131.其中，由于制备交替设置的第一导电区和第二导电区的步骤无法通过工艺流程实现同时进行制备，因此其只能先制备第一导电区，再制备第二导电区；或先制备第二导电区，再制备第一导电区。相应的，其制备第一导电区及第二导电区的先后顺序根据实际工艺流程的便捷度进行设置，在此不做具体限定。优选的，本实施例中，先在凹槽内或凹槽外制
备第一导电区，然后在对应的凹槽外或凹槽内制备第二导电区。
132.进一步的，上述在凹槽内或凹槽外依次制备第一电介质层和具有第一导电类型的第一掺杂区域具体为先在凹槽内或凹槽外制备第一电介质层，然后在第一电介质层上原位沉积或非原位沉积两种沉积方式制备具有第一导电类型的第一掺杂区域。
133.上述具体的，根据高温氧化工艺或沉积工艺等方式实现在制备第一电介质层，其根据所具体沉积的第一电介质层的类型进行设置，在此不做具体限定，此时第一电介质层为隧穿氧化层、本征碳化硅层、及本征非晶硅层中的一种或多种组合，且其第一电介质层的厚度为1
‑
20nm。
134.具体的，在本实用新型的一个实施例中，当所制备的第一掺杂区域采用原位沉积时，上述在第一电介质层上制备第一掺杂区域的步骤包括：
135.在第一电介质层上沉积第一导电类型的掺杂非晶硅或掺杂非晶碳化硅；
136.高温晶化处理，以使掺杂非晶硅或掺杂非晶碳化硅变成掺杂多晶硅或掺杂碳化硅，以得到具有第一导电类型的第一掺杂区域。
137.在其中一个可实施方案中，第一导电区设置在凹槽内/凹槽外，且该第一导电区中的第一掺杂区域为p型掺杂区域，此时对p型掺杂区域进行原位沉积时，通过掩膜方法对所不需沉积的凹槽外凸台/凹槽进行遮盖，此时对凹槽内/凹槽外原位沉积p型非晶硅/p型非晶碳化硅，然后通过直接利用高温或激光加热方法，使温度达到700
‑
1000℃，因而在高温晶化处理下使得其凹槽内/凹槽外的p型非晶硅/p型非晶碳化硅变成p型多晶硅/p型碳化硅，以得到p型掺杂区域，也即具有第一导电类型的第一掺杂区域。其中掩膜可以为硬掩膜、氮化硅掩膜、氧化硅掩膜、及光刻胶掩膜。
138.具体的，在本实用新型的一个实施例中，当所制备的第一掺杂区域采用非原位沉积时，上述在第一电介质层上制备第一掺杂区域的步骤包括：
139.在第一电介质层上沉积本征非晶硅或本征碳化硅；
140.对本征非晶硅或本征碳化硅进行第一导电类型的掺杂；
141.高温晶化处理，以使本征非晶硅或本征碳化硅变成掺杂多晶硅或掺杂碳化硅，以得到具有第一导电类型的第一掺杂区域。
142.其中，上述对本征非晶硅或本征碳化硅进行第一导电类型的掺杂的步骤具体包括：
143.在本征非晶硅或本征碳化硅上注入第一导电类型的离子掺杂；或
144.在本征非晶硅或本征碳化硅上沉积第一导电类型的掺杂源掺杂；或
145.在本征非晶硅或本征碳化硅上通入第一导电类型的源气体掺杂。
146.在其中一个可实施方案中，具体的，其先在第一电介质层上沉积本征非晶硅或本征碳化硅，然后通过在本征非晶硅或本征碳化硅注入第一导电类型的离子进行掺杂(当第一掺杂区域为p型掺杂区域时，注入含有硼、铝、镓等元素的p型离子；而第一掺杂区域为n型掺杂区域时，注入含有氮、磷、砷等元素的n型离子)；或者通过掩膜方法在本征非晶硅或本征碳化硅上沉积第一导电类型的掺杂源进行掺杂(当第一掺杂区域为p型掺杂区域时，沉积含硼、铝、镓等的p型掺杂源(如硼硅玻璃)进行掺杂形成p型非晶硅/p型碳化硅；而第一掺杂区域为n型掺杂区域时，沉积含氮、磷、砷等的n型掺杂源(如磷硅玻璃)进行掺杂形成n型非晶硅/n型碳化硅)；或者通过掩膜方法在本征非晶硅或本征碳化硅上通入第一导电类型的
源气体进行掺杂(如第一掺杂区域为p型掺杂区域时，通入含有硼、铝、镓等元素的p型源气体(如硼烷气体或携带三氯化硼或三溴化硼的运载气体)进行掺杂形成p型非晶硅/p型碳化硅；如第一掺杂区域为n型掺杂区域时，通入含有氮、磷、砷等元素的n型源气体(如磷烷气体或携带三氯氧磷的运载气体)进行掺杂形成n型非晶硅/n型碳化硅)，进一步的在掺杂完成后通过高温晶化处理，使得原本征非晶硅或原本征碳化硅变成掺杂多晶硅或掺杂碳化硅，以得到具有第一导电类型的第一掺杂区域。其中，由于沉积本征非晶硅或本征碳化硅可能会沉积到硅衬底的侧面及正面，因此在高温晶化之后需要加上湿法刻蚀处理实现去绕镀。同时需要指出的是，在沉积第一导电类型的掺杂源进行掺杂及高温晶化处理后，其还需要通过激光等方式将该掺杂源进行去除。
147.具体的，在本实用新型的另一个实施例中，当所制备的第一掺杂区域采用非原位沉积时，上述在第一电介质层上制备第一掺杂区域的步骤还包括：
148.在第一电介质层上沉积本征非晶硅或本征碳化硅；
149.对本征非晶硅或本征碳化硅进行第一导电类型的扩散，以使本征非晶硅或本征碳化硅变成掺杂多晶硅或掺杂碳化硅，以得到具有第一导电类型的第一掺杂区域。
150.其中，需要指出的是，在制备第一掺杂区域的过程中，由于需要高温晶化工艺，其较薄的第一电介质层会有部分断裂，此时高温扩散过程中会附着在第一电介质层的断裂处及硅衬底的背面，使得其硅衬底与第一电介质层所接触的表面形成多个对应第一掺杂区域的内扩散区。
151.进一步的，上述在相对应的凹槽外或凹槽内制备具有第二导电类型的第二掺杂区域的步骤包括：
152.在相对应的凹槽外或凹槽内通入与第二导电类型对应的源气体进行热扩散形成具有第二导电类型的第二掺杂区域；或
153.在相对应的凹槽外或凹槽内沉积或旋涂与第二导电类型对应的掺杂源进行热扩散形成具有第二导电类型的第二掺杂区域；或
154.在相对应的凹槽外或凹槽内注入与第二导电类型对应的离子进行热扩散形成具有第二导电类型的第二掺杂区域。
155.具体的，当该第二掺杂区域为p型掺杂层，其具体制备工艺包括：方式一：通入含有硼、铝、镓等元素的源气体(如硼烷气体或携带三氯化硼或三溴化硼的运载气体)进行热扩散形成p型掺杂层；方式二：沉积含硼、铝、镓等掺杂源(如硼硅玻璃)进行热扩散形成p型掺杂层；方式三：在掺杂层上方制备铝电极，再经高温工艺形成掺杂铝的p型掺杂层；方式四：旋涂含有硼、铝、镓等掺杂源(如三溴化硼)进行热扩散形成p型掺杂层；方式五：注入含有硼、铝、镓等元素的离子，并经高温扩散形成p型掺杂层。
156.当该第二掺杂区域为n型掺杂层，其具体制备工艺：方式一：通入含有氮、磷、砷等元素的源气体(如磷烷气体或携带三氯氧磷的运载气体)进行热扩散形成n型掺杂层；方式二：沉积含氮、磷、砷等掺杂源(如磷硅玻璃)进行热扩散形成n型掺杂层；方式三：旋涂含有氮、磷、砷等掺杂源(如三氯氧磷) 进行热扩散形成n型掺杂层；方式四：注入含有氮、磷、砷等元素的离子，并经高温扩散形成n型掺杂层。其中，需要指出的是，在沉积掺杂源进行热扩散后，其还需要通过激光等方式将该掺杂源进行去除。
157.步骤s31，在硅衬底的背正面分别制备第二电介质层和第三电介质层；
158.其中，在该步骤s41之前还可包括，对硅衬底背面位于第一导电区和第二导电区之间的位置进行制绒得到粗糙纹理结构，具体的制绒工艺可参照前述所述。
159.具体的，在硅衬底的背正面分别制备第二电介质层和第三电介质层的过程中，其根据第二电介质层和第三电介质层的具体组成类型进行制备，在此不做具体限定，相应的，其第二电介质层和第三电介质层可为氧化铝层、氮化硅层、氮氧化硅层、本征碳化硅层、本征非晶硅层及氧化硅层中的一种或多种组合。同时第二电介质层和第三电介质层设置为多层结构时，各层折射率由硅衬底向外设置为依次降低排布，且最外层还可制备有折射率要求最低的氟化镁层。
160.同时在硅衬底正面制备第三电介质层之前，还可先制备电场层或浮动结，其具体为硅衬底进行磷扩散制得电场层、或进行硼扩散制得浮动结，此时其电场层或浮动结作为该选择性接触区域掩埋型太阳能电池的前表面电场(fsf)。
161.步骤s51，在第一导电区和第二导电区上制备导电层。
162.具体的，当第二电介质层只覆盖硅衬底中第一掺杂区域与第二掺杂区域之间的区域上时，则该导电层覆盖在第一掺杂区域及第二掺杂区域的整个背面进行电连接；当第二电介质层延伸覆盖至第一掺杂区域及第二掺杂区域上时，该导电层则覆盖在第一掺杂区域及第二掺杂区域中未覆盖第二电介质层的剩余部分背面进行电连接；当第二电介质层覆盖硅衬底整个背面时，则将导电层通过穿孔等方式穿设过该第二电介质层与第一掺杂区域及第二掺杂区域进行电连接，使得在第一掺杂区域形成第一电极，在第二掺杂区域形成第二电极。
163.其中，本实用新型实施例相较于现有的有益效果：
164.1、由于在硅衬底的背面间隔设置凹槽，而交替在凹槽内外的其中之一设置第一导电区及其中另一设置第二导电区，使得通过部分凹槽或凹槽外的部分凸台实现对第一导电区和第二导电区的阻隔，而所设置的凹槽较现有沟槽的宽度控制要求更为宽松，制备相较现有沟槽的制备较容易。
165.2、由于凹槽的设置而使得当第一导电区设置在凹槽内时，其第一电介质层可与凹槽的底壁及侧壁均接触，因此在硅衬底所产生的载流子也容易通过其凹槽侧壁上的第一电介质层进行分离并选择性被收集到对应的第一掺杂区域中，使得既能实现漏电流的减小，还能实现纵向和横向的载流子选择性输运，有利于载流子在凹槽的底壁及侧壁中实现多维度的收集。
166.3、由于设置的第二电介质层为至少一层，使得其硅衬底背面通过至少一层的第二电介质层及第一电介质层进行钝化带来更好的钝化效果，且通过控制各层的折射率由硅衬底向外依次降低，使得可以提高长波段光在硅衬底的内背面的反射，从而增加短路电流密度。
167.4、由于凹槽具有一定的深度，硬掩膜只直接接触两个凹槽之间的凸起部分，使得其硬掩膜不会直接接触凹槽底部，减少杂质污染，因此可以对凹槽底壁的硅衬底起到一定的保护作用，不用担心硬掩膜对硅衬底造成损伤，而硬掩膜在硅衬底的凸台表面所接触造成的损伤也可以通过后续制绒过程去除。
168.5、在采用硬掩膜选择性对第一掺杂区域沉积过程中，由于各个凹槽之间存在有一定宽度的硅衬底凸台结构进行隔离，因此在硬掩膜遮盖进行凹槽区域的沉积时，其对硬掩
膜的对位要求不需要非常精准，可以存着适度的偏差量，使得硬掩膜的对位更加简单，从而降低了工艺的难度。
169.6、现有技术中沟槽区域由于宽度和深度的限制，其化学溶液由于水和硅片的疏水性导致无法完全浸润沟槽的底部进行化学湿法制绒，而本实施例中由于设置的凹槽，而相邻凹槽之间的硅衬底背面相对为凸台，其较现有沟槽结构更容易实现制绒得到粗糙纹理结构，而通过在硅衬底背面的凸台进行制绒后使得实现增加光在硅衬底的内背面的反射，从而增加硅衬底对光的吸收率。
170.实施例四
171.本实用新型第四实施例还提供一种电池组件，该电池组件包括前述实施例所述的选择性接触区域掩埋型太阳能电池。
172.本实施例中的电池组件，通过设置的选择性接触区域掩埋型太阳能电池在硅衬底的背面间隔设置凹槽，而交替在凹槽内外的其中之一设置第一导电区及其中另一设置第二导电区，使得通过部分凹槽或凹槽外的部分凸台实现对第一导电区和第二导电区的阻隔，而所设置的凹槽较现有沟槽的宽度控制要求更为宽松，制备相较现有沟槽的制备较容易；同时由于凹槽的设置而使得当第一导电区设置在凹槽内时，其第一电介质层可与凹槽的底壁及侧壁均接触，因此在硅衬底所产生的载流子也容易通过其凹槽侧壁上的第一电介质层进行分离并选择性被收集到对应的第一掺杂区域中，使得既能实现漏电流的减小，还能实现纵向和横向的载流子选择性输运，有利于载流子在凹槽的底壁及侧壁中实现多维度的收集；由于设置的第二电介质层为至少一层，使得其硅衬底背面通过至少一层的第二电介质层实现多层钝化，从而带来更好的钝化效果及提升内背反射，从而带来更好的钝化效果及内背反射效果，解决了现有对于沟槽宽度控制要求高及钝化效果差的问题。
173.实施例五
174.本实用新型第五实施例还提供一种光伏系统，包括如前述实施例所述的电池组件。
175.本实施例中的光伏系统，通过电池组件所设置的选择性接触区域掩埋型太阳能电池在硅衬底的背面间隔设置凹槽，而交替在凹槽内外的其中之一设置第一导电区及其中另一设置第二导电区，使得通过部分凹槽或凹槽外的部分凸台实现对第一导电区和第二导电区的阻隔，而所设置的凹槽较现有沟槽的宽度控制要求更为宽松，制备相较现有沟槽的制备较容易；同时由于凹槽的设置而使得当第一导电区设置在凹槽内时，其第一电介质层可与凹槽的底壁及侧壁均接触，因此在硅衬底所产生的载流子也容易通过其凹槽侧壁上的第一电介质层进行分离并选择性被收集到对应的第一掺杂区域中，使得既能实现漏电流的减小，还能实现纵向和横向的载流子选择性输运，有利于载流子在凹槽的底壁及侧壁中实现多维度的收集；由于设置的第二电介质层为至少一层，使得其硅衬底背面通过至少一层的第二电介质层实现多层钝化，从而带来更好的钝化效果及提升内背反射，从而带来更好的钝化效果及内背反射效果，解决了现有对于沟槽宽度控制要求高及钝化效果差的问题。
176.以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。