技术特征：
1. 一种基于sip封装的数字信号处理器，其特征在于，包括单面布局于基板顶层上的四颗dsp裸芯片； 其中；四颗dsp裸芯片的ebiu共享总线、中断信号、标识信号、复位倍频信号均单独引出；四颗dsp裸芯片之间通过链路口互联，并且每颗dsp裸芯片均引出一路链路口；四颗dsp裸芯片的jtag调试接口串接，测试数据经第一颗dsp裸芯片输入，经过第二、第三颗dsp裸芯片后从第四颗dsp裸芯片输出；其中，四颗dsp裸芯片的仿真信号并联到一根信号线引出一个引脚，tms、tck、trst也分别并联引出引脚；sip封装电源均布局于基板底层；裸芯片键合采用引线键合把金属引线连接到焊盘上，采用金丝热超声波法，将热、压力和超声波施加于毛细管劈刀进行连接；四颗dsp裸芯片的数据分配结构为：选用其中一颗dsp裸芯片作为主核，其他裸芯片作为子核，链路口配置为链式dma，主核设置一个带中断的外部端口dma，当主机处理器通过外部dma请求管脚来请求外部端口dma并在外部端口dma完成后，互联链路口发送dma的寄存器自动加载，将主核中的数据传送到子核；四颗dsp裸芯片的数据收拢结构为：四颗dsp裸芯片引出的链路口与主机处理器互联，把计算结果送到主机存储器。2.根据权利要求1所述的基于sip封装的数字信号处理器，其特征在于，所述四颗dsp裸芯片包括dsp0、dsp1、dsp2和dsp3；每颗dsp裸芯片包括四组双向链路口link0、link1、link2和link3，其中，link0均引出，link1、link2和link3均用于裸芯片间互联；四颗dsp裸芯片之间通过链路口互联，包括：dsp0的link1和dsp1的link2连接，link2和dsp3的link1连接，link3和dsp0的link3连接；dsp1的link1和dsp2的link2连接，link3和dsp3的link3连接；dsp2的link1和dsp3的link2连接。3.根据权利要求1所述的基于sip封装的数字信号处理器，其特征在于，sip封装电源包括数字内核电压vdd、数字引脚电源vdd_io和模拟电源vdd_a，其中模拟电源包括时钟模拟电源avdd_pll和链路口模拟电源avdd_link；数字内核电压vdd对应dsp裸芯片位置布设，呈t状结构；数字引脚电源vdd_io对应dsp裸芯片除数字内核电压vdd以外的区域布设；模拟电源vdd_a布设于dsp裸芯片边缘区域。4.根据权利要求1所述的基于sip封装的数字信号处理器，其特征在于，键合线采用wire bonding压焊工艺。5.根据权利要求1所述的基于sip封装的数字信号处理器，其特征在于， 所述基板采用8层叠层构成；其中，1层为大量信号走线及地平面，2层设为少量信号走线及地平面，3层为大量信号走线及地平面，4层为少量信号走线、电源以及地平面，5层为电源平面，6层为少量信号走线、电源及地平面，7层为电源平面，8层为电源以及地平面。
技术总结
本实用新型公开了一种基于SIP封装的数字信号处理器，四颗DSP裸芯片单面布局于基板的顶层，电源单面布局于基板的底层；EBIU共享总线、中断信号、标志信号、复位倍频信号均单独引出；裸芯片彼此之间通过链路口互联，且每颗；裸芯片均单独引出一路链路口作为互联通路裸芯片的JTAG调试接口串接在一起，以四核形式来调试；芯片键合采用引线键合把金属引线连接到焊盘上，采用金丝热超声波法，将热、压力和超声波施加于毛细管劈刀进行连接；数据分配和收拢结构设计为由主核从主机存储器接收数据并分配给子核，以及各子核通过引出的链路口把计算结果送到主机存储器；具有内部走线短、走线密度高、提高整体带宽和计算能力的优点。提高整体带宽和计算能力的优点。提高整体带宽和计算能力的优点。
技术研发人员：孙石兴
受保护的技术使用者：青岛本原微电子有限公司
技术研发日：2021.08.26
技术公布日：2022/6/13