摄像装置的制作方法

1.本公开涉及摄像装置。


背景技术：

2.在数字相机等中，广泛地使用ccd(charge coupled device：电荷耦合器件)图像传感器及cmos(complementary metal oxide semiconductor：互补金属氧化物半导体)图像传感器。这些图像传感器具有形成于半导体基板的光电二极管。
3.在专利文献1及2中提出了将具有光电变换层的光电变换部配置在半导体基板的上方的构造。具有这样的构造的摄像装置有时被称为层叠型摄像装置。在层叠型摄像装置中，通过光电变换产生的电荷积蓄在电荷积蓄区域中。与积蓄在电荷积蓄区域中的电荷量相应的信号经由形成于半导体基板的ccd电路或cmos电路被读出。
4.在专利文献3中提出了背面照射型摄像装置。在专利文献3的摄像装置中，在半导体基板内形成有光电二极管。此外，在专利文献3的摄像装置中，在半导体基板的作为背面侧的受光面侧设有具有光电变换层的光电变换部。
5.现有技术文献
6.专利文献
7.专利文献1：国际公开第2014/002330号
8.专利文献2：国际公开第2012/147302号
9.专利文献3：国际公开第2015/025723号


技术实现要素：

10.发明要解决的课题
11.本公开提供适合于抑制向电荷积蓄区域的漏电流的技术。
12.用来解决课题的手段
13.本公开提供一种摄像装置，具备：第1电极；第2电极；光电变换层，位于上述第1电极与上述第2电极之间，将光变换为电荷；基板，包括贯通孔和第1晶体管，上述第1晶体管包括作为源极及漏极中的一方发挥功能的第1杂质区域、作为上述源极及上述漏极中的另一方发挥功能的第2杂质区域以及第1栅极电极，上述第1杂质区域包括积蓄上述电荷的电荷积蓄区域；以及贯通电极，设置在上述贯通孔内，将上述第1电极与上述电荷积蓄区域电连接，在平面图中，上述电荷积蓄区域与上述贯通电极的距离比上述第2杂质区域与上述贯通电极的距离长。
14.发明效果
15.有关本公开的技术适合于抑制向电荷积蓄区域的漏电流。
附图说明
16.图1是表示有关本公开的第1实施方式的摄像装置的例示性的结构的图。
17.图2是表示有关本公开的第1实施方式的摄像装置的例示性的电路结构的图。
18.图3是表示有关本公开的第1实施方式的像素的例示性的结构的示意性的俯视图。
19.图4是表示有关本公开的第1实施方式的像素的例示性的结构的示意性的剖视图。
20.图5是表示贯通电极、电荷积蓄区域及栅极电极周边的电气路径的一例的图。
21.图6是表示贯通电极、电荷积蓄区域及栅极电极周边的电气路径的一例的图。
22.图7是表示贯通电极、电荷积蓄区域及栅极电极周边的电气路径的一例的图。
23.图8是表示贯通电极、电荷积蓄区域及栅极电极周边的电气路径的一例的图。
24.图9是表示贯通电极与电极构造直接连接的形态的一例的图。
25.图10是表示有关本公开的第2实施方式的摄像装置的例示性的电路结构的图。
26.图11是表示有关本公开的第2实施方式的像素的例示性的结构的示意性的俯视图。
27.图12是表示有关本公开的第2实施方式的像素的例示性的结构的示意性的剖视图。
28.图13是表示有关本公开的第3实施方式的摄像装置的例示性的电路结构的图。
29.图14是表示有关本公开的第3实施方式的像素的例示性的结构的示意性的俯视图。
30.图15是表示有关本公开的第3实施方式的像素的例示性的结构的示意性的剖视图。
31.图16是表示有关本公开的第4实施方式的摄像装置的例示性的电路结构的图。
32.图17是表示有关本公开的第4实施方式的像素的例示性的结构的示意性的俯视图。
33.图18是表示有关本公开的第4实施方式的像素的例示性的结构的示意性的剖视图。
34.图19是表示有关本公开的第5实施方式的摄像装置的例示性的电路结构的图。
35.图20是表示有关本公开的第5实施方式的像素的例示性的结构的示意性的俯视图。
36.图21是表示有关本公开的第5实施方式的像素的例示性的结构的示意性的剖视图。
37.图22是表示光电变换层叠体的例示性的结构的图。
38.图23是表示光电变换层叠体的例示性的结构的图。
具体实施方式
39.(作为本公开的基础的认识)
40.在层叠型摄像装置中，有发生向电荷积蓄区域的漏电流的情况。漏电流可能使得到的图像劣化。
41.本公开提供适合于抑制向电荷积蓄区域的漏电流的技术。
42.(有关本公开的一技术方案的概要)
43.有关本公开的第1技术方案的摄像装置具备：第1电极；第2电极；光电变换层，位于上述第1电极与上述第2电极之间，将光变换为电荷；基板，包括贯通孔和第1晶体管，上述第
1晶体管包括作为源极及漏极中的一方发挥功能的第1杂质区域、作为上述源极及上述漏极中的另一方发挥功能的第2杂质区域以及第1栅极电极，上述第1杂质区域包括积蓄上述电荷的电荷积蓄区域；以及贯通电极，设置在上述贯通孔内，将上述第1电极与上述电荷积蓄区域电连接。在平面图中，上述电荷积蓄区域与上述贯通电极的距离比上述第2杂质区域与上述贯通电极的距离长。
44.有关第1技术方案的技术适合于抑制向电荷积蓄区域的漏电流。
45.在本公开的第2技术方案中，例如在有关第1技术方案的摄像装置中，在平面图中，上述第1栅极电极也可以位于上述贯通电极与上述电荷积蓄区域之间。
46.有关第2技术方案的技术适合于抑制向电荷积蓄区域的漏电流。
47.在本公开的第3技术方案中，例如有关第1技术方案或第2技术方案的摄像装置也可以还具备第2晶体管，该第2晶体管包括与上述电荷积蓄区域电连接的第2栅极电极，在平面图中，上述电荷积蓄区域与上述贯通电极的距离也可以比上述第2栅极电极与上述贯通电极的距离长。
48.有关第3技术方案的技术适合于抑制向电荷积蓄区域的漏电流，并且抑制在第2晶体管的第2栅极电极与贯通电极之间的电气路径中发生噪声。
49.在本公开的第4技术方案中，例如在有关第1至第3技术方案中任一项的摄像装置中，在平面图中，上述电荷积蓄区域的面积也可以比上述第2杂质区域的面积小。
50.有关第4技术方案的技术适合于抑制向电荷积蓄区域的漏电流。
51.在本公开的第5技术方案中，例如有关第1至第4技术方案中任一项的摄像装置也可以还具备将上述贯通电极与上述电荷积蓄区域电连接的第1电气路径，在平面图中，也可以是上述第1电气路径的至少一部分弯曲。
52.根据第5技术方案，能够提高电气路径的布局的自由度。
53.在本公开的第6技术方案中，例如有关第5技术方案的摄像装置也可以还具备与上述第1栅极电极电连接的栅极布线，在将上述第1栅极电极与上述栅极布线的组合定义为第2电气路径时，在平面图中，上述第1电气路径也可以绕过上述第2电气路径。
54.根据第6技术方案，能够抑制第1电气路径与第2电气路径之间的耦合。
55.在本公开的第7技术方案中，例如有关第1至第4技术方案中任一项的摄像装置也可以还具备：第1电气路径，将上述贯通电极与上述电荷积蓄区域电连接；以及栅极布线，与上述第1栅极电极连接，在将上述第1栅极电极与上述栅极布线的组合定义为第2电气路径时，在平面图中，也可以是上述第1电气路径的至少一部分与上述第2电气路径的至少一部分重复。
56.根据第7技术方案，能够产生第1电气路径与第2电气路径之间的耦合。
57.在本公开的第8技术方案中，例如在有关第1至第7技术方案中任一项的摄像装置中，在平面图中，也可以是上述第1电极的至少一部分与上述电荷积蓄区域的至少一部分重复。
58.根据第8技术方案，能够用第1电极抑制向电荷积蓄区域的光的照射。
59.在本公开的第9技术方案中，例如在有关第1至第8技术方案中任一项的摄像装置中，上述第1晶体管也可以是将上述电荷积蓄区域的电位复位的复位晶体管。
60.第9技术方案的复位晶体管是第1晶体管的具体例。
61.有关本公开的第10技术方案的摄像装置，是具备多个像素的摄像装置，上述多个像素分别包括：第1电极；第2电极；光电变换层，位于上述第1电极与上述第2电极之间，将光变换为电荷；基板，包括贯通孔和第1晶体管，上述第1晶体管的源极及漏极中的一方包括积蓄上述电荷的电荷积蓄区域；以及贯通电极，设置在上述贯通孔内，将上述第1电极与上述电荷积蓄区域电连接。在上述多个像素各自中，在平面图中，上述电荷积蓄区域与上述贯通电极的距离比上述第1晶体管的上述源极及上述漏极中的另一方与上述贯通电极的距离长。
62.根据第10技术方案，在多个像素中能得到第1技术方案的效果。
63.以下，参照附图对本公开的实施方式进行说明。另外，不是由这些实施方式限定本公开。
64.在本说明书中，“上方”、“下方”、“上表面”及“下表面”等用语只不过是用于指定部件之间的相互配置，不是要限定摄像装置的使用时的姿势。
65.包含性或具体的技术方案也可以由元件、器件、模块、系统或方法实现。此外，包含性或具体的技术方案也可以由元件、器件、模块、系统及方法的任意的组合实现。
66.公开的实施方式的追加性的效果及优点根据说明书及附图会变得清楚。效果及优点由说明书及附图中公开的各种各样的实施方式或特征分别提供，不是为了得到它们的1个以上而需要全部。
67.以下，参照附图详细地说明本公开的实施方式。另外，以下说明的实施方式都表示包含性或具体的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、步骤、步骤的顺序等是一例，不是限定本公开的意思。在本说明书中说明的各种形态只要不发生矛盾就能够相互组合。此外，关于以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。在以下的说明中，具有实质上相同的功能的构成要素用共同的标号表示，有将说明省略的情况。此外，为了避免图面变得过于复杂，有将一部分要素的图示省略的情况。
68.(第1实施方式)
69.图1表示本公开的第1实施方式的摄像装置的例示性的结构。图1所示的摄像装置100具有形成于半导体基板1的多个像素10及周边电路。
70.各像素10包括光电变换部12。光电变换部12接受光的入射，产生正电荷及负电荷，典型地产生空穴-电子对。光电变换部12可以是包括配置在半导体基板1的上方的光电变换层的光电变换构造。另外，在图1中将各像素10的光电变换部12在空间上相互分离而表示，但这不过是为了便于说明，也可能将多个像素10的光电变换部12相互不隔开间隔而连续地配置在半导体基板1上。
71.在图1所示的例子中，像素10排列在m行n列的多个行及列中。这里，m、n独立地表示1以上的整数。像素10例如二维地排列于半导体基板1，由此形成摄像区域r1。在各像素10例如在半导体基板1的上方具有光电变换构造作为光电变换部12的情况下，摄像区域r1可以被规定为半导体基板1中的被光电变换构造覆盖的区域。
72.像素10的数量及配置并不限定于图示的例子。例如，摄像装置100中包含的像素10的数量也可以是1个。在该例中，各像素10的中心位于正方格子的格子点上，例如，也可以以各像素10的中心位于三角格子、六角格子等的格子点上的方式配置多个像素10。例如，通过
将像素10一维地排列，能够将摄像装置100作为线传感器来使用。
73.在图1所例示的结构中，周边电路包括垂直扫描电路52、水平信号读出电路54。如图1所例示那样，周边电路附加地可以包括控制电路56及电压供给电路58。周边电路也可以还包括信号处理电路、输出电路等。在图1所示的例子中，周边电路中包含的各电路设置在半导体基板1上。但是，周边电路的一部分也可以配置在与形成有像素10的半导体基板1不同的其他基板上。
74.垂直扫描电路52也称为行扫描电路，连接于与多个像素10的各行对应地设置的地址信号线44。如后述那样，与多个像素10的各行对应地设置的信号线并不限定于地址信号线44，可以在垂直扫描电路52上按多个像素10的每个行连接多种信号线。水平信号读出电路54也称为列扫描电路，连接于与多个像素10的各列对应地设置的垂直信号线45。
75.控制电路56接受从摄像装置100的例如外部给出的指令数据、时钟等而对摄像装置100整体进行控制。典型的是，控制电路56具有定时发生器，向垂直扫描电路52、水平信号读出电路54、电压供给电路58等供给驱动信号。在图1中，从控制电路56延伸的箭头示意地表现来自控制电路56的输出信号的流向。控制电路56可以由例如包括1个以上的处理器的微控制器实现。控制电路56的功能既可以通过通用的处理电路与软件的组合实现，也可以通过为这样的处理定制的硬件实现。
76.电压供给电路58经由电压线48向各像素10供给规定的电压。电压供给电路58并不限定于特定的电源电路，也可以是将从电池等的电源供给的电压变换为规定的电压的电路，也可以是生成规定的电压的电路。电压供给电路58也可以是上述垂直扫描电路52的一部分。如在图1中示意地表示那样，构成周边电路的这些电路配置在摄像区域r1的外侧的周边区域r2中。
77.图2示意地表示有关本公开的第1实施方式的摄像装置的例示性的电路结构。在图2中，为了避免图面变得复杂，作为代表而表示了排列为2行2列的4个像素10a。这些像素10a分别是图1所示的像素10的一例，包括与作为光电变换构造的光电变换部12电连接的信号检测电路60。如后面参照附图详细说明那样，光电变换构造包括配置在半导体基板1的上方的光电变换层。即，这里作为摄像装置100而例示层叠型摄像装置。此外，这里作为摄像装置100而例示背面照射型摄像装置。
78.垂直扫描电路52与对置电极电源线21连接。在本实施方式中，对置电极电源线21也可以称为积蓄控制线。
79.作为各像素10a的光电变换构造的光电变换部12与对置电极电源线21连接。在摄像装置100的动作时，对置电极电源线21上被施加规定的电压。例如，如果是利用通过光电变换生成的正电荷及负电荷中的正电荷作为信号电荷的情况，则在摄像装置100的动作时，对置电极电源线21上被施加例如10v左右的正电压。在本实施方式中，例示使用空穴作为信号电荷的情况。
80.在图2所例示的结构中，1个对置电极电源线21与属于1个行的多个像素10a连接。但是，也可以是1个对置电极电源线21与属于多个行的多个像素10a连接。此外，也可以是1个对置电极电源线21与摄像装置100中的全部的像素10a连接。
81.在图2所例示的结构中，信号检测电路60包括信号检测晶体管22、地址晶体管24及复位晶体管26。另外，也可以将信号检测晶体管22称为放大晶体管。
82.信号检测晶体管22、地址晶体管24及复位晶体管26典型的是在支承作为光电变换构造的光电变换部12的半导体基板1上形成的场效应晶体管。以下，只要没有特别说明，就说明作为晶体管而使用n沟道mosfet(metal oxide semiconductor field effect transistor：金属半导体场效晶体管)的例子。
83.如在图2中示意地表示那样，信号检测晶体管22的栅极电极22e电连接于电荷积蓄区域fd及光电变换部12。通过在动作时向对置电极电源线21施加规定的电压，例如能够将空穴作为信号电荷积蓄到电荷积蓄区域fd中。在图2所例示的结构中，电荷积蓄区域fd是形成在半导体基板1上的杂质区域。在图示的例子中，电荷积蓄区域fd具有暂时地保持由光电变换部12生成的电荷的功能。另外，电荷积蓄区域fd也可以称为浮动扩散部。
84.信号检测晶体管22的漏极连接于在摄像装置100的动作时向各像素10a供给例如3.3v左右的电源电压vdd的电源布线42，源极经由地址晶体管24连接于垂直信号线45。信号检测晶体管22通过在漏极接受电源电压vdd的供给，输出与积蓄在电荷积蓄区域fd中的信号电荷的量相应的信号电压。
85.在连接于信号检测晶体管22与垂直信号线45之间的地址晶体管24的栅极电极24e上，连接着地址信号线44。因而，垂直扫描电路52通过对地址信号线44施加控制地址晶体管24的导通及截止的行选择信号，能够将所选择的像素10a的信号检测晶体管22的输出读出到对应的垂直信号线45。另外，地址晶体管24的配置并不限定于图2所示的例子，也可以是信号检测晶体管22的漏极与电源布线42之间。
86.在复位晶体管26的栅极电极26e上，连接着与垂直扫描电路52连接的复位信号线47。复位信号线47与地址信号线44同样按多个像素10a的每个行设置。垂直扫描电路52通过将对复位晶体管26的导通及截止进行控制的复位信号经由复位信号线47施加到复位晶体管26的栅极电极26e，能够使复位晶体管26导通。通过复位晶体管26导通，电荷积蓄区域fd的电位被复位。
87.(像素10a的器件构造)
88.图3表示像素10a中的各元件的布局的一例。图4示意地表示像素10a的器件构造的一例。图3示意地表示将图4所示的像素10a沿着半导体基板1的法线方向观察时的形成在半导体基板1上的各元件的配置。如果沿着图3中的iv－iv虚线将像素10a切断并展开，则能得到图4所示的截面。
89.以下，有使用第1导电型这一用语的情况。在本实施方式中，第1导电型是n型。第2导电型是p型。但是，第1导电型也可以是p型。第2导电型也可以是n型。
90.在图3及图4中，像素10a具备绝缘层71、绝缘层70、半导体基板1、光电变换部12、绝缘层31和微透镜30。绝缘层71、绝缘层70、半导体基板1、光电变换部12、绝缘层31和微透镜30依次层叠。具体而言，它们在半导体基板1的厚度方向上层叠。此外，像素10a具备贯通电极81、电介质层32和固定电荷层33。
91.半导体基板1例如是硅基板。半导体基板1具有第1主面1a和第2主面1b。第1主面1a是光被入射的一侧的面。第2主面1b是与光被入射的一侧相反一侧的面。在本实施方式中，第1主面1a及第2主面1b与半导体基板1的厚度方向垂直。
92.在图4所示的例子中，半导体基板1具备杂质区域1i。杂质区域1i例如可以是p+区域或n+区域。“+”表示p型或n型的杂质浓度高。杂质区域1i具有第1主面1a。
93.在半导体基板1设有复位晶体管26、信号检测晶体管22和地址晶体管24。具体而言，复位晶体管26、信号检测晶体管22及地址晶体管24设置于第2主面1b。
94.在本实施方式中，复位晶体管26、信号检测晶体管22及地址晶体管24是mosfet。具体而言，复位晶体管26、信号检测晶体管22及地址晶体管24是n沟道mosfet。
95.复位晶体管26包括作为第1杂质区域的一例的第1扩散区域67n作为源极及漏极中的一方。复位晶体管26包括作为第2杂质区域的一例的第2扩散区域68an作为源极及漏极中的另一方。此外，复位晶体管26包括栅极电极26e和绝缘层70。绝缘层70夹在栅极电极26e与半导体基板1之间。复位晶体管26是第1晶体管的一例。
96.信号检测晶体管22包括第3扩散区域68bn作为源极及漏极中的一方。信号检测晶体管22包括第4扩散区域68cn作为源极及漏极中的另一方。此外，信号检测晶体管22包括栅极电极22e和绝缘层70。绝缘层70夹在栅极电极22e与半导体基板1之间。信号检测晶体管22是第2晶体管的一例。
97.地址晶体管24包括第4扩散区域68cn作为源极及漏极中的一方。地址晶体管24包括第5扩散区域68dn作为源极及漏极中的另一方。此外，地址晶体管24包括栅极电极24e和绝缘层70。绝缘层70夹在栅极电极24e与半导体基板1之间。
98.第1扩散区域67n、第2扩散区域68an、第3扩散区域68bn、第4扩散区域68cn及第5扩散区域68dn位于半导体基板1中。第1扩散区域67n、第2扩散区域68an、第3扩散区域68bn、第4扩散区域68cn及第5扩散区域68dn含有第1导电型的杂质。
99.第1扩散区域67n与电荷积蓄区域fd对应。第1扩散区域67n积蓄由光电变换部12变换后的光电荷。第4扩散区域68cn由信号检测晶体管22及地址晶体管24共用。
100.在本实施方式中，第1扩散区域67n是复位晶体管26的漏极。第2扩散区域68an是复位晶体管26的源极。第3扩散区域68bn是信号检测晶体管22的漏极。第4扩散区域68cn是信号检测晶体管22的源极并且是地址晶体管24的漏极。第5扩散区域68dn是地址晶体管24的源极。
101.光电变换部12具有像素电极13、光电变换层14和对置电极15。对置电极15与像素电极13对置。光电变换层14配置在像素电极13与对置电极15之间。
102.光电变换层14具有膜形状。光电变换层14包含从由有机材料及无机材料构成的组中选择的至少1种。作为无机材料而例示非晶硅。光电变换层14接受经由对置电极15入射的光，通过光电变换生成正电荷及负电荷。光电变换层14典型的是跨多个像素10a形成。光电变换层14也可以包括由有机材料构成的层和由无机材料构成的层。
103.对置电极15是透明电极。具体而言，对置电极15包含ito(indium tin oxide：氧化铟锡)等的透明的导电性材料。对置电极15配置在光电变换层14的受光面侧。对置电极15典型的是与光电变换层14同样跨多个像素10a形成。
104.在图4中省略了图示，但对置电极15与上述的对置电极电源线21连接。在摄像装置100的动作时，通过控制对置电极电源线21的电位而使对置电极15的电位与像素电极13的电位不同，能够用像素电极13收集通过光电变换生成的信号电荷。例如，控制对置电极电源线21的电位以使对置电极15的电位比像素电极13的电位高。具体而言，例如将10v左右的正电压施加到对置电极电源线21。由此，能够用像素电极13收集由光电变换层14产生的空穴-电子对中的空穴。由像素电极13收集到的信号电荷经由贯通电极81及布线构造80被积蓄到
第1扩散区域67n中。
105.像素电极13例如含有从由金属、金属氮化物及多晶硅构成的组中选择的至少1种。作为金属而例示钛、钽等。作为金属氮化物可以例示氮化钛、氮化钽等。作为多晶硅，可以例示通过掺杂杂质而被赋予导电性的多晶硅。像素电极13通过与相邻的其他像素10a的像素电极13在空间上分离，与其他像素10a的像素电极13电分离。
106.微透镜30具有聚光作用。入射到微透镜30的光被供给至光电变换部12。光电变换部12将这样被供给的光变换为电荷。
107.绝缘层31设置在微透镜30与光电变换部12之间。绝缘层31作为保护光电变换部12的保护层发挥功能。绝缘层31具有膜的形状。
108.在绝缘层71内设有布线构造80。在图4所示的例子中，布线构造80包括第1布线层80a、第2布线层80b和第3布线层80c。
109.第1布线层80a、第2布线层80b及第3布线层80c典型的是含有从由，金属及金属化合物构成的组中选择的至少1种。作为金属，可以例示铜、钨等。作为金属化合物，可以例示金属氮化物、金属氧化物等。
110.在绝缘层71内，设有第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3和第4接触插塞cp4。此外，在绝缘层71内，设有栅极电极26e、栅极电极22e和栅极电极24e。
111.典型的是，第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3及第4接触插塞cp4含有半导体材料。在本实施方式中，第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3及第4接触插塞cp4是掺杂有第1导电型的杂质的多晶硅层。但是，第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3及第4接触插塞cp4中含有的半导体材料也可以是多晶硅、锗等。第1接触插塞cp1、第2接触插塞cp2、第3接触插塞cp3及第4接触插塞cp4也可以与半导体材料一起或代替半导体材料而含有金属。
112.如果第1接触插塞cp1含有半导体材料，则不易发生电荷积蓄区域fd与第1接触插塞cp1的接触界面处的合金化反应。由此，能够减少在电荷积蓄区域fd与第1接触插塞cp1的接触部分可能发生的晶体缺陷，能够减少噪声。
113.在本实施方式中，电荷积蓄区域fd的导电型与第1接触插塞cp1中含有的半导体材料的导电型相同。如果这样，则不易发生电荷积蓄区域fd与第1接触插塞cp1之间的电势差。因此，能够降低电荷积蓄区域fd与第1接触插塞cp1之间的接触电阻。
114.在半导体基板1设有贯通孔82。具体而言，在半导体基板1的第1主面1a及第2主面1b设有开口，贯通孔82将这些开口连接。此外，具体而言，贯通孔82沿着半导体基板1的厚度方向延伸。
115.在贯通孔82内设有贯通电极81。贯通电极81能够通过半导体基板1而将在该半导体基板1的厚度方向上电分离的要素彼此电连接。
116.贯通电极81典型的是含有从由金属及金属化合物构成的组中选择的至少1种。作为金属，可以例示铜、钨等。作为金属化合物，可以例示金属氮化物、金属氧化物等。但是，贯通电极81也可以含有与半导体基板1含有的材料相同的半导体材料，被注入第1导电型或第2导电型的杂质。作为半导体基板1及贯通电极81可能含有的半导体材料，可以例示硅、多晶硅、锗等。
117.在一具体例中，像素电极13含有氮化钛及氮化钽的至少一方，贯通电极81含有铜。
在该具体例中，在像素电极13中，来源于贯通电极81的铜不易扩散。
118.像素电极13、贯通电极81、第2接触插塞cp2、第1布线层80a、第1接触插塞cp1、电荷积蓄区域fd依次电连接。因此，信号电荷能够从像素电极13依次经过贯通电极81、第2接触插塞cp2、第1布线层80a、第1接触插塞cp1被传送到电荷积蓄区域fd。在本实施方式中，作为信号电荷的空穴能够从像素电极13依次经过贯通电极81、第2接触插塞cp2、第1布线层80a、第1接触插塞cp1被传送到电荷积蓄区域fd。
119.电荷积蓄区域fd、第1接触插塞cp1、第1布线层80a、第3接触插塞cp3、信号检测晶体管22的栅极电极22e依次电连接。因此，信号电荷能够从电荷积蓄区域fd依次经过第1接触插塞cp1、第1布线层80a、第3接触插塞cp3被传送到栅极电极22e。
120.第2扩散区域68an和第4接触插塞cp4电连接。因此，能够使电荷在第2扩散区域68an与第4接触插塞cp4之间流动。另外，省略了与第4接触插塞cp4相连的布线的图示。
121.电介质层32具有绝缘性。电介质层32包括第1平膜部32a和第1筒状部32b。第1平膜部32a设置在第1主面1a与像素电极13之间。第1筒状部32b以将贯通电极81包围的方式设置。
122.电介质层32例如包括从由硅氧化膜、硅氮化膜及硅氮氧化膜构成的组中选择的至少1种。电介质层32也可以包括teos。
123.固定电荷层33具有固定电荷。固定电荷层33包括第2平膜部33a和第2筒状部33b。第2平膜部33a设置在第1主面1a与第1平膜部32a之间。第2筒状部33b以将第1筒状部32b包围的方式设置。
124.固定电荷层33既可以具有正的固定电荷，也可以具有负的固定电荷。作为具有负的固定电荷的层的材料，可以列举氧化铪、氧化铝、氧化锆、氧化钽、氧化钛、氧化镧、氧化镨、氧化铈、氧化钕、氧化钷、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铥、氧化镱、氧化镥、氧化钇、氮化铝、氮氧化铪或氮氧化铝等。固定电荷层33也可以是具有两种以上的层的层叠体。
125.根据以上的说明可以理解，在本实施方式中，摄像装置100具备像素10a。像素10a具有作为第1电极的像素电极13、作为第2电极的对置电极15、光电变换层14、作为基板的半导体基板1和贯通电极81。光电变换层14位于第1电极13与第2电极15之间。光电变换层14将光变换为电荷。半导体基板1具有贯通孔82和作为第1晶体管的复位晶体管26。作为复位晶体管26的源极及漏极中的一方的第1扩散区域67n包括积蓄电荷的电荷积蓄区域fd。贯通电极81设置于贯通孔82。贯通电极81将像素电极13与电荷积蓄区域fd电连接。
126.对“贯通电极81设置于贯通孔82”的表现进行说明。该表现是包括以下形态的概念：关于贯通孔82延伸的方向，贯通电极81在贯通孔82内在比贯通孔82短的范围中延伸。该表现是包括以下形态的概念：关于贯通孔82延伸的方向，贯通电极81延伸的范围与贯通孔82延伸的范围相同。该表现是包括以下形态的概念：关于贯通孔82延伸的方向，贯通电极81从贯通孔82伸出而延伸。在本实施方式中，也可以说是“贯通电极81在包括贯通孔82的至少一部分的区域中延伸”。
127.对“贯通电极81将像素电极13与电荷积蓄区域fd电连接”的表现进行说明。该表现是包括以下形态的概念：仅由贯通电极81将像素电极13与电荷积蓄区域fd电连接。该表现是包括以下形态的概念：由贯通电极81和其他一个或多个部件将像素电极13与电荷积蓄区
域fd电连接。关于其他的类似的表现也是同样的。
128.在本实施方式中，基板对应于半导体基板1。第1电极对应于像素电极13。第2电极对应于对置电极15。第1晶体管对应于复位晶体管26。复位晶体管26将电荷积蓄区域fd的电位复位。
129.在本实施方式中，如图3所示，在平面图中，电荷积蓄区域fd与贯通电极81的距离l1比作为复位晶体管26的源极及漏极中的另一方的第2扩散区域68an与贯通电极81的距离l2长。l1》l2适合于抑制向电荷积蓄区域fd的漏电流。另外，漏电流也可以称为暗电流。
130.在本实施方式中，作为复位晶体管26的源极及漏极中的一方的第1扩散区域67n是电荷积蓄区域fd。
131.以下，对l1》l2适合于抑制向电荷积蓄区域fd的漏电流的理由进行说明。
132.典型的是，在基板的贯通孔82的周围部分中存在晶体缺陷。晶体缺陷可能引起向电荷积蓄区域fd的漏电流。晶体缺陷可能因各种原因而发生。
133.在一例中，基板是具有硅的半导体基板1，通过等离子蚀刻在半导体基板1上形成贯通孔82。在该例中，半导体基板1的贯通孔82的周围部分在形成贯通孔82时被暴露在等离子下。因此，该周围部分中的硅原子的晶体被具有能量的离子打乱，该周围部分受到物理性的伤害。这样，在上述周围部分可能发生晶体缺陷。此外，在该例中，蚀刻气体的构成元素的一部分可能通过离子碰撞而被导入到半导体基板1内。也有因这样被导入的元素而发生晶体缺陷的情况。在一具体例中，蚀刻气体中含有氟。通过氟与半导体基板1的硅反应而形成sif，由此蚀刻进展。在该蚀刻时，氟可能被导入到半导体基板1的贯通孔82的周围部分。氟在蚀刻后的热处理中扩散。这意味着，由氟带来的晶体缺陷容易成为向电荷积蓄区域fd的漏电流的原因。
134.但是，在l1》l2的情况下，容易确保存在晶体缺陷的区域与电荷积蓄区域fd之间的距离。这从抑制起因于晶体缺陷的向电荷积蓄区域fd的pn结漏电流的观点来看是有利的。
135.以下，对与l1》l2关联的用语进行说明。
136.在本实施方式中，“俯视”是沿着半导体基板1的厚度方向观察时的情况。半导体基板1的厚度方向也可以称为半导体基板1的法线方向。
137.在本实施方式的第1定义中，距离l1是平面图中的电荷积蓄区域fd的几何中心与贯通电极81的几何中心的距离。距离l2是平面图中的作为复位晶体管26的源极及漏极中的另一方的第2扩散区域68an的几何中心与贯通电极81的几何中心的距离。
138.如上述那样，电荷积蓄区域fd、源极及漏极是扩散区域。在本实施方式的第1定义中，假设扩散区域的边界是接合部。接合部是n型的杂质的浓度与p型的杂质的浓度相等的部分。在本实施方式的第1定义中，平面图中的扩散区域的几何中心是基于这样的边界的想法而设定的。关于扩散区域的几何中心的想法，在后述的说明中也是同样的。
139.在本实施方式的第2定义中，距离l1是平面图中的电荷积蓄区域fd和连接于该电荷积蓄区域fd的电极的接触面的几何中心、与贯通电极81的几何中心的距离。在图4所示的例子中，连接于电荷积蓄区域fd的电极由第1接触插塞cp1构成。距离l2是平面图中的作为复位晶体管26的源极及漏极中的另一方的第2扩散区域68an和连接于第2扩散区域68an的电极的接触面的几何中心、与贯通电极81的几何中心的距离。在图4所示的例子中，连接于第2扩散区域68an的电极由第4接触插塞cp4构成。
140.在本实施方式中，在基于第1定义及第2定义的至少一方可以说是l1》l2的情况下，当作l1》l2。
141.在本实施方式中，在平面图中，复位晶体管26的栅极电极26e位于贯通电极81与电荷积蓄区域fd之间。该位置关系适合于抑制向电荷积蓄区域fd的漏电流。
142.以下，对上述的位置关系适合抑制向电荷积蓄区域fd的漏电流的理由进行说明。
143.第1，根据上述的位置关系，容易确保存在晶体缺陷的区域与电荷积蓄区域fd之间的距离。因此，该位置关系适合于抑制向电荷积蓄区域fd的漏电流。
144.第2，在上述的位置关系成立的情况下，通过控制向作为第1晶体管的复位晶体管26的栅极电极26e的施加电压，能够抑制向电荷积蓄区域fd的漏电流。在一例中，摄像装置100进行的控制包括负偏置控制。负偏置控制是维持对作为第1晶体管的复位晶体管26的栅极电极26e施加负偏压的状态的控制。通过负偏置控制，能够使半导体基板1的沿着第2主面1b的区域中的在平面图中与栅极电极26e重复的部分以及与电荷积蓄区域fd的一部分重复的部分成为积蓄状态。通过执行负偏置控制，能够使这些部分中的耗尽层变小。这能够贡献于向电荷积蓄区域fd的漏电流的抑制。在该上下文中，某个部分成为积蓄状态，是指在该部分形成积蓄层。积蓄层是多数载流子的密度比积蓄层的周围高的层。在本实施方式中，多数载流子是正电荷，具体而言是空穴。少数载流子是负电荷，具体而言是电子。根据负偏置控制，通过来自栅极电极26e的电位梯度，来自贯通电极81的少数载流子在半导体基板1内部容易向远离第2主面1b的方向前进。这也能够贡献于向电荷积蓄区域fd的漏电流的抑制。负偏置控制例如在摄像装置100的动作模式是向电荷积蓄区域fd积蓄信号电荷的模式时进行。
145.在上述例子的具体例中，第1晶体管是复位晶体管26。摄像装置100进行的控制包括复位控制。复位控制是通过对复位晶体管26的栅极电极26e施加正电压，使复位晶体管26成为导通状态而将电荷积蓄区域fd的电位复位的控制。在负偏置控制时向栅极电极26e施加的电压的绝对值比在负偏置控制时向栅极电极26e施加的电压的绝对值小。
146.对“在平面图中，作为第1晶体管的复位晶体管26的栅极电极26e位于贯通电极81与电荷积蓄区域fd之间”的表现进行说明。在本实施方式的第1定义中，该表现是指在平面图中作为第1晶体管的复位晶体管26的栅极电极26e的至少一部分与将贯通电极81的几何中心和电荷积蓄区域fd的几何中心连结的线段的至少一部分重复。在本实施方式的第2定义中，该表现是指在平面图中作为第1晶体管的复位晶体管26的栅极电极26e的至少一部分与将贯通电极81的几何中心和如下接触面的几何中心连结的线段的至少一部分重复，上述接触面为电荷积蓄区域fd与连接于该电荷积蓄区域fd的电极的接触面。
147.在本实施方式中，在基于第1定义及第2定义的至少一方能够说明为“在平面图中，作为第1晶体管的复位晶体管26的栅极电极26e位于贯通电极81与电荷积蓄区域fd之间”的情况下，当作该说明成立。
148.在本实施方式中，摄像装置100具有作为第2晶体管的信号检测晶体管22。作为第2晶体管的信号检测晶体管22的栅极电极22e与电荷积蓄区域fd电连接。
149.在平面图中，电荷积蓄区域fd与贯通电极81的距离l1比作为第2晶体管的信号检测晶体管22的栅极电极22e与贯通电极81的距离l3大。如果是l1》l3，则容易确保存在晶体缺陷的区域与电荷积蓄区域fd之间的距离，并且使作为第2晶体管的信号检测晶体管22的
栅极电极22e与贯通电极81之间的电气路径变短。因此，l1》l3适合于抑制向电荷积蓄区域fd的漏电流，并且适合于抑制在作为第2晶体管的信号检测晶体管22的栅极电极22e与贯通电极81之间的电气路径中产生噪声。
150.在本实施方式中，第2晶体管对应于信号检测晶体管22。
151.在本实施方式中，距离l3是平面图中的作为第2晶体管的信号检测晶体管22的栅极电极22e的几何中心与贯通电极81的几何中心的距离。
152.在本实施方式中，在平面图中，电荷积蓄区域fd的面积s1比作为第1晶体管的复位晶体管26的源极及漏极中的另一方的第2扩散区域68an的面积s2小。根据该面积的大小关系，能够减小来自贯通电极81的载流子流入电荷积蓄区域fd的概率。因此，该大小关系适合于抑制向电荷积蓄区域fd的漏电流。
153.在本实施方式的第1定义中，面积s1是在平面图中比将电荷积蓄区域fd区划的接合部向内侧扩展的区域的面积。面积s2是在平面图中比将作为第1晶体管的复位晶体管26的源极及漏极中的另一方即第2扩散区域68an区划的接合部向内侧扩展的区域的面积。
154.在一例中，面积s1相对于面积s2的比率s1/s2是4/5以下。比率s1/s2也可以是2/3以下，也可以是1/2以下。
155.但是，面积s1与面积s2也可以相同。此外，面积s1也可以比面积s2大。
156.在本实施方式中，固定电荷层33的第2筒状部33b以将贯通孔82包围的方式设置。第2筒状部33b能够抑制起因于晶体缺陷的向电荷积蓄区域fd的漏电流。
157.在本实施方式中，像素10a具有第1电气路径83。第1电气路径83将贯通电极81与电荷积蓄区域fd电连接。
158.在本实施方式中，第1电气路径83使用第2接触插塞cp2、第1布线层80a和第1接触插塞cp1构成。
159.在图5至图8中表示第1电气路径83的例子。
160.在图5至图7所示的例子中，在平面图中，第1电气路径83的至少一部分弯曲。这样，能够提高电气路径的布局的自由度。
161.对“在平面图中，第1电气路径83的至少一部分弯曲”的表现进行说明。在本实施方式中，如图5及图7所示，该表现是包括在平面图中第1电气路径83的至少一部分弯折的形态的概念。具体而言，在图5及图7的例子中，在平面图中，第1电气路径83在部分83j及部分83k处弯折。此外，如图6所示，上述的表现是包括在平面图中第1电气路径83的至少一部分平缓地弯曲的形态的概念。具体而言，在图6的例子中，在平面图中，第1电气路径83在部分83c处平缓地弯曲。
162.在本实施方式中，像素10a具有栅极布线26w。栅极布线26w与第1晶体管的栅极电极26e电连接。另外，在图3及图4中，省略了栅极布线26w的图示。在第1晶体管是复位晶体管26的例子中，栅极布线26w可以包括复位信号线47。此外，在第1晶体管是复位晶体管26的例子中，栅极布线26w也可以是复位信号线47。
163.以下，有使用第2电气路径26m这一用语的情况。第2电气路径26m是指第1晶体管的栅极电极26e与栅极布线26w的组合。
164.在图5及图6所示的例子中，在平面图中，第1电气路径83绕过第2电气路径26m。根据该例，能够抑制第1电气路径83与第2电气路径26m之间的耦合。
165.在图5及图6所示的例的具体例中，第1晶体管是复位晶体管26。摄像装置100进行的控制包括通过对复位晶体管26的栅极电极26e施加电压来使复位晶体管26成为导通状态而将电荷积蓄区域fd的电位复位的复位控制。在伴随于复位控制的复位晶体管26的导通或其后的截止时，栅极电极26e的电压切换。即，第2电气路径26m的电压切换。如果发生该切换，则通过第1电气路径83与第2电气路径26m之间的耦合，第1电气路径83的电压也变动，通过该变动，电荷积蓄区域fd的电压也有可能变动。电荷积蓄区域fd的电压的这样的变动可能成为噪声的原因。但是，如果第1电气路径83绕过第2电气路径26m，则能够抑制如上述那样可能发生的噪声。
166.对“在平面图中，第1电气路径83绕过第2电气路径26m”的表现进行说明。在本实施方式中，该表现是指，在平面图中，将贯通电极81与电荷积蓄区域fd连结的线段83s的至少一部分与第2电气路径26m的至少一部分重复，另一方面第1电气路径83与第2电气路径26m分离。在第1定义中，线段83s是将贯通电极81的几何中心与电荷积蓄区域fd的几何中心连接的线段。在第2定义中，线段83s是将贯通电极81的几何中心、和电荷积蓄区域fd与连接于该电荷积蓄区域fd的电极的接触面的几何中心连接的线段。
167.在图7及图8所示的例子中，在平面图中，第1电气路径83的至少一部分与第2电气路径26m的至少一部分重复。根据图7及图8所示的例子，能够产生第1电气路径83与第2电气路径26m之间的耦合。例如，通过产生耦合，能够降低电荷积蓄区域fd的电压，抑制电荷积蓄区域fd的漏电流。
168.在图7所示的例子中，在平面图中，第1电气路径83的至少一部分弯曲。在图8所示的例子中，在平面图中，第1电气路径83以直线状延伸。不论如图7还是如图8，在平面图中都能够使第1电气路径83的至少一部分与第2电气路径26m的至少一部分重复。
169.在本实施方式中，在图3所示，在平面图中，作为第1电极的像素电极13的至少一部分与电荷积蓄区域fd的至少一部分重复。因此，能够通过作为第1电极的像素电极13抑制向电荷积蓄区域fd的光的照射。这从抑制电荷积蓄区域fd的漏电流的观点来看是有利的。
170.具体而言，在本实施方式中，如图3所示，在平面图中，电荷积蓄区域fd的整体与作为第1电极的像素电极13的一部分重复。
171.在本实施方式中，作为第1电极的像素电极13含有金属及金属化合物的至少一方。这样，能够构成具有上述的漏电流抑制作用的第1电极13。
172.在本实施方式中，作为第1电极的像素电极13含有金属。这样，容易构成具有上述的漏电流抑制作用的作为第1电极的像素电极13。
173.在本实施方式中，作为第1电极的像素电极13含有具有光透射性比半导体基板1低的特征及光透射性比ito低的特征中的至少一方的材料。该特征也能够有利于确保上述的漏电流抑制作用。在该上下文中，光透射性例如是可视光及近红外光的至少一方的透射性。可视光的波长域例如是400nm到780nm。近红外光的波长域例如是780nm到2000nm。透射率可以通过由日本工业标准jis r3106(1998)规定的方法来计算。
174.在本实施方式中，在半导体基板1内没有设置光电二极管。在此情况下，由于也可以不考虑向光电二极管照射光，所以容易采用通过在平面图中使作为第1电极的像素电极13的至少一部分与电荷积蓄区域fd的至少一部分重复来抑制向电荷积蓄区域fd的光照射的结构。但是，即使在半导体基板1内设有光电二极管的情况下，也能够采用通过在平面图
中使作为第1电极的像素电极13的至少一部分与电荷积蓄区域fd的至少一部分重复来抑制向电荷积蓄区域fd的光照射的结构。
175.在本实施方式中，如图4所示，在贯通电极81与第1布线层80a之间存在第2接触插塞cp2。但是，如图9所示，也可以将贯通电极81与第1布线层80a直接连接。这一点在后述的实施方式中也是同样的。
176.在本实施方式中，存在多个像素10a。这一点在后述的实施方式中也是同样的。
177.以下，对其他的若干实施方式进行说明。以下，对于在已经说明的实施方式和其后说明的实施方式中共同的要素赋予相同的标号，有省略这些说明的情况。关于各实施方式的说明只要在技术上不矛盾就能够相互适用。只要在技术上没有矛盾，也可以将各实施方式相互组合。
178.(第2实施方式)
179.图10是表示像素10b的例示性的电路结构的图。在图12中示意地表示像素10b的器件构造的一例。图11示意地表示将图12所示的像素10b沿着半导体基板1的法线方向观察时的形成于半导体基板1的各元件的配置。如果沿着图11中的xii－xii虚线将像素10b切断并展开，则能得到图12所示的截面。
180.在第2实施方式中，与第1实施方式不同，层叠有3个光电变换层。在典型例中，这3个光电变换层呈现对于相互不同颜色的波长域的光的灵敏度。具体而言，这3个光电变换层呈现对于红色(r)、绿色(g)及蓝色(b)的波长域的光的灵敏度。在第2实施方式中，能够使用呈现对于这些颜色的波长域的光的灵敏度的最优的光电变换层。第2实施方式从使光电变换效率提高的观点来看是有利的。
181.以下，对第2实施方式详细地进行说明。
182.如图10所示，像素10b具备3组的、光电变换部12、贯通电极81、信号检测电路60及电荷积蓄区域fd之组合。以下，有时将3组组合分别称为第1组合memx、第2组合memy及第3组合memz。
183.在第2实施方式中，有时将第1组合memx的光电变换部12、贯通电极81、信号检测电路60及电荷积蓄区域fd分别表述为光电变换部12x、贯通电极81x、信号检测电路60x及电荷积蓄区域fdx。有时将光电变换部12x的像素电极13、光电变换层14及对置电极15分别表述为像素电极13x、光电变换层14x及对置电极15x。有时将信号检测电路60x的信号检测晶体管22、地址晶体管24及复位晶体管26分别表述为信号检测晶体管22x、地址晶体管24x及复位晶体管26x。有时将信号检测晶体管22x的栅极电极22e、地址晶体管24x的栅极电极24e及复位晶体管26x的栅极电极26e分别表述为栅极电极22ex、栅极电极24ex及栅极电极26ex。
184.在第2实施方式中，有时将第2组合memy的光电变换部12、贯通电极81、信号检测电路60及电荷积蓄区域fd分别表述为光电变换部12y、贯通电极81y、信号检测电路60y及电荷积蓄区域fdy。有时将光电变换部12y的像素电极13、光电变换层14及对置电极15分别表述为像素电极13y、光电变换层14y及对置电极15y。有时将信号检测电路60y的信号检测晶体管22、地址晶体管24及复位晶体管26分别表述为信号检测晶体管22y、地址晶体管24y及复位晶体管26y。有时将信号检测晶体管22y的栅极电极22e、地址晶体管24y的栅极电极24e及复位晶体管26y的栅极电极26e分别表述为栅极电极22ey、栅极电极24ey及栅极电极26ey。
185.在第2实施方式中，有时将第3组合memz的光电变换部12、贯通电极81、信号检测电
路60及电荷积蓄区域fd分别表述为光电变换部12z、贯通电极81z、信号检测电路60z及电荷积蓄区域fdz。有时将光电变换部12z的像素电极13、光电变换层14及对置电极15分别表述为像素电极13z、光电变换层14z及对置电极15z。有时将信号检测电路60z的信号检测晶体管22、地址晶体管24及复位晶体管26分别表述为信号检测晶体管22z、地址晶体管24z及复位晶体管26z。有时将信号检测晶体管22z的栅极电极22e、地址晶体管24z的栅极电极24e及复位晶体管26z的栅极电极26e分别表述为栅极电极22ez、栅极电极24ez及栅极电极26ez。
186.第1组合memx、第2组合memy及第3组合memz可以具有在第1实施方式中说明的其他要素。第1组合memx、第2组合memy及第3组合memz可以与在第1实施方式中说明的其他要素建立关联。第1组合memx、第2组合memy及第3组合memz的各要素可以具有与第1实施方式的各要素同样的特征。
187.例如，在本实施方式中，如图12所示，关于第1组合memx的贯通电极81x设置于第1组合memx用的贯通孔82。虽然图示省略了，但关于第2组合memy的贯通电极81y设置于第2组合memy用的贯通孔82。关于第3组合memz的贯通电极81z设置于第3组合memz用的贯通孔82。
188.在本实施方式中，如图12所示，在第1组合memx中，依次连接有像素电极13x、贯通电极81x、第1组合memx用的第2接触插塞cp2、第1布线层80a、第1组合memx用的第1接触插塞cp1和电荷积蓄区域fdx。虽然图示省略了，但在第2组合memy中，也使用第2组合memy用的第2接触插塞cp2及第1接触插塞cp1进行同样的连接。在第3组合memz中，也使用第3组合memz用的第2接触插塞cp2及第1接触插塞cp1进行同样的连接。
189.在本实施方式中，如图12所示，关于第1组合memx的光电变换部12x及贯通电极81x与第1组合memx用的电介质层32及固定电荷层33建立了关联。根据图4及图12可以理解，它们同样与第1实施方式的光电变换部12、贯通电极81、电介质层32及固定电荷层33建立了关联。虽然省略图示，但在第2组合memy及第3组合memz中也是同样的。
190.在本实施方式中，在关于第1组合memx的光电变换部12x的上方设有与实施方式1的绝缘层31对应的绝缘层31x。在关于第2组合memy的光电变换部12y的上方设有与实施方式1的绝缘层31对应的绝缘层31y。在关于第3组合memz的光电变换部12z的上方设有与实施方式1的绝缘层31对应的绝缘层31z。
191.在本实施方式中，依次层叠有绝缘层71、绝缘层70、半导体基板1、光电变换部12x、绝缘层31x、光电变换部12y、绝缘层31y、光电变换部12z、绝缘层31z和微透镜30。具体而言，它们在半导体基板1的厚度方向上层叠。
192.在本实施方式中，由第1组合memx、第2组合memy及第3组合memz共用绝缘层71、绝缘层70、布线构造80及半导体基板1。
193.在本实施方式中，关于第1组合memx的光电变换层14x呈现对于红色(r)的波长域的光的灵敏度。关于第2组合memy的光电变换层14y呈现对于绿色(g)的波长域的光的灵敏度。关于第3组合memz的光电变换层14z呈现对于蓝色(b)的波长域的光的灵敏度。这样，在本实施方式中，依次层叠有对红色的光呈现灵敏度的光电变换层、对绿色的光呈现灵敏度的光电变换层以及对蓝色的光呈现灵敏度的光电变换层。但是，光电变换层的层叠的顺序没有被特别限定。
194.在本实施方式中，在平面图中，像素电极13y的外轮廓位于比像素电极13z的外轮廓靠内侧的位置。在平面图中，像素电极13x的外轮廓位于比像素电极13y的外轮廓靠内侧
的位置。
195.在本实施方式中，水平信号读出电路54连接于垂直信号线45x、垂直信号线45y及垂直信号线45z。
196.在本实施方式中，垂直扫描电路52连接于地址信号线44x、地址信号线44y及地址信号线44z。垂直扫描电路52连接于对置电极电源线21x、对置电极电源线21y及对置电极电源线21z。垂直扫描电路52连接于复位信号线47x、复位信号线47y及复位信号线47z。
197.在本实施方式中，垂直信号线45x、地址信号线44x、对置电极电源线21x、复位信号线47x、信号检测电路60x、光电变换部12x及电荷积蓄区域fdx与第1实施方式的垂直信号线45、地址信号线44、对置电极电源线21、复位信号线47、信号检测电路60、光电变换部12及电荷积蓄区域fd同样建立了关联。关于垂直信号线45y、地址信号线44y、对置电极电源线21y、复位信号线47y、信号检测电路60y、光电变换部12y及电荷积蓄区域fdy也是同样的。关于垂直信号线45z、地址信号线44z、对置电极电源线21z、复位信号线47z、信号检测电路60z、光电变换部12z及电荷积蓄区域fdz也是同样的。
198.例如，在本实施方式中，光电变换部12x连接于对置电极电源线21x。光电变换部12y连接于对置电极电源线21y。光电变换部12z连接于对置电极电源线21z。
199.具体而言，对置电极15x连接于对置电极电源线21x。对置电极15y连接于对置电极电源线21y。对置电极15z连接于对置电极电源线21z。
200.在复位信号线47x上连接有复位晶体管26x的栅极电极26ex。在复位信号线47y上连接有复位晶体管26y的栅极电极26ey。在复位信号线47z上连接有复位晶体管26z的栅极电极26ez。
201.在本实施方式中，也能够成立与关于平面图的第1实施方式同样的位置关系等。
202.例如，在本实施方式中，如图11所示，关于第1组合memx，在平面图中，电荷积蓄区域fdx与贯通电极81x的距离l1x比作为第1晶体管的复位晶体管26x的源极及漏极中的另一方即第2扩散区域68an与贯通电极81x的距离l2x大。在本实施方式中，第1晶体管对应于复位晶体管26x。
203.在本实施方式中，关于第2组合memy，在平面图中，电荷积蓄区域fdy与贯通电极81y的距离l1y比作为第1晶体管的复位晶体管26y的源极及漏极中的另一方的第2扩散区域68an与贯通电极81y的距离l2y大。在本实施方式中，第1晶体管对应于复位晶体管26y。
204.在本实施方式中，关于第3组合memz，在平面图中，电荷积蓄区域fdz与贯通电极81z的距离l1z比作为第1晶体管的复位晶体管26z的源极及漏极中的另一方即第2扩散区域68an与贯通电极81z的距离l2z大。在本实施方式中，第1晶体管对应于复位晶体管26z。
205.在本实施方式中，关于第1组合memx，在平面图中，第1晶体管26x的栅极电极26ex位于贯通电极81x与电荷积蓄区域fdx之间。
206.在一例中，摄像装置100进行的控制包含第1负偏置控制。第1负偏置控制是维持对作为第1晶体管的复位晶体管26x的栅极电极26ex施加了电压的状态的控制。通过第1负偏置控制，能够使半导体基板1的沿着第2主面1b的区域中的在平面图中与栅极电极26ex重复的部分以及与电荷积蓄区域fdx的一部分重复的部分成为积蓄状态。第1负偏置控制例如在摄像装置100的动作模式是向电荷积蓄区域fd积蓄信号电荷的模式时进行。
207.在一具体例中，第1晶体管是复位晶体管26x。摄像装置100进行的控制包括第1复
位控制。第1复位控制是通过对复位晶体管26x的栅极电极26ex施加正电压来使复位晶体管26x成为导通状态而将电荷积蓄区域fdx的电位复位的控制。在第1负偏置控制时向栅极电极26ex施加的电压的绝对值比在第1负偏置控制时向栅极电极26ex施加的电压的绝对值小。
208.在本实施方式中，关于第2组合memy，在平面图中，作为第1晶体管的复位晶体管26y的栅极电极26ey位于贯通电极81y与电荷积蓄区域fdy之间。
209.在一例中，摄像装置100进行的控制包括第2负偏置控制。第2负偏置控制是维持对作为第1晶体管的复位晶体管26y的栅极电极26ey施加了电压的状态的控制。通过第2负偏置控制，能够使半导体基板1的沿着第2主面1b的区域中的在平面图中与栅极电极26ey重复的部分以及与电荷积蓄区域fdy的一部分重复的部分成为积蓄状态。第2负偏置控制例如在摄像装置100的动作模式是向电荷积蓄区域fd积蓄信号电荷的模式时进行。
210.在一具体例中，第1晶体管是复位晶体管26y。摄像装置100进行的控制包括第2复位控制。第2复位控制是通过对复位晶体管26y的栅极电极26ey施加正电压来使复位晶体管26y成为导通状态而将电荷积蓄区域fdy的电位复位的控制。在第2负偏置控制时向栅极电极26ey施加的电压的绝对值比在第2负偏置控制时向栅极电极26ey施加的电压的绝对值小。
211.在本实施方式中，关于第3组合memz，在平面图中，作为第1晶体管的复位晶体管26z的栅极电极26ez位于贯通电极81z与电荷积蓄区域fdz之间。
212.在一例中，摄像装置100进行的控制包括第3负偏置控制。第3负偏置控制是维持对作为第1晶体管的复位晶体管26z的栅极电极26ez施加了电压的状态的控制。通过第3负偏置控制，能够使基板1的沿着第2主面1b的区域中的在平面图中与栅极电极26ez重复的部分以及与电荷积蓄区域fdz的一部分重复的部分成为积蓄状态。第3负偏置控制例如在摄像装置100的动作模式是向电荷积蓄区域fd积蓄信号电荷的模式时进行。
213.在一具体例中，第1晶体管是复位晶体管26z。摄像装置100进行的控制包括第3复位控制。第3复位控制是通过对复位晶体管26z的栅极电极26ez施加正电压来使复位晶体管26z成为导通状态而将电荷积蓄区域fdz的电位复位的控制。在第3负偏置控制时向栅极电极26ez施加的电压的绝对值比在第3负偏置控制时向栅极电极26ez施加的电压的绝对值小。
214.在本实施方式中，关于第1组合memx，在平面图中，电荷积蓄区域fdx与贯通电极81x的距离l1x比作为第2晶体管的信号检测晶体管22x的栅极电极22ex与贯通电极81x的距离l3x大。在本实施方式中，第2晶体管对应于信号检测晶体管22x。
215.在本实施方式中，关于第2组合memy，在平面图中，电荷积蓄区域fdy与贯通电极81y的距离l1y比作为第2晶体管的信号检测晶体管22y的栅极电极22ey与贯通电极81y的距离l3y大。在本实施方式中，第2晶体管对应于信号检测晶体管22y。
216.在本实施方式中，关于第3组合memz，在平面图中，电荷积蓄区域fdz与贯通电极81z的距离l1z比作为第2晶体管的信号检测晶体管22z的栅极电极22ez与贯通电极81z的距离l3z大。在本实施方式中，第2晶体管对应于信号检测晶体管22z。
217.在本实施方式中，关于第1组合memx，在平面图中，电荷积蓄区域fdx的面积s1x比作为第1晶体管的复位晶体管26x的源极及漏极中的另一方即第2扩散区域68an的面积s2x
小。面积s1x相对于面积s2x的比率s1x/s2x既可以是4/5以下，也可以是2/3以下，也可以是1/2以下。但是，面积s1x和面积s2x也可以相同。此外，面积s1x也可以比面积s2x大。
218.在本实施方式中，关于第2组合memy，在平面图中，电荷积蓄区域fdy的面积s1y比作为第1晶体管的复位晶体管26y的源极及漏极中的另一方即第2扩散区域68an的面积s2y小。面积s1y相对于面积s2y的比率s1y/s2y既可以是4/5以下，也可以是2/3以下，也可以是1/2以下。但是，面积s1y和面积s2y也可以相同。此外，面积s1y也可以比面积s2y大。
219.在本实施方式中，关于第3组合memz，在平面图中，电荷积蓄区域fdz的面积s1z比作为第1晶体管的复位晶体管26z的源极及漏极中的另一方即第2扩散区域68an的面积s2z小。面积s1z相对于面积s2z的比率s1z/s2z既可以是4/5以下，也可以是2/3以下，也可以是1/2以下。但是，面积s1z和面积s2z也可以相同。此外，面积s1z也可以比面积s2z大。
220.第1组合memx用的第1电气路径83、贯通电极81x及电荷积蓄区域fdx与第1实施方式的第1电气路径83、贯通电极81及电荷积蓄区域fd同样建立了关联。
221.第2组合memy用的第1电气路径83、贯通电极81y及电荷积蓄区域fdy与第1实施方式的第1电气路径83、贯通电极81及电荷积蓄区域fd同样建立了关联。
222.第3组合memz用的第1电气路径83、贯通电极81z及电荷积蓄区域fdz与第1实施方式的第1电气路径83、贯通电极81及电荷积蓄区域fd同样建立了关联。
223.第1组合memx用的栅极布线26w能够与第1晶体管的栅极电极26ex电连接。在第1晶体管是复位晶体管26x的例子中，第1组合memx用的栅极布线26wx能够对应于复位信号线47x。
224.第2组合memy用的栅极布线26w能够与第1晶体管的栅极电极26ey电连接。在第1晶体管是复位晶体管26y的例子中，第1组合memx用的栅极布线26wy能够对应于复位信号线47y。
225.第3组合memz用的栅极布线26w能够与第1晶体管的栅极电极26ez电连接。在第1晶体管是复位晶体管26z的例子中，第1组合memx用的栅极布线26wz能够对应于复位信号线47z。
226.在一例中，在平面图中，第1组合memx用的第1电气路径83绕过第1组合memx用的第2电气路径26m。这里，第1组合memx用的第2电气路径26m是指第1晶体管的栅极电极26ex与第1组合memx用的栅极布线26w的组合。
227.在一例中，在平面图中，第2组合memy用的第1电气路径83绕过第2组合memy用的第2电气路径26m。这里，第2组合memy用的第2电气路径26m是指第1晶体管的栅极电极26ey与第2组合memy用的栅极布线26w的组合。
228.在一例中，在平面图中，第3组合memz用的第1电气路径83绕过第3组合memz用的第2电气路径26m。这里，第3组合memz用的第2电气路径26m是指第1晶体管的栅极电极26ez与第3组合memz用的栅极布线26w的组合。
229.在一例中，在平面图中，第1组合memx用的第1电气路径83的至少一部分与第1组合memx用的第2电气路径26m重复。
230.在一例中，在平面图中，第2组合memy用的第1电气路径83的至少一部分与第2组合memy用的第2电气路径26m重复。
231.在一例中，在平面图中，第3组合memz用的第1电气路径83的至少一部分与第3组合
memz用的第2电气路径26m重复。
232.在本实施方式中，在平面图中，关于第1组合memx的作为第1电极的像素电极13x的至少一部分与关于第1组合memx的电荷积蓄区域fdx的至少一部分重复。在平面图中，也可以是电荷积蓄区域fdx的整体与作为第1电极的像素电极13x的一部分重复。
233.在本实施方式中，在平面图中，关于第2组合memy的作为第1电极的像素电极13y的至少一部分与关于第2组合memy的电荷积蓄区域fdy的至少一部分重复。在平面图中，也可以是电荷积蓄区域fdy的整体与作为第1电极的像素电极13y的一部分重复。
234.在本实施方式中，在平面图中，关于第3组合memz的作为第1电极的像素电极13z的至少一部分与关于第3组合memz的电荷积蓄区域fdz的至少一部分重复。在平面图中，也可以是电荷积蓄区域fdz的整体与作为第1电极的像素电极13z的一部分重复。
235.在本实施方式中，关于第1组合memx的作为第1电极的像素电极13x的光透射性也可以比基板1、关于第2组合memy的作为第1电极的像素电极13y及关于第3组合memz的作为第1电极的像素电极13z的光透射性低。
236.(第3实施方式)
237.图13是表示像素10c的例示性的电路结构的图。在图15中示意地表示像素10c的器件构造的一例。图14示意地表示将图15所示的像素10c沿着半导体基板1的法线方向观察时的形成于半导体基板1的各元件的配置。如果沿着图14中的xv－xv虚线将像素10c切断并展开，则能得到图15所示的截面。
238.在第3实施方式中，与第2实施方式不同，层叠有两个光电变换层。在典型例中，这两个光电变换层呈现对于相互不同的颜色的波长域的光的灵敏度。具体而言，这两个光电变换层呈现对于红色(r)及蓝色(b)的波长域的光的灵敏度。第3实施方式中，能够使用呈现对于这些颜色的波长域的光的灵敏度的最优的光电变换层。第3实施方式从提高光电变换膜材料设计的自由度的观点来看是有利的。
239.此外，在第3实施方式中，与第2实施方式不同，在半导体基板1内设有光电二极管。典型的是，该光电二极管对没有被上述两个光电变换层吸收的波长域的光进行光电变换。具体而言，该光电二极管对绿色(g)的波长域的光进行光电变换。
240.这样，在第3实施方式中，通过两个光电变换层和1个光电二极管，得到对于相互不同的3个颜色的波长域的光的灵敏度。该结构无需使用滤色器就能够实现。
241.以下，对第3实施方式详细地进行说明。
242.如图13所示，像素10c与第2实施方式同样，具备第1组合memx和第3组合memz。另一方面，像素10c与第2实施方式不同，具备第2组合pdy。
243.第2组合pdy与第2组合memy同样，具备信号检测电路60y。另一方面，第2组合pdy与第2组合memy不同，具备光电二极管27y及传送晶体管28y。
244.在本实施方式中，依次层叠有绝缘层71、绝缘层70、半导体基板1、光电变换部12x、绝缘层31x、光电变换部12z、绝缘层31z、微透镜30。具体而言，它们在半导体基板1的厚度方向上层叠。
245.在本实施方式中，在平面图中，像素电极13x的外轮廓位于比像素电极13z的外轮廓靠内侧的位置。
246.光电二极管27y呈现对于光的灵敏度。具体而言，光电二极管27y设置在半导体基
板1内。光电二极管27y对没有被光电变换部12x及12z吸收的绿色(g)的波长域的光进行光电变换。
247.如果对于光电二极管27y照射光，则在光电二极管27y中产生电荷。所产生的电荷在光电二极管27y中被积蓄为信号电荷。在本实施方式中，与之前说明的实施方式不同，信号电荷是负电荷。具体而言，信号电荷是电子。光电二极管27y是n型的杂质层。
248.杂质区域的导电型的变更等伴随于信号电荷的正负不同而带来的各要素的调整可以适当进行。此外，伴随于信号电荷的正负不同而带来的用语的改称可以适当进行。
249.传送晶体管28y设置于半导体基板1。具体而言，传送晶体管28y设置于第2主面1b。
250.传送晶体管28y是mosfet。具体而言，传送晶体管28y是n沟道mosfet。
251.传送晶体管28y将积蓄在光电二极管27y中的信号电荷传送至电荷积蓄区域fdy。在第3实施方式中，与第2实施方式同样，电荷积蓄区域fdy是作为第1晶体管的复位晶体管26y的源极及漏极中的一方即第1扩散区域67n。
252.在传送晶体管28y的栅极电极28ey连接有与垂直扫描电路52连接的传送信号线49y。传送信号线49y与地址信号线44y同样按多个像素10c的每个行设置。垂直扫描电路52通过将对传送晶体管28y的导通及截止进行控制的传送信号经由传送信号线49y施加到传送晶体管28y的栅极电极28ey，能够使传送晶体管28y导通。通过传送晶体管28y被导通，积蓄在光电二极管27y中的信号电荷被传送至电荷积蓄区域fdy。
253.(第4实施方式)
254.图16是表示像素10d的例示性的电路结构的图。在图18中示意地表示像素10d的器件构造的一例。图17示意地表示将图18所示的像素10d沿着半导体基板1的法线方向观察时的形成于半导体基板1的各元件的配置。如果沿着图17中的xviii－xviii虚线将像素10d切断并展开，则能得到图18所示的截面。
255.在第4实施方式中，与第2实施方式及第3实施方式不同，设有1个光电变换层。光电变换层呈现对于光的灵敏度。具体而言，光电变换层呈现对于绿色(g)的波长域的光的灵敏度。
256.在第4实施方式中，与第2实施方式及第3实施方式不同，在半导体基板1内层叠有两个光电二极管。在典型例中，这两个光电二极管对没有被上述光电变换层吸收的波长域的光进行光电变换。此外，在典型例中，这两个光电二极管对相互不同颜色的波长域的光进行光电变换。具体而言，光电二极管27x对红色(r)的波长域的光进行光电变换。光电二极管27z对蓝色(b)的波长域的光进行光电变换。
257.这样，在第4实施方式中，通过1个光电变换层和两个光电二极管，得到对于相互不同的3个颜色的波长域的光的灵敏度。该结构无需使用滤色器就能够实现。
258.以下，对第4实施方式详细地进行说明。
259.如图16所示，像素10d与第2实施方式同样，具备第2组合memy。另一方面，像素10d与第2实施方式及第3实施方式不同，具备第1组合pdx及第3组合pdz。
260.第1组合pdx与第1组合memx同样，具备信号检测电路60x。另一方面，第1组合pdx与第1组合memx不同，具备光电二极管27x及传送晶体管28x。
261.第3组合pdz与第3组合memz同样，具备信号检测电路60z。另一方面，第3组合pdz与第3组合memz不同，具备光电二极管27z及传送晶体管28z。
262.在本实施方式中，依次层叠有绝缘层71、绝缘层70、半导体基板1、光电变换部12y、绝缘层31y和微透镜30。具体而言，它们在半导体基板1的厚度方向上层叠。
263.光电二极管27x及光电二极管27z设置在半导体基板1内。具体而言，光电二极管27x及光电二极管27z在半导体基板1内层叠。具体而言，它们在半导体基板1的厚度方向上层叠。更具体地讲，光电二极管27x设置于半导体基板1的能够对红色(r)的波长域的光进行光电变换的深度。光电二极管27z设置于半导体基板1的能够对蓝色(b)的波长域的光进行光电变换的深度。
264.光电二极管27x及光电二极管27z呈现对于光的灵敏度。具体而言，光电二极管27x及27z对没有被光电变换部12y吸收的波长域的光进行光电变换。更具体地讲，光电二极管27x对红色(r)的波长域的光进行光电变换。光电二极管27z对蓝色(b)的波长域的光进行光电变换。
265.如果对光电二极管27x照射光，则在光电二极管27x中产生电荷。所产生的电荷在光电二极管27x中被积蓄为信号电荷。在本实施方式中，信号电荷是负电荷。具体而言，信号电荷是电子。光电二极管27x是n型的杂质层。
266.传送晶体管28x设置于半导体基板1。具体而言，传送晶体管28x设置于第2主面1b。
267.如果对光电二极管27z照射光，则在光电二极管27z中产生电荷。所产生的电荷在光电二极管27z中被积蓄为信号电荷。
268.传送晶体管28z设置于半导体基板1。具体而言，传送晶体管28z设置于第2主面1b。
269.传送晶体管28x及传送晶体管28z是mosfet。具体而言，传送晶体管28x及传送晶体管28z是n沟道mosfet。
270.传送晶体管28x将积蓄在光电二极管27x中的信号电荷传送至电荷积蓄区域fdx。在第4实施方式中，与第2实施方式及第3实施方式同样，电荷积蓄区域fdx是作为第1晶体管的复位晶体管26x的源极及漏极中的一方即第1扩散区域67n。
271.传送晶体管28z将积蓄在光电二极管27z中的信号电荷传送至电荷积蓄区域fdz。在第4实施方式中，与第2实施方式及第3实施方式同样，电荷积蓄区域fdz是作为第1晶体管的复位晶体管26z的源极及漏极中的一方即第1扩散区域67n。
272.在传送晶体管28x的栅极电极28ex上，连接有与垂直扫描电路52连接的传送信号线49x。传送信号线49x与地址信号线44x同样按多个像素10d的每个行设置。垂直扫描电路52通过将对传送晶体管28x的导通及截止进行控制的传送信号经由传送信号线49x施加到传送晶体管28x的栅极电极28ex，能够使传送晶体管28x导通。通过传送晶体管28x被导通，积蓄在光电二极管27x中的信号电荷被传送至电荷积蓄区域fdx。
273.在传送晶体管28z的栅极电极28ez上，连接有与垂直扫描电路52连接的传送信号线49z。传送信号线49z与地址信号线44z同样按多个像素10d的每个行设置。垂直扫描电路52通过将对传送晶体管28z的导通及截止进行控制的传送信号经由传送信号线49z施加到传送晶体管28z的栅极电极28ez，能够使传送晶体管28z导通。通过传送晶体管28z被导通，积蓄在光电二极管27z中的信号电荷被传送至电荷积蓄区域fdz。
274.(第5实施方式)
275.图19是表示像素10e的例示性的电路结构的图。在图21中示意地表示像素10e的器件构造的一例。图20示意地表示将图21所示的像素10e沿着半导体基板1的法线方向观察时
的形成于半导体基板1的各元件的配置。如果沿着图20中的xxi－xxi虚线将像素10e切断并展开，则能得到图21所示的截面。
276.在第5实施方式中，光电变换部12包括像素电极13、光电变换层叠体29和对置电极15。
277.电介质层32的第1平膜部32a、像素电极13及绝缘层17a、光电变换层叠体29及绝缘层17b和对置电极15依次被层叠。具体而言，它们在半导体基板1的厚度方向上层叠。
278.在图22中表示光电变换层叠体29的结构。如图22所示，光电变换层叠体29具有氧化物半导体层11a及光电变换层14。具体而言，在光电变换层叠体29中，从像素电极13朝向对置电极15依次层叠有氧化物半导体层11a及光电变换层14。氧化物半导体层11a与光电变换层14相接。
279.氧化物半导体层11a例如含有从由铟氧化物、镓氧化物、锌氧化物及锡氧化物构成的组中选择的至少1种。
280.像素电极13具有相互分离的积蓄电极13a及读出电极13b。具体而言，积蓄电极13a和读出电极13b隔着绝缘层17a分离。
281.在绝缘层17a内，除了积蓄电极13a及读出电极13以外，还设有连接部19a、连接部19b、衬垫部18a和衬垫部18b。
282.绝缘层17b设置在绝缘层17a上。在绝缘层17b设有贯通孔。
283.氧化物半导体层11a的一部分进入到绝缘层17b的贯通孔中，与读出电极13b接触。氧化物半导体层11a的另一部分在平面图中不与积蓄电极13a重复的区域中与绝缘层17b相接。氧化物半导体层11a的再另一部分在平面图中与积蓄电极13a重复的区域中与绝缘层17b相接。
284.积蓄电极13a和衬垫部18a经由连接部19a电连接。读出电极13b和贯通电极81依次经由连接部19b及衬垫部18b被电连接。
285.在本实施方式中，垂直扫描电路52连接于像素电极电源线41。能够从垂直扫描电路52经由像素电极电源线41向积蓄电极13a施加电压。此外，能够从垂直扫描电路52经由对置电极电源线21向对置电极15施加电压。
286.在本实施方式中，通过对置电极15的电压及积蓄电极13a的电压的调整，实现积蓄期间及传送期间。在积蓄期间，由光电变换层14生成的电荷被积蓄电极13a吸引，停留在氧化物半导体层11a等。在积蓄期间，这样将电荷积蓄到氧化物半导体层11a等中。在传送期间，氧化物半导体层11a等中的电荷经由读出电极13b及贯通电极81被传送至电荷积蓄区域fd。
287.在一具体例中，在积蓄期间之后且传送期间之前，通过复位控制将电荷积蓄区域fd的电位复位。
288.也可以在平面图中的积蓄电极13a与读出电极13b之间，设置与积蓄电极13a及读出电极13b分离的传送控制用电极。如果将传送控制用电极的电压与对置电极15的电压及积蓄电极13a的电压一起调整，则在积蓄期间容易防止由光电变换层14生成的电荷朝向读出电极13b移动。
289.在绝缘层31内设有遮光膜39。遮光膜39以在平面图中与读出电极13b重复的方式设置。根据遮光膜39，能够抑制光电变换层14的在平面图中与读出电极13b重复的部分的光
电变换。由此，容易将全部像素一齐复位，容易实现全局快门功能。
290.如图23所示，光电变换层叠体29也可以除了氧化物半导体层11a及光电变换层14以外还具有氧化膜11b。具体而言，在图23的例子中，在光电变换层叠体29中，从像素电极13朝向对置电极15依次层叠有氧化物半导体层11a、氧化膜11b及光电变换层14。氧化物半导体层11a与氧化膜11b相接。氧化膜11b与光电变换层14相接。氧化膜11b能够使氧化物半导体层11a稳定。在该例中，氧化膜11b充分薄。因此，能够通过沟槽效应使电荷经由氧化膜11b移动。
291.氧化膜11b例如包括沟槽氧化膜及金属氧化物中的至少一方。沟槽氧化膜例如含有从由sio
x
、sion、sioc及aloy构成的组中选择的至少1种。金属氧化物例如包括从由氧化钽、氧化钛、氧化钒、氧化铌、氧化钨、氧化锆、氧化铪、氧化钪、氧化钇、氧化镧、氧化镓及氧化镁构成的组中选择的至少1种。
292.本实施方式的技术能够应用于前面说明的全部的实施方式。
293.如以上说明，根据本公开的实施方式，能够抑制由漏电流带来的影响，所以能提供能够以高画质进行摄像的摄像装置。
294.在上述实施方式中，列举背面照射型摄像装置为例进行了说明。但是，本公开也能够应用于表面照射型摄像装置。
295.产业上的可利用性
296.根据本公开的实施方式，提供抑制由漏电流带来的影响而能够以高画质进行摄像的摄像装置。本公开的摄像装置例如对于图像传感器、数字相机等是有用的。本公开的摄像装置能够利用于医疗用相机、机器人用相机、安全相机、搭载在车辆上使用的相机等。
297.标号说明
298.1 半导体基板
299.1a、1b 主面
300.1i 杂质区域
301.10、10a、10b、10c、10d、10e 像素
302.12、12x、12y、12z 光电变换部
303.13、13x、13y、13z 像素电极
304.13a 积蓄电极
305.13b 读出电极
306.14、14x、14y、14z 光电变换层
307.15、15x、15y、15z 对置电极
308.17a、17b、31、70、71 绝缘层
309.21 对置电极电源线
310.22、22x、22y、22z 信号检测晶体管
311.24、24x、24y、24z 地址晶体管
312.26、26x、26y、26z 复位晶体管
313.22e、22ex、22ey、22ez、24e、24ex、24ey、24ez、26e、26ex、26ey、26ez 栅极电极
314.26w 栅极布线
315.26m、83 电气路径
316.27x、27y、27z 光电二极管
317.28x、28y、28z 传送晶体管
318.29 光电变换层叠体
319.30 微透镜
320.32 电介质层
321.33 固定电荷层
322.32a、33a 平膜部
323.32b、33b 筒状部
324.41 像素电极电源线
325.42 电源布线
326.44、44x、44y、44z 地址信号线
327.45、45x、45y、45z 垂直信号线
328.47、47x、47y、47z 复位信号线
329.48 电压线
330.52 垂直扫描电路
331.54 水平信号读出电路
332.56 控制电路
333.58 电压供给电路
334.60 信号检测电路
335.67n、68an、68bn、68cn、68dn 扩散区域
336.80 布线构造
337.80a、80b、80c 布线层
338.81 贯通电极
339.82 贯通孔
340.83c、83j、83k 部分
341.83s 线段
342.100 摄像装置
343.cp1、cp2、cp3 接触插塞
344.fd、fdx、fdy、fdz 电荷积蓄区域
345.memx、memy、memz、pdx、pdy、pdz 组合
346.r1 摄像区域
347.r2 周边区域