用于制造半导体装置的方法与流程

1.本发明实施例涉及一种具有热传导气隙结构的半导体装置及用于制造该装置的方法。


背景技术：

2.于半导体产业中，诸如晶体管、二极管、电阻、电容等各种电子构件的集成密度借由持续缩小最小特征尺寸而持续被改良。随着特征尺寸的减小，金属特征之间的距离也不断地减小。随着金属特征之间的距离减少，金属特征之间所产生的寄生电容增加，导致集成芯片较高的功率消耗和较大的电阻-电容(rc)时间延迟。为改善效能并降低金属特征之间的寄生电容，现已使用具有低介电(k)值的材料。然而，此类介质材料会遭遇到许多阻止介电常数进一步改良的加工问题。


技术实现要素：

3.根据本揭示的一些具体例，提供一种用于制造一半导体装置的方法，其包含下列步骤：制备一导电结构，其包括多个导电特征，其中相邻的两个导电特征彼此被对应的一个凹部所隔开；在该导电结构上保形地形成一热传导介质盖层；在该热传导介质盖层上保形地形成一介质涂层，该热传导介质盖层热导率(thermal conductivity)高于该介质涂层的热导率；将一牺牲材料填充至所述凹部中；使该牺牲材料凹陷，以在所述凹部中形成牺牲特征；在该介质涂层上方形成一撑持层以覆盖所述牺牲特征；及移除所述牺牲特征，以形成由该撑持层所覆盖的气隙。
4.根据本揭示的一些具体例，提供一种半导体装置，包括一导电结构、一间隔物结构及一互连层；该导电结构包括一第一导电特征及一第二导电特征；该间隔物结构经组配以将该第一导电特征及第二导电特征彼此隔开，且包括一第一介质间隔物层、一第二介质间隔物层及一撑持盖；第一介质间隔物层接触第一导电特征及第二导电特征的侧表面；该第二介质间隔物层保形地覆盖该第一介质间隔物层；该第一介质间隔物层的热导率高于该第二介质间隔物层的热导率；该撑持盖形成于该第二介质间隔物层上且与该第二介质间隔物层协作以界定一气隙，该气隙设置于该第一导电特征及第二导电特征之间；且互连层具有导电互连件，该导电互连件电气连接至第一及第二导电特征中的一者。
5.根据本揭示的一些具体例，提供一种半导体装置，包括一导电特征、一第一间隔物结构、一第二间隔物结构及一互连层；该第一间隔物结构及该第二间隔物结构借由该导电特征彼此隔开；该第一间隔物结构及第二间隔物结构的每一者包括一第一介质间隔物层、一第二介质间隔物层及一撑持盖；该第一介质间隔物层被形成为凹陷的形状；该第一介质间隔物的一部分接触该导电特征的一侧表面；该第二介质间隔物层保形地覆盖该第一介质间隔物层；该第一介质间隔物层的热导率高于该第二介质间隔物层的热导率；该撑持盖形成于该第二介质间隔物上且与该第二介质间隔物层协作以在其间界定一气隙；且互连层具有电气连接至导电特征的导电互连件。
附图说明
6.本揭示的态样自以下详细描述结合附图阅读时而被最佳地理解。要注意的是，遵循业界标准做法，各种特征并非按照比例绘制。事实上，各特征的尺寸可为了清楚论述而任意地被增大或减小。
7.图1为显示根据一些具体例的用于制造具有气隙的半导体装置的方法的流程图。
8.图2至图17为显示展示用于制造如图1所描绘具有气隙的半导体装置的方法的中间阶段的示意图。
9.图18为显示根据一些具体例的用于制造具有气隙的半导体装置的方法的流程图。
10.图19至图37为显示展示用于制造如图18中所描绘具有气隙的半导体装置的方法的中间阶段的示意图。
11.图38至图48为显示展示根据一些具体例的用于制造半导体装置的方法的中间阶段的示意图。
具体实施方式
12.较佳实施例之详细说明
13.以下揭示内容提供用于实现发明之不同特征的许多不同具体例或实施例。以下描述构件及排列的具体实施例以简化本揭示。当然这些实施例仅用以例示，且并未意图去进行限定。举例而言，下述内容中第一特征形成于一第二特征上方或之上(over or on)，可能包括所述第一特征及第二特征是直接接触的具体例，也可能包括其中有额外特征可形成于前述第一特征及第二特征之间，而使前述第一特征及第二特征可未直接接触的具体例。此外，本揭示可能会在各实施例中重复组件符号和/或字母。此重复是为了简洁及明确的目的，其本身并不表示所讨论的各种具体例及/或配置之间的关系。
14.此外，为便于描述，可在本文中使用诸如「顶部」、「在...上」、「在...的上方」、「在...上方」、「向下」等空间相对用语来描述如图中所示的一个组件或特征与另一(些)组件或特征的关系。除图形中描绘的方向外，空间相对用语意图包含组件在使用或操作中的不同方向。此外，装置可被转向(旋转90度或其他方向)，则其中所使用的空间相对叙词也同样依此来解释。
15.在半导体装置中设计气隙结构以加强金属特征的隔离于半导体制造领域中是已知的。因为空气具有最低的k值(k＝1)，已有一渐长趋势将气隙并入至半导体装置中以隔离金属特征并降低线到线电容和rc时间延迟。然而，气隙结构所形成的空缺区域可能会给予差的热导率。需要有用于提升具有气隙结构的半导体装置的热导率的改良方法。
16.同时，若穿孔台(via landing)因重叠位移而偏离，则可能观察到不良的穿孔对线的崩溃/漏损和依时性介质层击穿(tddb)的劣化。
17.图1显示根据一些具体例的用于制造半导体装置的方法100。图2至17显示在图1的方法100的各阶段期间的半导体装置200的示意图。方法100与半导体装置200将于以下共同地叙述。然而，于此方法100之前、之后或其间也可提供额外的步骤，且此处所述的一些步骤也可被其他步骤所取代或是被省略。相似地，半导体装置200中也可存在有其他的额外特征，且/或在其他具体例中存在的一些特征也可被取代或省略。
18.参照图1，方法100在方块102处开始，其中制备导电结构。参照图2至图5中所示的
实施例，于设置在基板10上方的第一互连层20上制备导电结构30。
19.特别参照图2中所示的实施例，在基板10上制备形成有至少一个导电互连件201(例如，导电穿孔接点)的第一互连层20。具体而言，于基板10之上设置形成有开口的介质层。介质层可由介质材料所制成，诸如氧化硅、以sioc为主的材料(例如sioch)、硼磷硅酸盐玻璃(bpsg)、未掺杂硅酸盐玻璃(usg)、氟掺杂硅酸盐玻璃(fsg)、高密度等离子(hdp氧化物、等离子增强teos(peteos)、氟掺杂氧化硅、碳掺杂氧化硅、多孔氧化硅、多孔碳掺杂氧化硅、有机聚合物或以硅为主的聚合物。在一些具体例中，氧化硅可形成自四乙基正硅酸盐(teos)。介质层可借由如半导体制造领域的技术人员所知的合适沉积制程(例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等或其组合，但不限于此)来形成于基板10上。第一导电材料被填充至该开口中，且接着进行平坦化处理(例如，化学机械平坦化(cmp))以在该开口中形成凹陷导电组件2011。金属盖层2012被沉积于凹陷导电组件2011上以形成至少一个导电互连件201，其具有与介质层的顶部表面水平齐平的顶部表面。因此于基板10上制备形成有至少一个导电互连件201的第一互连层20。至少一个导电互连件201包括凹陷导电组件2011及金属盖层2012。凹陷导电组件2011可具有介于至范围内的厚度。金属盖层2012可具有介于至范围内的厚度。
20.用于形成凹陷导电组件2011的第一导电材料可为例如铜(cu)、钴(co)、钌(ru)、钼(mo)、铬(cr)、钨(w)、锰(mn)、铑(rh)、铱(ir)、镍(ni)、钯(pd)、铂(pt)、银(ag)、金(au)、铝(al)或其合金。第一导电材料可提供为具有不同组成的多层，且可借由如在半导体制造领域中已知的合适制程(诸如无电解镀、电镀、溅镀沉积、pvd、cvd、ald等或其组合，但不限于此)来填充至该开口中。
21.虽然第一导电材料可为如上文所描述的合适金属或其合金，但本揭示的方法尤其适于使用铜。铜的无电解镀通常包括形成晶种层，随后进行自催化铜沉积。晶种层的材料的范例包括铜、镍、金、银、钯、铱、镍-钯-金(nipdau)及镍-金(niau)，但不限于此。晶种层可由半导体制造领域中已知的合适的制程来形成，诸如无电沉积、溅镀、cvd等或其组合，但不限于此。在填充铜等等至开口中之前，开口可内衬有可防止电迁移的阻障层2013。用于阻障层2013的材料的范例包括ru、mn、co、cr、氮化钛(tin)、钛钨(tiw)、钽(ta)、氮化钽(tan)、氮化钨(wn)及其组合。阻障层2013可借由合适的制程来沉积，例如cvd。
22.金属盖层2012由导电材料制成，其可为例如cu、co、ru、mo、cr、w、mn、rh、ir、ni、pd、pt、ag、au、al或其合金。应注意的是，用于形成金属盖层2012之导电材料应不同于用于形成凹陷导电组件2011之第一导电材料，以便在凹陷导电组件2011与随后形成于金属盖层2012上之金属层之间提供更好的界面粘着性。金属盖层2012可借由半导体制造领域中已知的合适制程(诸如pvd、cvd、ald等或其组合，但不限于此)来沉积于凹陷导电组件2011上。
23.在一些具体例中，基板10可为半导体基板，例如元素半导体或化合物半导体。元素半导体是由单种原子所构成，例如在元素周期表的iv族中的硅(si)或锗(ge)。化合物半导体是组成自二或更多个元素，诸如碳化硅(sic)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、砷化铟(inas)、锑化铟(insb)、硅锗(sige)、磷砷化镓(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、砷化镓铟(gainas)、磷化镓铟(gainp)、磷砷化镓铟(gainasp)等等。化合物半导体可具有梯度特征，其中所述梯度特征的组成从化合物半导体中一个位置的比例改变为另一个位置的另一比例。化合物半导体可形成于硅基板上方。化合物半导体可为应
变的。在一些具体例中，基板10可包括多层化合物半导体装置。或者，基板10可包括非半导体材料，诸如玻璃、熔融石英或氟化钙。再者，在一些具体例中，基板10可为绝缘体上半导体(semiconductor on insulator，soi)(例如绝缘体上硅锗(sgoi))。一般而言，绝缘体上半导体基板包含一层半导体材料，诸如磊晶硅(si)、锗(ge)、硅锗(sige)或其组合。如本领域中已知的，基板可掺杂p型掺杂物，诸如硼(b)、铝(al)、镓(ga)等等，或是也可掺杂n型掺杂物。在一些具体例中，基板10可包括掺杂磊晶层。浅沟槽隔离(sti)区(未显示)可形成于基板10中，以隔离有源区(其一被示意性地显示于图2，并以数字101标示)，诸如基板10中的集成电路装置的源极区或汲极区(未显示)。在一些具体例中，集成电路装置可基于实际应用而包括互补金属氧化物半导体(cmos)晶体管、平面或垂直多栅极晶体管(例如，finfet装置)、全环绕栅极装置(gaa)、电阻器、电容器、二极管、晶体管(例如，场效晶体管(fets))、互连件等等。此外，可形成延伸进入基板10之贯通-穿孔(through-vias，未显示)以电气连接位于基板10两相对侧的特征。
24.特别参照图3中所示的实施例，在第一互连层20上依序沉积胶层301、金属层303及掩模层305(例如，硬掩模层)。胶层301可由钽(ta)的氮化物、钛(ti)或其他合适金属制成，且可利用半导体制造领域已知的合适制程(诸如，pvd、cvd、ald等或其组合，但不限于此)来沉积于第一互连层20上。胶层301可提供对于第一互连层20及金属层303良好的粘着性，且可具有介于至范围内的厚度。金属层303是由导电材料制成，其可为例如cu、co、ru、mo、cr、w、mn、rh、ir、ni、pd、pt、ag、au、al或其合金，且可借由如在半导体制造领域中已知的合适制程(诸如pvd、cvd、ald等或其组合，但不限于此)来沉积于胶层301上。金属层303可具有介于至范围内的厚度。适合用于形成掩模层305的材料包括，例如：氧化硅、氮化硅、碳化硅、碳氧化硅(silicon oxycarbide)、氮氧化硅(silicon oxynitride)、碳氮化硅(silicon carbonitride)、碳氮氧化硅(silicon oxycarbonitride)、钴、钌、钨、氮化钛、氧化锆、氧化铝、氧化钇(yttrium oxide)、氮氧化铝、氧化铪、氧化铪锆(hafnium zirconium oxide)、氧化铪硅(hafnium silicon oxide)、氮氧化铪硅(hafnium silicon oxynitride)、氧化锆硅(zirconium silicon oxide)、氧化硅锆铪(hafnium zirconium silicon oxide)、氧化铪铝(hafnium aluminum oxide)、氮化铪铝(hafnium aluminum nitride)、氧化锆铝(zirconium aluminum oxide)、氧化镱(ytterbium oxide)、及其组合，但不限于此。掩模层305可借由如在半导体制造领域中已知的合适制程(诸如pvd、cvd、ald等或其组合，但不限于此)来沉积于金属层303上。
25.特别参照图4及图5中所示的实施例，掩模层305的图案化是使用如半导体制造领域的技术人员所知的光刻及光刻胶显影技术。举例而言，可借由193nm浸润式光刻或极紫外光(euv)光刻来图案化掩模层305。借由一个或多个蚀刻制程将形成于图案化掩模层305中的图案3051转移至金属层303及胶层301，以形成包括多个导电特征307(例如导电金属线)的导电结构30，两个导电特征借由对应的一个凹部309彼此隔开。用于形成导电特征307的蚀刻制程可使用蚀刻气体，借由反应性离子蚀刻(rie)、等离子蚀刻、深反应性离子蚀刻、原子层蚀刻等来实施，所述蚀刻气体诸如chf3、ch2f2、cf4、c4f8、c4f6、n2、ar、o2、nf3、co2、h2等，但不限于此。
26.接着，方法100进行至方块104，其中于导电结构上保形地形成热传导介质盖层。参
照图6中所示的实施例，导电结构30经受在其上沉积热传导介质材料，以在导电结构30上保形地形成热传导介质盖层40。热传导介质盖层40可对导电特征307提供良好粘着性。沉积可借由如半导体制造领域的技术人员所知的合适沉积制程来实施，例如pvd、cvd、等离子增强化学气相沉积(pecvd)、ald、等离子增强原子层沉积(peald)等等或其组合，但不限于此。适合用于形成热传导介质盖层40之热传导介质材料的范例包括氮化铝、氮化硼(例如六方氮化硼(h-bn))、石墨烯氧化物、钻石、碳化硅、碳氮化硅及其组合，但不限于此。热传导介质盖层40可具有介于至范围内的厚度。
27.接着，方法100进行至方块106，其中介质涂层是经保形地形成以覆盖该热传导介质盖层。参照图7中所示的实施例，低k介质材料沉积在该热传导介质盖层40上，以保形地形成覆盖该热传导介质盖层40的介质涂层50。介质涂层50可对热传导介质盖层40提供良好的粘着性。
28.热传导介质盖层40的热导率高于介质涂层50的热导率。在一些具体例中，热传导介质盖层40的热导率与介质涂层50的热导率的比值为至少10。
29.用于形成介质涂层50的沉积可借由如半导体制造领域的技术人员所知的合适沉积制程来实施，例如，pvd、cvd、pecvd、ald、peald等或其组合，但不限于此。适用于形成介质涂层50的低k介质材料的范例包含铝化合物(例如氮化铝、氮氧化铝、氧化铝等)、硅化合物(例如氧化硅、碳氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅等)及其组合，但不限于此。介质涂层50可具有介于至范围内的厚度。
30.接着，方法100进行至方块108，其中在凹陷结构中形成牺牲特征。参照图8及图9中所示的实施例，多个牺牲特征601形成于凹部309中，使得每一个牺牲特征601具有低于每一个导电特征307的顶部表面的顶部表面。具体而言，将牺牲材料填入凹部309中，以形成覆盖介质涂层50的牺牲层60。接着使牺牲层60凹陷以在凹部309中形成牺牲特征601。牺牲材料可借由合适方法(诸如ald、cvd、分子层沉积(mld)、旋转涂布沉积等或其组合，但不限于此)填充至凹部309中。牺牲材料为牺牲聚合物，其范例包括聚乳酸、聚己内酯、聚脲、聚(甲基丙烯酸甲酯)、聚(环氧乙烷)及其组合，但不限于此。使牺牲层60凹陷可借由热凹陷处理、回蚀刻处理或其组合进行。上述热凹陷处理可在介于200℃至400℃的退火温度范围内实施介于5分钟至40分钟范围内的退火时段。回蚀刻处理可借由合适的非等向性蚀刻(例如非等向性干蚀刻，但不限于此)在室温下实施介于10秒至约300秒范围内的时段。牺牲特征601的高度可借由调整用于热凹陷处理或回蚀刻处理的操作参数来控制。在一些具体例中，牺牲特征601的高度是从介质涂层50底部的顶部表面至导电特征307的顶部表面的高度的0.1至0.9倍。在一些具体例中，牺牲特征601的高度可在至范围内。
31.接着，方法100进行至方块110，其中形成撑持层。参照图10中所示的实施例，低k介质材料被保形地沉积于介质涂层50上以形成多孔的撑持层70，使得牺牲特征601可在热处理或紫外光处理之后借由汽化(vaporizing)及穿过撑持层70来除气而被去除(将进一步描述如下)。撑持层70延伸至凹部309中以覆盖牺牲特征601。借由控制形成撑持层70的沉积参数，例如使用在低温及/或低功率产生的等离子，或调整形成撑持层70的前驱物的比值，可产生撑持层70的孔隙度。撑持层70的孔隙度可介于约0.1％至40％的范围内。形成撑持层70的沉积可借由半导体制造领域的技术人员所知的合适沉积制程来实施，例如，pvd、cvd、
ald、pecvd、peald或其组合，但不限于此。适合用于形成撑持层70的低k介质材料的范例包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅及其组合，但不限于此。撑持层70可具有介于至范围内的厚度，且经组配为包括延伸进入凹部309的多个撑持盖701。依据形成撑持层70的操作参数，撑持盖701的底部可形成为平面、凹面或凸面。
32.接着，方法100进行至方块112，其中移除牺牲特征。参照图10及图11中所示的实施例，移除牺牲特征601以便形成由撑持层70覆盖的气隙80。在一些具体例中，可采用热处理、紫外光处理或其组合移除牺牲特征601。在一些具体例中，可借由在300℃至400℃范围内的温度下持续10秒至10分钟范围内的时段的热处理来去除，以允许牺牲特征601汽化并穿过撑持层70来除气，以移除牺牲特征601。当热处理在低于300℃的温度下实施时，牺牲特征601可能会移除得不充分。另一方面，当热处理在高于400℃的温度下实施时，涉及后段制程(beol)的其他材料可能会受到不利影响。此外，当实施热处理的少于10秒的时段时，牺牲特征601的残留物可能会保留在凹部309中，而导致颗粒问题。另一方面，当热处理在大于10分钟的时段实施时，热处理将不具成本效益。在一些具体例中，可借由在介于10mj/cm2至100mj/cm2范围内的紫外光曝光能量密度下持续10秒至10分钟范围内的时段进行紫外光处理来移除牺牲特征601。当在低于10mj/cm2的紫外光曝光能量密度下实施紫外光处理时，牺牲特征601的残留物可能会保留在凹部309中，而导致颗粒问题。另一方面，当在高于100mj/cm2的紫外光曝光能量密度下实施紫外光处理时，围绕牺牲特征601的其他材料可能会受损。此外，当紫外光处理实行小于10秒的时段时，牺牲特征601的残留物可能会保留在凹部309中，而导致颗粒问题。另一方面，当紫外光处理历时大于10分钟的时段时，紫外光处理将不具成本效益。
33.在一些具体例中，由此形成的每一个气隙80的顶部表面低于每一个导电特征307的顶部表面。在一些具体例中，每一个气隙80的高度是从介质涂层50底部的顶部表面至导电特征307的顶部表面的高度的0.1至0.9倍。在一些具体例中，每一个气隙80具有范围介于至的高度。依据热传导介质盖层40及介质涂层50的厚度，每一个气隙80的底部可或可不与胶层301的顶部表面共平面。在一些具体例中，每一个气隙80的顶部宽度大于其底部宽度。
34.接着，方法100进行至方块114，其中于该撑持层上形成介质被覆层。参照图11及图12中所示的实施例，低k介质材料借由如半导体制造领域的技术人员所知的合适沉积方法，诸如cvd、ald、pecvd、peald、旋转涂布沉积等或其组合，沉积于撑持层70上以于撑持层70上形成介质被覆层90。介质被覆层90包括延伸进入凹部309的多个介质凸伸特征901。用于形成介质被覆层90的低k介质材料的范例为sicoh，其为含有硅(si)、碳(c)、氧(o)及氢(h)原子的介质材料。介质被覆层90对于撑持层70具有良好的粘着力。
35.接着，方法100进行至方块116，其中介质被覆层受到平坦化。参照图12及图13中所示的实施例，介质被覆层90经受如半导体制造领域的技术人员所知的合适平坦化制程，诸如cmp，以移除介质被覆层90的一部分、撑持层70的一部分及导电结构30的一部分以暴露介质凸伸特征901及导电特征307，且允许半导体装置200形成有实质上平坦的顶部表面，其中介质凸伸特征901的顶部表面与导电特征307的顶部表面水平齐平。介质凸伸特征901分别被撑持盖701保形地覆盖，且气隙80分别被撑持盖701覆盖。热传导介质盖层40及介质涂层
50的部分也借由平坦化制程而被移除，以分别形成第一介质间隔物层401及第二介质间隔物层501。每一个第一介质间隔物层401、对应的一个第二介质间隔物层501及对应的一个撑持盖701构成一个间隔物结构。第一介质间隔物层401的热导率高于第二介质间隔物层501的热导率，且保形地覆盖导电特征307的侧表面。该第二介质间隔物层501保形地覆盖该第一介质间隔物层401。撑持盖701分别形成于第二介质间隔物层501上且分别与第二介质间隔物层501协作，以界定气隙80。每个气隙80由对应的一个第二介质间隔物层501和对应的一个撑持盖701的底部所界定。
36.接着，方法100进行至方块118，其中沉积第一蚀刻停止层。参照图14中所示的实施例，第一蚀刻停止层103借由如半导体制造领域的技术人员所知的合适沉积方法(诸如pvd、cvd、ald、pecvd、peald等或其组合)来沉积，以覆盖介质凸伸特征901及导电特征307。第一蚀刻停止层103为热传导的，且可具有介于至的范围内的厚度。第一蚀刻停止层103是由热传导介质材料制成，热传导介质材料的范例包括氮化铝、氮化硼(例如，h-bn)、石墨烯氧化物、钻石、碳化硅、碳氮化硅及其组合，但不限于此。
37.接着，方法100进行至方块120，其中沉积第二蚀刻停止层。参照图15中所示的实施例，第二蚀刻停止层105借由对于如半导体制造领域的技术人员所知的合适沉积方法(诸如pvd、cvd、ald、pecvd、peald等或其组合)来沉积于第一蚀刻停止层103上。第二蚀刻停止层105可具有介于至范围内的厚度。第一蚀刻停止层103的热导率高于第二蚀刻停止层105的热导率。第二蚀刻停止层105可由铝化合物(例如氮化铝、氮氧化铝、氧化铝等)、硅化合物(例如氧化硅、碳氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅等)或其组合制成，但不限于此。
38.接着，方法100进行至方块122，其中于第二蚀刻停止层上形成图案化介质层。参照图16中所示的实施例，通过如半导体制造领域的技术人员所知的合适沉积方法(诸如pvd、cvd、ald、pecvd、peald等或其组合)，在第二蚀刻停止层105上沉积低k介质层。适合用于形成低k介质层的低介电常数材料的范例包含氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅及其组合，但不限于此。借由通过图案化掩模层(未显示)的图案化开口的蚀刻制程，将该低k介质层图案化，以形成具有通孔1071的图案化介质层107。
39.接着，方法100进行至方块124，其中移除部分第一蚀刻停止层及部分第二蚀刻停止层。参照图16中所示的实施例，借由一或多个蚀刻制程来进一步图案化第二蚀刻停止层105及第一蚀刻停止层103，以移除自通孔1071暴露的部分第一蚀刻停止层103及第二蚀刻停止层105，以便自通孔1071暴露对应的一个导电特征307。
40.接着，方法100进行至方块126，其中在通孔中形成导电互连件。参照图17中所示的实施例，将导电材料填充至通孔1071中以形成导电互连件109，该导电互连件109电气连接至对应的一个导电特征307。关于形成导电互连件109的细节与关于上文参照图2所描述的形成凹陷导电组件2011的那些细节相同或类似。另外，类似于上述参照图2所描述的内容，在将铜等填充至通孔1071中之前，通孔1071可内衬有可防止电迁移的阻障层1091。
41.参照图17中所示的实施例，在半导体装置200中，气隙80形成于导电特征307之间，且由低k介质材料形成的第二介质间隔物层501侧向覆盖导电特征307。由此制造的半导体装置200可提供相对低的电容。此外，导电特征307被第一介质间隔物层401及第一蚀刻停止层103覆盖，这两层皆由具有相对高的热导率的介质材料制成，因此半导体装置200可具有
良好的电迁移抗性。
42.图18显示根据一些具体例的用于制造半导体装置的方法300。图19至图37显示在图18的方法300的各阶段期间的半导体装置400的示意图。方法300与半导体装置400将于以下共同地叙述。然而，于此方法300之前、之后或其间也可提供额外的步骤，且此处所述的一些步骤也可被其他步骤所取代或是被省略。相似地，半导体装置400中也可存在有其他的额外特征，且/或在其他具体例中存在的一些特征也可被取代或省略。
43.参照图18，方法300在方块302处开始，其中制备导电结构。请参照图19至图22中所示的实施例，于设置在基板10上的第一互连层20上方制备导电结构30。关于制备导电结构30的细节与以上参照图2至图5所描述的那些细节相同或类似。
44.接着，方法300进行至方块304，其中于该导电结构上保形地形成热传导介质盖层。参照图23中所示的实施例，导电结构30经受在其上沉积热传导介质材料，以在导电结构30上保形地形成热传导介质盖层40。关于保形地形成热传导介质盖层40的细节与以上参照图6所描述的那些细节相同或类似。
45.接着，方法300进行至方块306，其中介质涂层经保形地形成以覆盖该热传导介质盖层。参照图24中所示的实施例，低k介质材料沉积在该热传导介质盖层40上，以保形地形成覆盖该热传导介质盖层40的介质涂层50。关于保形地形成介质涂层50的细节与以上参照图7所描述的那些细节相同或类似。
46.接着，方法300进行至方块308，其中在凹部中形成多个牺牲特征。参照图25及图26中所示的实施例，多个牺牲特征601形成于凹部309中，使得每一个牺牲特征601具有低于每一个导电特征307的顶部表面的顶部表面。关于形成牺牲特征601的细节与以上参照图8及图9所描述的那些细节相同或类似。
47.接着，方法300进行至方块310，其中形成撑持层。参照图27中所示的实施例，低k介质材料被保形地沉积于介质涂层50上以形成撑持层70。关于形成撑持层70的细节与以上参照图10所描述的那些细节相同或类似。
48.接着，方法300进行至方块312，其中移除牺牲特征。参照图27及图28中所示的实施例，移除牺牲特征601以便形成由撑持层70覆盖的气隙80。关于形成气隙80的细节与以上参照图10及图11所描述的那些细节相同或类似。
49.接着，方法300进行至方块314，其中于该撑持层上形成介质被覆层。参照图29中所示的实施例，低k介质材料沉积于撑持层70上以于该撑持层70上形成介质被覆层90。关于形成介质被覆层90的细节与以上参照图12所描述的那些细节相同或类似。介质被覆层90包括多个凸伸特征901。
50.接着，方法300接着进行至方块316，其中介质被覆层受到平坦化。参照图29及图30中所示的实施例，介质被覆层90经受如半导体制造领域的技术人员所知的合适平坦化制程，诸如cmp，以移除介质被覆层90的一部分、撑持层70的一部分及导电结构30的一部分以暴露介质凸伸特征901及导电特征307，且允许半导体装置400形成有实质上平坦的顶部表面，其中介质凸伸特征901的顶部表面与导电特征307的顶部表面水平齐平。介质凸伸特征901分别被撑持盖701保形地覆盖，且气隙80分别被撑持盖701覆盖。
51.接着，方法300进行至方块318，其中于导电特征上选择性地沉积阻挡层。参照图31中所示的实施例，借由如半导体制造领域的技术人员所知的合适沉积方法，例如cvd、旋转
涂布沉积、浸渍沉积等或其组合，阻挡层111被选择性地沉积于导电特征307上，以允许介质凸伸特征901自阻挡层111暴露。在一些具体例中，阻挡层111由抑制剂制成，诸如自组装单层(self-assembling monolayer,sam)材料，其包括含有氮(n)、磷(p)、硫(s)或硅(si)的头端基。包括含氮头端基的sam材料的范例包括辛胺、十八烷胺等，但不限于此。包括含磷头端基的sam材料的范例包括辛基膦酸、十八烷基膦酸等，但不限于此。包括含硫头端基的sam材料的范例包括1-辛烷硫醇、1-十八烷硫醇等，但不限于此。包括含硅头端基的sam材料的范例包括三乙氧基(辛基)硅烷、三甲氧基(十八烷基)硅烷等，但不限于此。sam的头端基用作为选择性地接合至导电特征307的表面的锚。在一些具体例中，sam的头端基可包含硝酸盐、磷酸盐、硫酸盐或以硅烷为主的材料。在一些具体例中，sam更包含尾端基，其连接至头端基且含有有机链，诸如chx等。图案化阻挡层111可具有介于至范围内的厚度。
52.接着，方法300进行至方块320，其中于介质凸伸特征上选择性地形成保护层。参照图32中所示的实施例，借由如半导体制造领域的技术人员所知的合适沉积方法(诸如cvd、pvd、ald、旋转涂布沉积、无电解镀等或其组合)，在介质凸伸特征901上沉积具有优越蚀刻选择性的介质材料，以形成覆盖介质凸伸特征901的保护层113。保护层113可具有介于至范围内的厚度。用于形成保护层113的介质材料包含铝、锆(zr)、钇(y)、铪(hf)或钛的氧化物、氮化物或碳化物或是其复合材料，但不限于此。
53.接着，方法300进行至方块322，其中移除阻挡层。参照图33中所示的实施例，借由加热、等离子或湿式化学处理而自导电特征307移除阻挡层111。具体而言，在加热、等离子或湿式化学处理之后，移除阻挡层111的尾端基，且sam材料的头端基保留于导电特征307上以形成稳定相而作为覆盖导电特征307的盖层。
54.接着，方法300进行至方块324，其中沉积第一蚀刻停止层。参照图34中所示的实施例，第一蚀刻停止层103借由如半导体制造领域的技术人员所知的合适沉积方法(诸如pvd、cvd、ald、pecvd、peald等或其组合)来沉积，以覆盖保护层113及导电特征307。第一蚀刻停止层103为热传导的，且可具有介于至范围内的厚度。第一蚀刻停止层103是由热传导介质材料制成，所述热传导介质材料包括氮化铝、氮化硼(例如，h-bn)、石墨烯氧化物、钻石、碳化硅、碳氮化硅或其组合，但不限于此。
55.接着，方法300进行至方块326，其中沉积第二蚀刻停止层。参照图35中所示的实施例，第二蚀刻停止层105借由对于如半导体制造领域的技术人员所知的合适沉积方法，诸如pvd、cvd、ald、pecvd、peald等或其组合来沉积于第一蚀刻停止层103上，以形成包括第一蚀刻停止层103及第二蚀刻停止层105的蚀刻停止层结构。第二蚀刻停止层105可具有介于至范围内的厚度。第一蚀刻停止层103的热导率高于第二蚀刻停止层105的热导率。第二蚀刻停止层105可由铝化合物(例如氮化铝、氮氧化铝、氧化铝等)、硅化合物(例如氧化硅、碳氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅等)或其组合制成，但不限于此。
56.接着，方法300进行至方块328，其中于第二蚀刻停止层上形成图案化介质层。参照图36中所示的实施例，通过如半导体制造领域的技术人员所知的合适沉积方法(诸如pvd、cvd、ald、pecvd、peald等或其组合)，在第二蚀刻停止层105上沉积低k介质层。适合用于形成低k介质层的低介电常数材料的范例包含氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅及其组合，但不限于此。借由通过图案化掩模层(未显示)的图案化开
口的蚀刻制程以图案化低k介质层，以形成具有通孔1071的图案化介质层107。
57.接着，方法300进行至方块330，其中移除部分第一蚀刻停止层及部分第二蚀刻停止层。参照图36中所示的实施例，借由一或多个蚀刻制程来进一步图案化第二蚀刻停止层105及第一蚀刻停止层103，以移除自通孔1071暴露的部分第一蚀刻停止层103及第二蚀刻停止层105，以便自通孔1071暴露对应的一个导电特征307，同时由保护层113覆盖介质凸伸特征901。
58.接着，方法300进行至方块332，其中在通孔中形成导电互连件。参照图37中所示的实施例，将导电材料填充至通孔1071中以分别形成导电互连件109，该导电互连件109电气连接至对应的一个导电特征307。关于导电互连件109的形成细节与以上参照图17所描述的那些细节相同或类似。
59.参照图37中所示的实施例，除上文参照图17描述的半导体装置200的优点外，在半导体装置400中，介质凸伸特征901也被由具有优越蚀刻选择性的介质材料制成的保护层113覆盖。在图案化介质层107的通孔1071的形成期间，介质凸伸特征901将不会受损。可靠性问题(诸如依时性介质层击穿(tddb)及金属漏损的劣化)在导电互连件109形成于通孔1071中后可被防止。
60.参照图38至图48，在根据一些具体例的用于制造半导体装置的方法中，制备形成有至少一个第一导电组件11(例如导电穿孔接点)的介质层1(例如，介质氧化硅层)。在介质层1上依序沉积胶层2、金属层3及掩模层4(例如，硬掩模层)。利用如半导体制造领域的技术人员所知的光刻和光刻胶显影技术来图案化掩模层4。接着，借由一或多个蚀刻制程将形成于图案化掩模层4中的图案转移至金属层3及胶层2，以形成包含多个导电特征51(例如，导电金属线)的导电结构5。将介质盖层6保形地沉积于导电结构5上。接着将第一低k介质材料填入由介质盖层6界定的空隙中，并进一步沉积于介质盖层6上，以形成第一低k介质层7。接着，实施化学机械平坦化(cmp)以得到半导体装置，其包括导电特征51和多个低k介质间隔物71以将所述导电特征51彼此隔离。半导体装置具有大致上平坦的顶部表面，其中导电特征51的顶部表面与低k介质间隔物71的顶部表面水平齐平。于半导体装置的实质平坦顶部表面上依序沉积蚀刻停止层8及第二低k介质层9，接着通过图案化硬掩模(未显示)而经受一或多个蚀刻制程，以分别形成至少一个孔洞91，其允许至少一个导电特征51露出。将导电材料填充入该至少一个孔洞91以形成至少一个第二导电组件92(例如导电通路接点)，所述至少一个第二导电组件92分别与至少一个该导电特征51接触。
61.借由使用牺牲材料以形成牺牲特征601，可良好地控制气隙80在半导体装置200、400中的形成。此外，气隙80形成于导电特征307之间，且由低k介质材料形成的第二介质间隔物层501侧向覆盖导电特征307。由此制造的半导体装置200、400可提供相对低的电容。此外，导电特征307被第一介质间隔物层401及第一蚀刻停止层103覆盖，这两层皆由具有相对高的热导率的介质材料制成，因此半导体装置200、400可具有良好的电迁移抗性。此外，介质凸伸特征901被具有优越蚀刻选择性的介质材料所制成的保护层113覆盖。在图案化介质层107的通孔1071的形成期间，介质凸伸特征901将不会受损。可靠性问题(诸如，依时性介质层击穿(tddb)及金属漏损的劣化)在导电互连件109形成于通孔1071中后可被防止。
62.根据本揭示的一些具体例，一种用于制造一半导体装置的方法包括：制备一导电结构，其包括多个导电特征，其中相邻的两个导电特征彼此被对应的一凹部所隔开；在该导
电结构上保形地形成一热传导介质盖层；在该热传导介质盖层上保形地形成一介质涂层；将一牺牲材料填充至所述凹部中；使该牺牲材料凹陷，以在所述凹部中形成牺牲特征；在该介质涂层上方形成一撑持层以覆盖所述牺牲特征；及移除所述牺牲特征，以形成由该撑持层所覆盖的气隙。该热传导介质盖层的热导率高于该介质涂层的热导率。
63.根据本揭示的一些具体例，该方法进一步包括：移除形成于该导电结构上的撑持层的一部分，以暴露所述导电特征；形成一热传导蚀刻停止层，以覆盖所述导电特征；在该热传导蚀刻停止层上形成一图案化介质层，该图案化介质层具有一通孔；去除从该通孔暴露的该热传导蚀刻停止层的一部分，以便从该通孔暴露出所述导电特征中的一者；以及在该通孔中形成一导电互连件，以使得该导电互连件电气连接至所述导电特征中的该一者。
64.根据本揭示的一些具体例，在使该牺牲材料凹陷时，每一个所述牺牲特征具有一低于每一个导电特征的一顶部表面的顶部表面；并且在形成该撑持层时，该撑持层延伸进入所述凹部中以覆盖所述牺牲特征。
65.根据本揭示的一些具体例，该方法进一步包括：在移除所述牺牲特征以形成气隙之后，在该撑持层上形成一介质被覆层，该介质被覆层包括延伸进入所述凹部以覆盖该撑持层的多个凸伸特征；移除该介质被覆层的一部分、该撑持层的一部分及该导电结构的一部分，以暴露所述凸伸特征及所述导电特征；选择性地在所述经暴露的凸伸特征上形成一保护层；以及形成一蚀刻停止层结构，以覆盖所述导电特征及该保护层。
66.根据本揭示的一些具体例，该方法进一步包括：在选择性地形成该保护层之前，在经暴露的导电特征上选择性地沉积一阻挡层，以允许凸伸特征从该阻挡层暴露出来。
67.根据本揭示的一些具体例，该方法进一步包括：于选择性地形成该保护层之后与形成该蚀刻停止层结构之前，从所述导电特征移除该阻挡层。
68.根据本揭示的一些具体例，蚀刻停止层结构包括一热传导蚀刻停止层。
69.依据本揭示的一些具体例，热传导介质盖层和热传导蚀刻停止层是独立地由选自于以下的热传导介质材料制成：氮化铝、氮化硼、石墨烯氧化物、钻石、碳化硅、碳氮化硅或其组合。
70.根据本揭示的一些具体例，使该牺牲材料凹陷借由选自于热凹陷处理、回蚀刻处理或其组合的处理进行。
71.根据本揭示的一些具体例，移除该牺牲特征是通过选自于热处理、紫外光处理或其组合的处理来进行。
72.根据本揭示的一些具体例，一种半导体装置包括一导电结构、一间隔物结构及一互连层。该导电结构包括一第一导电特征及一第二导电特征。该间隔物结构经组配以将该第一及第二导电特征彼此隔开，且包括一第一介质间隔物层、一第二介质间隔物层及一撑持盖。第一介质间隔物层接触第一导电特征及第二导电特征的侧表面。该第二介质间隔物层保形地覆盖该第一介质间隔物层。该第一介质间隔物层的热导率高于该第二介质间隔物层的热导率。该撑持盖形成于该第二介质间隔物层上且与该第二介质间隔物层协作以界定一气隙，该气隙设置于该第一及第二导电特征之间。互连层具有导电互连件，该导电互连件电气连接至第一及第二导电特征中的一者。
73.根据本揭示的一些具体例，半导体装置进一步包括一蚀刻停止层结构，其设置于该间隔物结构及该导电结构上且暴露该第一及第二导电特征的一者。
74.根据本揭示的一些具体例，半导体装置进一步包括一凸伸特征，其设置于该蚀刻停止层结构之下，且借由该撑持盖与该气隙隔离。
75.根据本揭示的一些具体例，半导体装置进一步包括选择性地形成于该凸伸特征上及该蚀刻停止层结构下的保护层。
76.根据本揭示的一些具体例，该凸伸特征是被该撑持盖保形地覆盖。
77.根据本揭示的一些具体例，蚀刻停止层结构包括一设置在该间隔物结构及该导电结构上的第一蚀刻停止层以及一设置在该第一蚀刻停止层上的第二蚀刻停止层，该第一蚀刻停止层的热导率高于该第二蚀刻停止层的热导率。
78.根据本揭示的一些具体例，该第一介质间隔物层及该第一蚀刻停止层独立地由选自于氮化铝、氮化硼、石墨烯氧化物、钻石、碳化硅、碳氮化硅或其组合的热传导介质材料制成。
79.根据本揭示的一些具体例，一种半导体装置包括一导电特征、一第一间隔物结构、一第二间隔物结构及一互连层。该第一间隔物结构及该第二间隔物结构借由该导电特征彼此隔开。该第一及第二间隔物结构的每一者包括一第一介质间隔物层、一第二介质间隔物层及一撑持盖。该第一介质间隔物层被形成为凹陷的形状。该第一介质间隔物的一部分接触该导电特征的一侧表面。该第二介质间隔物层保形地覆盖该第一介质间隔物层。该第一介质间隔物层的热导率高于该第二介质间隔物层的热导率。该撑持盖形成于该第二介质间隔物上且与该第二介质间隔物层协作以在其间界定一气隙。互连层具有电气连接至导电特征的导电互连件。
80.根据本揭示的一些具体例，半导体装置进一步包括：一蚀刻停止层结构，其暴露出该导电特征且包括一设置在该第一及第二间隔物结构及该导电特征上的第一蚀刻停止层以及一设置在该第一蚀刻停止层上的第二蚀刻停止层，该第一蚀刻停止层的热导率高于该第二蚀刻停止层的热导率；以及一凸伸特征，其设置于该蚀刻停止层结构之下，且借由该撑持盖与该气隙隔离。
81.根据本揭示的一些具体例，半导体装置进一步包括选择性地形成于该凸伸特征上及该蚀刻停止层结构下的保护层。
82.上文概述若干具体例的特征，使得本领域技术人员可更佳地理解本揭示的态样。本领域技术人员应可理解到，他们可轻易地以本揭示作为基础来设计或修改以用于执行与本文介绍的具体例具有相同目的及/或实现相同优点的其它制程或结构。本领域技术人员也应可理解到，此类等效的构造并无悖离本揭示的精神和范畴，且他们能在不违背本揭示的精神和范畴之下，做各式各样的修改、取代和替换。