一种背照式硅基单光子雪崩二极管结构及光电探测器

1.本发明属于微电子光电器件技术领域，具体涉及一种背照式硅基单光子雪崩二极管结构及光电探测器。


背景技术：

2.雪崩二极管(single photon avalanche diode，简称spad)由于具有单光子水平的高灵敏度和超过100ps的高分辨率而受到越来越多的关注。最近，利用互补金属氧化物半导体(complementary metal oxide semiconductor，简称cmos)技术制备的spad已被用于各种领域，如荧光寿命成像显微镜、时间门控拉曼光谱、辐射测温，以及光探测器和测距雷达。在这些应用中，高灵敏度、高分辨率十分必要，因此高填充率、高探测效率的spad受到广泛关注。现有的spad采用一定的像素阵列可以实现spad的探测效果。
3.但是，由于大像素阵列受到器件性能的限制，导致现有的spad探测效率较差，且存在较高的暗计数率。


技术实现要素：

4.为了解决现有技术中所存在的上述问题，本发明提供了一种背照式硅基单光子雪崩二极管结构及光电探测器。本发明要解决的技术问题通过以下技术方案实现：
5.第一方面，本发明提供了一种背照式硅基单光子雪崩二极管结构，包括：
6.若干隔离结构，每一隔离结构包括：自下而上堆叠设置于所述p型外延层内的浅槽隔离层、隔离n阱和深槽隔离层；电极保护环，设置于所述布线层内，且靠近所述浅槽隔离层；
7.若干光源感应区，间隔分布于相邻所述隔离结构之间；其中，每个所述光源感应区包括：自下而上堆叠设置的有源p+层、有源区p阱、深n阱和n型埋层；p阱保护环，设置于所述有源p+层和所述有源区p阱两侧，且与所述浅槽隔离层和所述隔离n阱相接；所述深n阱，还设置于所述p阱保护环上、部分所述隔离n阱上，以及包裹最外侧的所述浅槽隔离层和所述隔离n阱；阳极电极，设置于所述有源p+层下方的所述布线层内；反射金属板，设置于与所述有源p+层相对的所述布线层内；
8.共享阴极包括：电极n阱，设置于所述p型外延层内，且与所述深n阱相接；阴极电极，设置于靠近所述电极n阱的所述布线层内。
9.在本发明一个实施例中，所述深n阱为逆行掺杂阱。
10.在本发明一个实施例中，所述有源区p阱的掺杂浓度高于所述p阱保护环的掺杂浓度。
11.在本发明一个实施例中，所述有源区p阱的结深小于所述p阱保护环的结深。
12.在本发明一个实施例中，所述有源p+层的宽度等于所述反射金属板宽度。
13.在本发明一个实施例中，若干光源感应区呈阵列分布，每相邻四个所述光源感应区的顶角围成区域中设置有所述共享阴极。
14.在本发明一个实施例中，每个所述光源感应区为圆角结构。
15.第二方面，本发明提供了一种光电探测器，包括阵列式分布的多个上述任一项所述的背照式硅基单光子雪崩二极管结构。
16.本发明的有益效果：
17.本发明提供的背照式硅基单光子雪崩二极管结构，基于兼容的高压cmos工艺，是一种新型结构，该结构可以保证二极管其具有较大的填充率，并且在较宽的光谱响应范围内具有高的探测效率，从而提高探测效率并且具有较低的暗计数率，具体地：隔离结构中的隔离n阱通过与光源感应区中的p阱保护环形成反向偏置的pn结结构，避免载流子漂移或隧穿形成的相邻光源感应区串扰；隔离结构中的电极保护环将浅槽隔离层界面处的电场峰值引入浅槽隔离层内部，这样可以有效降低浅槽隔离层表面的陷阱电荷在强场所用下导致的暗计数和后脉冲；n型埋层位于器件最接近表面的位置，为深n阱提供电子，避免p型外延层全耗尽导致的共享阴极位置电场增强。
18.以下将结合附图及对本发明做进一步详细说明。
附图说明
19.图1是本发明实施例提供的一种背照式硅基单光子雪崩二极管结构中的截面示意图；
20.图2是本发明实施例提供的一种背照式硅基单光子雪崩二极管结构中共享阴极的截面示意图；
21.图3是本发明实施例提供的一种背照式硅基单光子雪崩二极管结构的顶视图；
22.图4是本发明实施例提供的像素区在不同尺寸和间距下对应的填充率示意图；
23.图5(a)～图5(b)是本发明实施例提供的背照式硅基单光子雪崩二极管结构的电场分布及雪崩电离率分布示意图；
24.图6(a)～图6(b)是本发明实施例提供的背照式硅基单光子雪崩二极管结构中电极保护环在不同位置的电场分布示意图。
25.附图标记说明：
26.1-p型外延层；2-布线层；3-浅槽隔离层；4-隔离n阱；5-深槽隔离层；6-电极保护环；7-有源p+层；8-有源区p阱；9-深n阱；10-n型埋层；11-p阱保护环；12-阳极电极；13-反射金属板；14-电极n阱；15-阴极电极。
具体实施方式
27.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
28.针对传统spad较低探测效率以及高暗计数的问题，本发明实施例从提高探测概率和降低暗计数率两个方面同时进行考虑，提供了一种背照式硅基单光子雪崩二极管结构及光电探测器。
29.第一方面，请参见图1，本发明实施例提供了一种背照式硅基单光子雪崩二极管结构，包括：
30.p型外延层1和布线层2；
31.若干隔离结构，设置于p型外延层1和布线层2内；其中，每一隔离结构包括自下而上堆叠设置于p型外延层1内的浅槽隔离层3、隔离n阱4和深槽隔离层5；电极保护环6，设置于布线层1内，且靠近浅槽隔离层3；
32.若干光源感应区，设置于p型外延层1内和布线层2内，且间隔分布于相邻隔离结构之间；其中，每个光源感应区包括：自下而上堆叠设置的有源p+层7、有源区p阱8、深n阱9和n型埋层10；p阱保护环11，设置于有源p+层7和有源区p阱8两侧，且与浅槽隔离层3和隔离n阱4相接；深n阱9，还设置于p阱保护环8上、部分隔离n阱4上，以及包裹最外侧的浅槽隔离层3和隔离n阱4；阳极电极12，设置于有源p+层7下方的布线层1内；反射金属板13，设置于与有源p+层7相对的布线层2内；
33.共享阴极，设置于p型外延层内1和布线层2内；其中，共享阴极包括电极n阱14，设置于p型外延层1内，且与深n阱9相接；阴极电极15，设置于靠近电极n阱14的布线层2内。
34.本发明实施例p型外延层1为掺杂有磷、砷或锑的现成硅(si)基衬底，掺杂浓度约为5
×
10
15
cm-3
，将现成的si基衬底进行减薄形成本发明实施例需要的厚度作为p型外延层1；本发明实施例p型外延层1的掺杂浓度较低，耗尽区宽度较宽，有助于提高器件探测概率和光谱响应范围。
35.对于布线层2，其为具有电气特性的走线布局层，在这里并没有严格的要求，只需要满足走线布局要求即可。
36.本发明实施例中每个隔离结构中浅槽隔离层3、隔离n阱4和深槽隔离层5用于隔离两个相邻光源感应区，为了避免电学串扰，在两个相邻光源感应区之间形成pn结隔离，隔离n阱4在垂直方向上设置于浅槽隔离层3的上表面，深槽隔离层5在垂直方向上设置于隔离n阱4的上表面，在工艺实现中，优选，浅槽隔离层3为上窄下宽结构，且浅槽隔离层3上边的宽度等于隔离n阱4的宽度；深槽隔离层5为上宽下窄结构，且深槽隔离层5下边的宽度小于隔离n阱4的宽度；深槽隔离层5的宽度小于隔离n阱4的宽度，使得深槽隔离层5为光源感应区留出了足够的安全距离，可以防止蚀刻和填充过程造成的陷阱对暗计数率和后脉冲产生负面影响；
37.在浅槽隔离层3下方的布线层2内设置了电极保护环6，材质可以为多晶硅，可以将浅槽隔离层3界面处的电场峰值引入浅槽隔离层3内部，这样可以有效降低浅槽隔离层3表面的陷阱电荷在强场所用下导致的暗计数和后脉冲。
38.本发明实施例中有源p+层7设置于每个光源感应区的中心位置，有源区p阱8与有源p+层7中心重合，外径等于有源p+层7，有源区p阱8在垂直方向上设置于有源p+层7正上方；光源感应区的尺寸，以及光源感应区之间的间距对整个器件结构非常关键，合适的尺寸、间距可以保证较高的填充率，本发明实施例光源感应区的尺寸主要决定于有源p+层7的尺寸，因此在光源感应区制备过程中，可以预先设计好有源p+层7的尺寸，进而确定相邻光源感应区之间的间距，优选本发明实施中每个光源感应区为圆角结构，圆角结构可以为圆形、圆角正方形、圆角正八边形、圆角矩形、圆角六边形等，具体形状不限，该形状形成的外顶角为圆角，以避免曲率效应，以及避免尖角导致的电场峰值。比如有源p+层7可以选择为圆角正方形结构，对应有源p+层7的尺寸就是其正方形结构的边长的长度，在实验过程中优选有源p+层7的尺寸为2μm～6μm，相邻光源感应区之间的间距根据实际需要可以有不同的设计；
39.深n阱9设置于有源区p阱8上方，其是一种逆行掺杂阱，即掺杂浓度表面低，并随着掺杂深度不断增大，并且由于其浓度不断增大，使其耗尽区宽度变得更宽，进一步提高了器件探测概率和光谱响应范围；深n阱9为所有光源感应区所共享的，形成一整个连续的区域，在最外侧包裹着隔离结构中的浅槽隔离层3和隔离n阱4，与有源区p阱形成倍增主结，构成强电场，感知光子的到来；
40.n型埋层10设置于器件结构最接近表面的位置，n型埋层10为所有光源感应区所共享的，形成一整个连续的区域，与p型外延层1形成倍增主结，构成强电场，以感知光子的到来，从而为深n阱9提供偏置电压。由n型埋层10和p型外延层1构成雪崩倍增区，电场从p型外延层1指向n型埋层10，在高场吸收区范围内，主要由电子参与雪崩，电子雪崩电离率较高，可进一步提高量子效率，避免p型外延层1全耗尽导致共享阴极40处的电场增强；并且，本发明实施例n型埋层10的掺杂浓度较高，比如掺杂浓度为约5
×
10
18
cm-3
，可以为每个光源感应区提供较小的阴极串联电阻；
41.p阱保护环11包围光源感应区中的有源区p阱8和有源p+层7形成物理外延保护环，且隔离n阱4通过与p阱保护环11形成反向偏置的pn结结构，避免载流子漂移或隧穿形成相邻像素串扰；在深n阱9的作用下，有助于降低形成p阱保护环11所需的掺杂浓度；其中，优选本发明实施例有源区p阱8掺杂浓度高于p阱保护环11的掺杂浓度，且有源区p阱8的结深小于p阱保护环11，这样可有效使光源感应区中心电场高于侧边电场，抑制侧边提前击穿；
42.阳极电极12设置于有源p+层7中心位置，其为浮动电位，与后续电路相连接，通过雪崩倍增效应产生的大电流使后续电路重固定节点产生电位变化，从而体现出光子的到来；
43.反射金属板13设置于阳极电极12正下方，其宽度等于有源p+层的宽度，以保证将照射到其上面的光子反射回器件内部，增加了光子的利用率，可以在更长的波长上增强器件探测概率。
44.进一步地，请参见图2，本发明实施例中共享阴极中阴极电极15通过电极n阱14、深n阱9与n型埋层10形成电学接触，为每个光源感应区中的深n阱9提供偏置电压。为了避免n阱埋层10的横向电阻损耗导致的电位不一致，共享阴极由临近四个光源感应区一起来提供偏置电压。
45.请参见图3，本发明实施例提出的背照式硅基单光子雪崩二极管结构的俯视图，该二极管是一2行2列的阵列结构，每个光源感应区为圆角正方形结构，共享阴极位于四个光源感应区圆角围成的区域中。其中，图1是以x-x
′
为切面的横截面结构，对应图2也是类似的横截面结构。
46.本发明实施例提出的背照式硅基单光子雪崩二极管结构，还可以应用于基于背照的三维架构的光电探测芯片中，该芯片分为两层，其光感光器件层可以采用本发明实施例提出的二极管结构，在顶层芯片进行制造，以最大限度地获取填充率，提高探测效率并且具有较低的暗计数率，其它电路在底层芯片制造，两个层之间可以通过铜-铜键合。
47.为了验证本发明实施例提出的背照式硅基单光子雪崩二极管结构的有效性，通过以下实验进行说明。
48.对于光源感应区来说，较大的填充率意味着更高光子利用率和探测效率，较小的光源感应区间距意味着较好的图像细腻度。基于上述一种可选方案对应的器件结构，请参
见图4，图4为光源感应区在不同尺寸和间距下对应的填充率变化，可以看出针对本发明实施例所提出的背照式硅基单光子雪崩二极管结构，当光源感应区中有源p+层7的尺寸在2μm～6μm范围内，针对硅基spad来说，较小的光源感应区间距均获得了较高的填充率。比如光源感应区中有源p+层7的尺寸为2μm、光源感应区之间的间距为2.5μm时，填充率达到0.25％；光源感应区中有源p+层7的尺寸为6μm、光源感应区之间的间距为17μm时，填充率达到0.5％以上。
49.请参见图5(a)～5(b)，图5(a)是本发明实施例提供的背照式硅基单光子雪崩二极管结构的电场分布示意图。当器件反向偏置击穿电压达到2v后，可以看出，本发明实施例器件结构可以将强电场锁定在光源感应区的中间位置，其中，多晶硅电极保护环6起到了良好的保护作用，像素边缘处电场明显低于光源感应区中心区域的电场，有效抑制了边缘击穿；图5(b)是本发明实施例提供的背照式硅基单光子雪崩二极管结构的雪崩电离率分布图，可以看出，雪崩电离主要发生在光源感应区的中间位置，并且在较宽的范围内都保持一个较大值，体现出本发明实施例提出的器件结构可以高效的实现雪崩鼻倍增过程。
50.请参见图6(a)～6(b)，图6(a)为本发明实施例提出的背照式硅基单光子雪崩二极管结构中多晶硅电极保护环6设置于浅槽隔离层3中间处的电场分布仿真结果，图6(b)为本发明实施例提出的背照式硅基单光子雪崩二极管结构中多晶硅电极保护环6设置于浅槽隔离层3边界处的电场分布仿真结果。从图6(a)～6(b)中可以看出，虽然同样采用了多晶硅电极保护环6来抑制边缘击穿，但是多晶硅电极保护环6设置于浅槽隔离层3中间处时，浅槽隔离层3边缘处的电场明显低于多晶硅电极保护环6设置于浅槽隔离层3边界处的电场。其中，可以看出多晶硅电极保护环6起到了良好的保护作用，有效抑制了边缘击穿，且浅槽隔离层3附近的电场明显降低，这有效降低了由于陷阱捕获导致的器件的暗计数率。
51.需要说明的是，本发明实施例中的p型掺杂为掺杂了
ⅴ
族元素，例如：硼、铝等；n型掺杂为掺杂了ⅲ族元素，例如：磷、锑等。
52.综上所述，本发明实施例提出的背照式硅基单光子雪崩二极管结构，基于兼容的高压cmos工艺，是一种新型结构，该结构可以保证二极管其具有较大的填充率，并且在较宽的光谱响应范围内具有高的探测效率，从而提高探测效率并且具有较低的暗计数率，具体地：隔离结构中的隔离n阱4通过与光源感应区中的p阱保护环11形成反向偏置的pn结结构，避免载流子漂移或隧穿形成的相邻光源感应区串扰；隔离结构中的电极保护环6将浅槽隔离层3界面处的电场峰值引入浅槽隔离层3内部，这样可以有效降低浅槽隔离层3表面的陷阱电荷在强场所用下导致的暗计数和后脉冲；n型埋层10位于器件最接近表面的位置，为深n阱9提供电子，避免p型外延层1全耗尽导致的共享阴极位置电场增强。
53.同时，本发明实施例深n阱9是一种逆行掺杂阱，控制深n阱9掺杂浓度有助于降低形成p阱保护环11所需的掺杂浓度，并且由于其浓度不断降低，所以其耗尽区宽度较宽，有助于提高器件探测概率和光谱响应范围。
54.第二方面，本发明实施例提供了一种光电探测器，包括阵列式分布的多个上述的背照式硅基单光子雪崩二极管结构。本发明实施例提出的光电探测器，基于上述背照式硅基单光子雪崩二极管结构形成的，该spad实现在此不再赘述。通过采用上述背照式硅基单光子雪崩二极管结构，使该光电探测器也具有较大的填充率，并且在较宽的光谱响应范围内具有高的探测概率，从而达到提高探测效率并且具有较低的暗计数率的目的。
55.在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
56.在本发明实施例的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
57.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
58.尽管在此结合各实施例对本技术进行了描述，然而，在实施所要求保护的本技术过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。
59.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。