半导体器件的制作方法

1.本公开涉及半导体器件。


背景技术：

2.随着对具有增加的速度和/或降低的功耗的电子器件的需求增加，对具有更快的操作速度和/或更低的操作电压的半导体存储器件的需求日益增加。已经提出了一种磁存储器件来满足这种需求。例如，磁存储器件可以提供技术优势，诸如高速和/或非易失性，因此，磁存储器件正在成为下一代存储器件。
3.通常，磁存储器件包括磁隧道结(mtj)图案。mtj图案包括两个磁性层和插置在其间的绝缘层。mtj图案的电阻可以根据磁性层的磁化方向而变化。例如，mtj图案的电阻在磁性层的磁化方向彼此反平行时比在它们彼此平行时高。这种电阻差可以用于磁存储器件的数据存储/读取操作。
4.正在开发一种磁性存储器件的嵌入式结构，其中mtj图案设置在金属线之间，以满足电子工业的各种需求。


技术实现要素：

5.本发明构思的实施方式提供了一种具有降低的图案故障率的半导体器件及其制造方法。
6.本发明构思的实施方式提供了一种容易制造半导体器件的方法以及由此制造的半导体器件。
7.根据本发明构思的一实施方式，一种半导体器件可以包括：包括第一区域和第二区域的衬底；数据存储图案，在衬底的第一区域上并且在平行于衬底的顶表面的第一方向上彼此间隔开；上绝缘层，在衬底的第一区域上和在数据存储图案上，并延伸到衬底的第二区域上；单元线结构，穿透衬底的第一区域上的上绝缘层，在第一方向上延伸，并且电连接到数据存储图案；以及上连接结构，穿透衬底的第二区域上的上绝缘层。上连接结构可以包括在第一方向上延伸的上导线以及沿着上导线的底表面布置并在第一方向上彼此间隔开的上导电接触。相对于衬底，上导线的底表面可以位于比单元线结构的底表面高的高度处。当在截面图中观察时，单元线结构的侧表面可以具有在单元线结构的底表面和单元线结构的顶表面之间连续延伸的直线形状。
8.根据本发明构思的一实施方式，一种半导体器件可以包括：包括第一区域和第二区域的衬底；数据存储图案，在衬底的第一区域上并且在平行于衬底的顶表面的第一方向上彼此间隔开；单元线结构，在衬底的第一区域上和在数据存储图案上，并在第一方向上延伸以电连接到数据存储图案；以及在衬底的第二区域上的上连接结构。上连接结构可以包括上导电接触和在第一方向上延伸的上导线，上导电接触沿着上导线的底表面布置并且在第一方向上彼此间隔开。相对于衬底，上导线的底表面可以位于比单元线结构的底表面高的高度。当在截面图中观察时，单元线结构的整个侧表面可以具有直线形状。
9.一种半导体器件可以包括衬底和在衬底上的数据存储图案。半导体器件可以包括在数据存储图案上的单元线结构。该单元线结构可以包括底表面、顶表面和在底表面和顶表面之间连续延伸的一对平行相反的侧表面。此外，半导体器件可以包括在衬底上的导线，并且导线的底表面可以处于单元线结构的底表面的水平和单元线结构的顶表面的水平之间的水平。
10.根据本发明构思的一实施方式，一种制造半导体器件的方法可以包括：提供包括第一区域和第二区域的衬底；在衬底的第一区域上形成数据存储图案；在衬底的第二区域上形成下连接结构；在数据存储图案上和在下连接结构上形成上绝缘层；在上绝缘层上形成掩模图案以使其在第一方向上延伸并在与第一方向交叉的第二方向上彼此间隔开，第一方向和第二方向平行于衬底的顶表面；形成牺牲图案以使其覆盖第二区域上的掩模图案并暴露第一区域上的掩模图案，牺牲图案具有多个牺牲开口，所述多个牺牲开口在掩模图案中的相邻掩模图案之间在第一方向上彼此间隔开；以及使用牺牲图案和第一区域上的掩模图案作为蚀刻掩模来蚀刻上绝缘层，以同时形成在第一区域上的上绝缘层中在第一方向上延伸的第一沟槽以及在第二区域上的上绝缘层中在第一方向上彼此间隔开的第一孔。
附图说明
11.图1是示出根据本发明构思的一实施方式的半导体器件的单位存储单元的电路图。
12.图2是示出根据本发明构思的一实施方式的半导体器件的平面图。
13.图3是沿着图2的线i-i'和ii-ii'截取的截面图。
14.图4是沿着图2的线iii-iii'和iv-iv'截取的截面图。
15.图5a和图5b是示出根据本发明构思的一实施方式的半导体器件的磁隧道结图案的两个不同示例的截面图。
16.图6、图9、图12和图15是示出根据本发明构思的一实施方式的制造半导体器件的方法的平面图。
17.图7、图10、图13和图16分别是沿着图6、图9、图12和图15的线i-i'和ii-ii'截取的截面图。
18.图8、图11、图14和图17分别是沿着图6、图9、图12和图15的线iii-iii'和iv-iv'截取的截面图。
19.图18是沿着图2的线i-i'和ii-ii'截取的截面图，以示出根据本发明构思的一实施方式的半导体器件。
具体实施方式
20.现在将参考附图更全面地描述本发明构思的示例性实施方式，其中在附图中示出了示例性实施方式。
21.图1是示出根据本发明构思的一实施方式的半导体器件的单位存储单元的电路图。
22.参照图1，单位存储单元mc可以包括存储器件me和选择元件se。存储器件me和选择元件se可以彼此串联电连接。存储器件me可以提供在位线bl和选择元件se之间并连接到位
线bl和选择元件se。选择元件se可以提供在存储器件me和源极线sl之间并连接到存储器件me和源极线sl，并且可以由字线wl控制。选择元件se可以包括例如双极晶体管或金属氧化物半导体(mos)场效应晶体管。
23.存储器件me可以包括磁性隧道结mtj，磁性隧道结mtj包括彼此间隔开的磁性图案mp1和mp2以及插置在磁性图案mp1和mp2之间的隧道势垒图案tbp。磁性图案mp1和mp2之一可以具有固定的磁化方向，而不管在典型用户条件下产生的外部磁场的存在，因此，它可以用作磁性隧道结mtj的参考磁性图案。磁性图案mp1和mp2中的另一个可以具有磁化方向，该磁化方向可以通过外部磁场改变为两个稳定磁化方向之一，因此，它可以用作磁隧道结mtj的自由磁性图案。磁隧道结mtj的电阻可以在参考磁性图案和自由磁性图案的磁化方向反平行时比它们平行时大得多。换句话说，磁隧道结mtj的电阻可以通过调整自由磁性图案的磁化方向来控制。因此，由参考磁性图案和自由磁性图案之间的磁化方向差异引起的磁隧道结图案mtj的电阻差异可以用作单位存储单元mc的存储器件me中的数据存储机制。
24.图2是示出根据本发明构思的一实施方式的半导体器件的平面图。图3是沿着图2的线i-i'和ii-ii'截取的截面图，图4是沿着图2的线iii-iii'和iv-iv'截取的截面图。图5a和图5b是示出根据本发明构思的一实施方式的半导体器件的磁隧道结图案的两个不同示例的截面图。
25.参照图2至图4，可以提供包括第一区域r1和第二区域r2的衬底100。衬底100可以是半导体衬底，其由硅(si)、硅锗(sige)、锗(ge)或砷化镓(gaas)中的至少一种形成或者包括硅(si)、硅锗(sige)、锗(ge)或砷化镓(gaas)中的至少一种，或者可以是绝缘体上硅(soi)晶片。第一区域r1可以是衬底100的在其上提供存储单元的区域，第二区域r2可以是衬底100的在其上提供逻辑电路的另一区域。
26.互连结构102和104可以设置在衬底100的第一区域r1和第二区域r2上。互连结构102和104可以包括与衬底100垂直地间隔开的互连线102以及连接到互连线102的互连接触104。互连线102可以在垂直于衬底100的顶表面100u的方向上与衬底100的顶表面100u间隔开。互连接触104可以设置在衬底100和互连线102之间，并且每条互连线102可以通过互连接触104中的相应的一个电连接到衬底100。互连线102和互连接触104可以由各种金属材料中的至少一种(例如，铜)形成或者包括各种金属材料中的至少一种(例如，铜)。
27.选择元件se(图1)可以设置在衬底100中。作为示例，选择元件se可以是场效应晶体管。每条互连线102可以通过互连接触104中的相应一个电连接到选择元件se中的相应一个的端子。
28.互连绝缘层110可以设置在衬底100的第一区域r1和第二区域r2上，以覆盖互连结构102和104。互连绝缘层110可以提供为暴露互连线102中的最上面的互连线的顶表面。作为示例，互连绝缘层110的顶表面可以与最上面的互连线102的顶表面基本共面。互连绝缘层110可以由例如氧化物、氮化物和/或氮氧化物中的至少一种形成，或者包括例如氧化物、氮化物和/或氮氧化物中的至少一种。
29.接触绝缘层120可以设置在互连绝缘层110上，以覆盖最上面的互连线102的暴露的顶表面。接触绝缘层120可以设置在第一区域r1上的互连绝缘层110上，并且可以延伸到第二区域r2上的互连绝缘层110上。接触绝缘层120可以由例如氧化物、氮化物和/或氮氧化物中的至少一种形成，或者包括例如氧化物、氮化物和/或氮氧化物中的至少一种。
30.下接触插塞125可以设置在衬底100的第一区域r1上。在一实施方式中，多个下接触插塞125可以提供为在平行于衬底100的顶表面100u的第一方向d1和第二方向d2上彼此间隔开。第一方向d1和第二方向d2可以彼此交叉。每个下接触插塞125可以提供为穿透接触绝缘层120，并且可以连接到互连线102中的相应一条。下接触插塞125可以由掺杂半导体材料(例如，掺杂硅)、金属材料(例如，钨、钛和/或钽)、金属-半导体化合物(例如，金属硅化物)和导电金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)中的至少一种形成，或者包括掺杂半导体材料(例如，掺杂硅)、金属材料(例如，钨、钛和/或钽)、金属-半导体化合物(例如，金属硅化物)和导电金属氮化物(例如，钛氮化物、钽氮化物和/或钨氮化物)中的至少一种。
31.数据存储图案ds可以设置在衬底100的第一区域r1上。在一实施方式中，多个数据存储图案ds可以被提供为在第一方向d1和第二方向d2上彼此间隔开。数据存储图案ds可以分别设置在下接触插塞125上并连接到该下接触插塞125。
32.每个数据存储图案ds可以包括顺序堆叠在下接触插塞125上的底部电极be、磁隧道结图案mtj和顶部电极te。底部电极be、磁隧道结图案mtj和顶部电极te可以在垂直于衬底100的顶表面100u的第三方向d3上顺序地堆叠。底部电极be可以设置在下接触插塞125和磁隧道结图案mtj之间，并且磁隧道结图案mtj可以设置在底部电极be和顶部电极te之间。磁隧道结图案mtj可以包括第一磁性图案mp1、第二磁性图案mp2和在其间的隧道势垒图案tbp。第一磁性图案mp1可以设置在底部电极be和隧道势垒图案tbp之间，第二磁性图案mp2可以设置在顶部电极te和隧道势垒图案tbp之间。底部电极be可以由例如导电金属氮化物(例如钛氮化物或钽氮化物)中的至少一种形成，或者包括例如导电金属氮化物(例如钛氮化物或钽氮化物)中的至少一种。顶部电极te可以由各种金属材料(例如，钽(ta)、钨(w)、钌(ru)或铱(ir))或导电金属氮化物(例如，钛氮化物(tin))中的至少一种形成，或者包括各种金属材料(例如，钽(ta)、钨(w)、钌(ru)或铱(ir))或导电金属氮化物(例如，钛氮化物(tin))中的至少一种。
33.参照图5a和图5b，第一磁性图案mp1可以是其磁化方向md1被固定到特定方向的参考层，第二磁性图案mp2可以是其磁化方向md2可以被改变为平行或反平行于第一磁性图案mp1的磁化方向md1的自由层。图5a和图5b示出了一示例，其中第二磁性图案mp2被用作自由层，但是本发明构思不限于该示例。与图5a和图5b所示不同，第一磁性图案mp1可以是自由层，第二磁性图案mp2可以是参考层。
34.在一实施方式中，如图5a所示，第一磁性图案mp1的磁化方向md1和第二磁性图案mp2的磁化方向md2可以垂直于隧道势垒图案tbp和第二磁性图案mp2之间的界面。在这种情况下，第一磁性图案mp1和第二磁性图案mp2中的每个可以由本征和非本征垂直磁性材料中的至少一种形成，或者包括固有和非固有垂直磁性材料中的至少一种。本征垂直磁性材料可以包括表现出垂直磁化特性的材料，即使没有外部原因。本征垂直磁性材料可以包括以下至少一种：i)垂直磁性材料(例如，钴-铁-铽(cofetb)、钴-铁-钆(cofegd)和钴-铁-镝(cofedy))、ii)具有l10结构的垂直磁性材料、iii)具有六角密堆积结构的基于钴铂(copt)的材料、或iv)垂直磁性结构。具有l10结构的垂直磁性材料可以包括l1
0 fept、l10铁-钯(fepd)、l1
0 copd或l1
0 copt中的至少一种。垂直磁性结构可以包括交替和重复堆叠的磁性层和非磁性层。作为示例，垂直磁性结构可以包括(co/pt)n、(cofe/pt)n、(cofe/pd)n、(co/
pd)n、(co/镍(ni))n、(coni/pt)n、(钴-铬(cocr)/pt)n或(cocr/pd)n中的至少一种，其中“n”是等于或大于2的自然数。非本征垂直磁性材料可以包括当没有外部原因时表现出本征面内磁化特性但通过外部原因表现出垂直磁化特性的材料。例如，由于由第一磁性图案mp1或第二磁性图案mp2与隧道势垒图案tbp之间的界面特性导致的磁各向异性，非本征垂直磁性材料可以具有垂直磁化特性。非本征垂直磁性材料可以由例如钴-铁-硼(cofeb)形成或包括钴-铁-硼(cofeb)。
35.作为另一例子，如图5b所示，第一磁性图案mp1的磁化方向md1和第二磁性图案mp2的磁化方向md2可以平行于隧道势垒图案tbp和第二磁性图案mp2之间的界面。在这种情况下，第一磁性图案mp1和第二磁性图案mp2中的每个可以由铁磁材料形成或者包括铁磁材料。第一磁性图案mp1可以进一步包括反铁磁材料，其提供在第一磁性图案mp1中并且用于固定铁磁材料的磁化方向。
36.第一磁性图案mp1和第二磁性图案mp2中的每个可以由基于co的赫斯勒合金(heusler alloy)中的至少一种形成或者包括基于co的赫斯勒合金中的至少一种。隧道势垒图案tbp可以包括例如镁氧化物、钛氧化物、铝氧化物、镁-锌氧化物或镁-硼氧化物中的至少一种。
37.再次参照图2至图4，第一区域r1上的接触绝缘层120可以具有顶表面120ru，该顶表面120ru位于数据存储图案ds之间并且朝向衬底100凹陷(例如，凹入弯曲)。接触绝缘层120的凹陷的顶表面120ru可以位于比下接触插塞125的顶表面125u低的高度。在本说明书中，术语“高度”可用于表示从衬底100的顶表面100u起的距离，该距离在第三方向d3上测量。第二区域r2上的接触绝缘层120的顶表面120u可以位于低于或等于第一区域r1上的接触绝缘层120的凹陷的顶表面120ru的高度。
38.保护绝缘层130可以设置在衬底100的第一区域r1上，并且可以覆盖数据存储图案ds的侧表面。当在平面图中观察时，保护绝缘层130可以围绕数据存储图案ds的侧表面。当在平面图中观察时，保护绝缘层130可以覆盖底部电极be、磁隧道结图案mtj和顶部电极te的侧表面，并且可以围绕底部电极be、磁隧道结图案mtj和顶部电极te的侧表面。保护绝缘层130可以共形地覆盖第一区域r1上的接触绝缘层120的凹陷的顶表面120ru。保护绝缘层130可以由各种氮化物中的至少一种(例如，硅氮化物)形成，或者包括各种氮化物中的至少一种(例如，硅氮化物)。
39.第一下绝缘层132可以设置在衬底100的第一区域r1上，并且可以填充数据存储图案ds之间的空间。保护绝缘层130可以插置在每个数据存储图案ds的侧表面与第一下绝缘层132之间，并且可以延伸到接触绝缘层120的凹陷的顶表面120ru与第一下绝缘层132之间的区域中。第一下绝缘层132可以由氧化物、氮化物和/或氮氧化物中的至少一种形成，或者包括氧化物、氮化物和/或氮氧化物中的至少一种。
40.第二下绝缘层134可以设置在衬底100的第二区域r2上，并且可以覆盖接触绝缘层120的顶表面120u。在第二区域r2上，保护绝缘层130可以不插置于接触绝缘层120的顶表面120u和第二下绝缘层134之间，因此，第二下绝缘层134可以与接触绝缘层120的顶表面120u直接接触。第二下绝缘层134可以由不同于第一下绝缘层132的材料形成，或者包括不同于第一下绝缘层132的材料。第二下绝缘层134可以由氧化物、氮化物和/或氮氧化物中的至少一种形成，或者包括氧化物、氮化物和/或氮氧化物中的至少一种，并且可以具有比第一下
绝缘层132的介电常数低的介电常数。
41.下连接结构136和138可以设置在衬底100的第二区域r2上。下连接结构136和138可以穿透第二下绝缘层134和接触绝缘层120，并且可以连接到互连线102中的相应一条。下连接结构136和138的至少一部分可以与数据存储图案ds的至少一部分水平地重叠。例如，当从衬底100(即，相对于衬底100)测量时，下连接结构136和138的所述至少一部分可以位于与数据存储图案ds的所述至少一部分相同的高度处。第二下绝缘层134可以覆盖下连接结构136和138的侧表面。
42.下连接结构136和138可以包括下导线138和下导电接触136，下导电接触136从下导线138的底表面朝向衬底100延伸。下导线138可以设置在第二下绝缘层134中，并且第二下绝缘层134可以被提供为暴露下导线138的顶表面。第二下绝缘层134的顶表面可以与下导线138的顶表面共面。当从衬底100测量时，下导线138的至少一部分可以位于与数据存储图案ds的至少一部分相同的高度。下导电接触136可以设置在下导线138和相应的互连线102之间，以穿透第二下绝缘层134和接触绝缘层120的一部分，并且可以连接到该相应的互连线102。下导线138可以通过下导电接触136连接到该相应的互连线102。下导线138和下导电接触136可以由金属材料中的至少一种(例如，铜)形成或者包括金属材料中的至少一种(例如，铜)。
43.绝缘层140可以设置在第一区域r1上的第一下绝缘层132上，并且可以延伸到第二区域r2上的第二下绝缘层134上。绝缘层140可以覆盖第二区域r2上的下导线138的暴露的顶表面。绝缘层140可以由氮化物(例如，硅碳氮化物(sicn))形成，或者包括氮化物(例如，硅碳氮化物(sicn))。
44.上绝缘层150可以设置在衬底100的第一区域r1上，并且可以延伸到衬底100的第二区域r2上。绝缘层140可以插置于第一下绝缘层132和上绝缘层150之间以及第二下绝缘层134和上绝缘层150之间。在一实施方式中，上绝缘层150可以由氧化物、氮化物和/或氮氧化物中的至少一种形成，或者包括氧化物、氮化物和/或氮氧化物中的至少一种。
45.单元线结构190可以设置在衬底100的第一区域r1上。单元线结构190可以穿透第一区域r1上的上绝缘层150和绝缘层140，并且可以连接(例如，电连接)到数据存储图案ds。单元线结构190可以沿第一方向d1纵向延伸，并且可以连接到数据存储图案ds中的在第一方向d1上排列的数据存储图案。在一实施方式中，可以提供多个单元线结构190。单元线结构190可以在第一方向d1上延伸，并且可以在第二方向d2上彼此间隔开。每个单元线结构190可以连接到数据存储图案ds中的在第一方向d1上排列的数据存储图案。
46.单元线结构190的底表面190l可以与数据存储图案ds的顶表面ds_u直接接触。数据存储图案ds的顶表面ds_u可以对应于(例如，可以是)数据存储图案ds的顶部电极te的顶表面。换句话说，单元线结构190的底表面190l可以与顶部电极te直接接触。当在截面图中观察时，单元线结构190的侧表面190s可以从单元线结构190的底表面190l延伸，并且可以具有直线形状。当在截面图中观察时，在从单元线结构190的底表面190l到单元线结构190的顶表面190u的区域中，单元线结构190的侧表面190s可以具有连续延伸的直线形状。当在截面图中观察时，单元线结构190的整个侧表面190s可以具有直线形状，并且可以不具有任何弯曲或台阶形状。单元线结构190的侧表面190s和底表面190l之间的角度190a可以是直角或钝角。例如，角度190a可以是直角，并且单元线结构190可以具有与侧表面190s相反且
平行的另一侧表面。
47.单元线结构190可以包括沿第一方向d1延伸的单元导线194和沿单元导线194的底表面和侧表面延伸的单元阻挡图案192。单元导线194可以是沿第一方向d1纵向延伸的单线形图案。单元阻挡图案192可以沿着单元导线194的底表面和侧表面延伸。单元阻挡图案192可以插置在单元导线194的底表面与数据存储图案ds的顶表面ds_u之间，并且可以与数据存储图案ds的顶表面ds_u直接接触。单元阻挡图案192可以与数据存储图案ds的顶部电极te直接接触。单元导线194可以由各种金属材料中的至少一种(例如，铜)形成，或者包括各种金属材料中的至少一种(例如，铜)，单元阻挡图案192可以由各种导电金属氮化物中的至少一种形成或者包括各种导电金属氮化物中的至少一种。
48.上连接结构200可以设置在衬底100的第二区域r2上。上连接结构200可以穿透第二区域r2上的上绝缘层150和绝缘层140，并且可以连接到下导线138。上连接结构200可以包括沿第一方向d1伸长的上导线204和沿上导线204的底表面204l或在第一方向d1上彼此间隔开的上导电接触206。每个上导电接触206可以从上导线204的底表面204l朝向衬底100延伸。当在截面图中观察时，上导线204可以穿透上绝缘层150的上部，并且上导线204的底表面204l可以位于上绝缘层150中。每个上导电接触206可以穿透上绝缘层150的下部和绝缘层140，并且可以连接(例如，电连接)到下导线138。换句话说，下导线138可以连接到上导电接触206中的相应一个。当从衬底100测量时，上导线204的底表面204l可以位于高于单元线结构190的底表面190l且低于单元线结构190的顶表面190u的高度。上导线204和上导电接触206可以由相同的材料形成或包括相同的材料，并且可以彼此接触，而其间没有任何界面(例如，没有任何界线)，在这种情况下，上导线204和上导电接触206可以构成单个物体。
49.上连接结构200可以进一步包括上阻挡图案202，其沿着上导线204的侧表面和底表面204l延伸。上阻挡图案202可以从上导线204的底表面204l延伸到每个上导电接触206的侧表面和底表面上的区域。
50.上导线204和上导电接触206可以由与单元线结构190的单元导线194相同的材料形成，或者包括与单元线结构190的单元导线194相同的材料。作为示例，上导线204和上导电接触206可以由各种金属材料中的至少一种(例如，铜)形成，或者包括各种金属材料中的至少一种(例如，铜)。上阻挡图案202可以由与单元线结构190的单元阻挡图案192相同的材料形成，或者包括与单元线结构190的单元阻挡图案192相同的材料。作为示例，上阻挡图案202可以由各种导电金属氮化物中的至少一种形成或者包括各种导电金属氮化物中的至少一种。
51.在单元线结构190具有沿第一方向d1延伸的线形状并且上连接结构200包括在第一方向d1上延伸的上导线204和沿上导线204的底表面204l布置成在第一方向d1上彼此间隔开的上导电接触206的情况下，用于同时形成具有彼此不同形状的单元线结构190和上连接结构200的制造工艺可能遭受大的工艺难度和小的工艺余量。在这种情况下，在单元线结构190的侧表面190s上可能出现轮廓故障，诸如弯曲或台阶形状，并且这可能导致单元线结构190中的图案故障。
52.根据本发明构思的一实施方式，单元线结构190可以是在第一方向d1上延伸的线形结构，特别地，单元线结构190的侧表面190s可以形成为具有在单元线结构190的底表面190l和顶表面190u之间连续延伸的直线形状。此外，上连接结构200可以被形成为使得上导
线204的底表面204l位于单元线结构190的底表面190l和顶表面190u的各自高度(即，垂直水平)之间的高度(即，垂直水平)。具有彼此不同的形状的单元线结构190和上连接结构200可以同时形成。在同时形成单元线结构190和上连接结构200的过程中，单元线结构190的侧表面190s可以形成为具有直线形状。因此，可以抑制/防止在单元线结构190中发生图案故障，从而实现高度可靠的半导体器件。
53.图6、图9、图12和图15是示出根据本发明构思的一实施方式的制造半导体器件的方法的平面图。图7、图10、图13和图16分别是沿着图6、图9、图12和图15的线i-i'和ii-ii'截取的截面图，图8、图11、图14和图17分别是沿着图6、图9、图12和图15的线iii-iii'和iv-iv'截取的截面图。为了简洁起见，先前参照图1至图5b描述的元件可以由相同的附图标记标识，而不重复其重叠描述。
54.参照图6至图8，可以提供包括第一区域r1和第二区域r2的衬底100。可以在衬底100中形成选择元件se(图1)，并且可以在衬底100的第一区域r1和第二区域r2上形成互连结构102和104。互连结构102和104可以包括互连线102和连接到互连线102的互连接触104。每条互连线102可以通过互连接触104中的相应一个电连接到选择元件se中的相应一个的端子。可以在衬底100的第一区域r1和第二区域r2上形成互连绝缘层110，并且可以覆盖互连结构102和104。互连绝缘层110可以形成为暴露互连线102中的最上面的互连线的顶表面。
55.可以在衬底100的第一区域r1和第二区域r2上形成接触绝缘层120。接触绝缘层120可以形成在互连绝缘层110上，并且可以覆盖最上面的互连线102的暴露的顶表面。
56.可以在衬底100的第一区域r1上形成下接触插塞125。下接触插塞125可以提供为穿透接触绝缘层120，并且可以连接到互连线102中的相应一条。在一实施方式中，下接触插塞125的形成可以包括形成穿透接触绝缘层120的下接触孔，在接触绝缘层120上形成下接触层以填充下接触孔，以及平坦化下接触层以暴露接触绝缘层120的顶表面。作为平坦化工艺的结果，下接触插塞125可以局部形成在下接触孔中。这里，下接触插塞125的顶表面125u可以不被接触绝缘层120覆盖，而是可以暴露于外部。
57.可以在衬底100的第一区域r1上形成数据存储图案ds。数据存储图案ds可以包括底部电极be、磁隧道结图案mtj和顶部电极te，它们在垂直于衬底100的顶表面100u的方向(例如，第三方向d3)上顺序堆叠在下接触插塞125上。磁隧道结图案mtj可以包括第一磁性图案mp1、第二磁性图案mp2和在其间的隧道势垒图案tbp。在一实施方式中，数据存储图案ds的形成可以包括在接触绝缘层120上顺序形成底部电极层和磁隧道结层，在磁隧道结层上形成导电掩模图案，以及使用导电掩模图案作为蚀刻掩模顺序地蚀刻磁隧道结层和底部电极层。磁隧道结层可以包括顺序堆叠在底部电极层上的第一磁性层、隧道势垒层和第二磁性层。磁隧道结层和底部电极层可以通过例如溅射工艺、化学气相沉积工艺或原子层沉积工艺形成。
58.磁隧道结图案mtj和底部电极be可以分别通过磁隧道结层和底部电极层的蚀刻来形成。磁隧道结层的蚀刻可以包括使用导电掩模图案作为蚀刻掩模顺序蚀刻第二磁性层、隧道势垒层和第一磁性层。第二磁性图案mp2、隧道势垒图案tbp和第一磁性图案mp1可以分别通过第二磁性层、隧道势垒层和第一磁性层的蚀刻来形成。导电掩模图案的在磁隧道结层和底部电极层的蚀刻之后留在磁隧道结图案mtj上的剩余部分可以用作顶部电极te。
59.在一实施方式中，磁隧道结层和底部电极层的蚀刻工艺可以是使用离子束的离子束蚀刻工艺。离子束可以包括惰性或非活性离子。作为蚀刻工艺的结果，接触绝缘层120的上部可以在数据存储图案ds的相对两侧凹陷。因此，第一区域r1上的接触绝缘层120可以具有朝向衬底100凹陷的顶表面120ru。接触绝缘层120的凹陷的顶表面120ru可以位于低于下接触插塞125的顶表面125u的高度处。此外，第二区域r2上的接触绝缘层120的上部可以通过蚀刻工艺凹陷。因此，第二区域r2上的接触绝缘层120的顶表面120u可以位于低于或等于第一区域r1上的接触绝缘层120的凹陷的顶表面120ru的高度。
60.保护绝缘层130可以在接触绝缘层120上形成，并且可以共形地覆盖数据存储图案ds的顶表面和侧表面。保护绝缘层130可以共形地覆盖第一区域r1上的接触绝缘层120的凹陷的顶表面120ru，并且可以延伸到位于第二区域r2上的接触绝缘层120的顶表面120u上的区域。
61.可以在保护绝缘层130上形成第一下绝缘层132。第一下绝缘层132可以形成在第一区域r1上的保护绝缘层130上以覆盖信息存储图案ds，并且可以延伸以覆盖第二区域r2上的保护绝缘层130。
62.可以从第二区域r2去除第一下绝缘层132和保护绝缘层130。因此，接触绝缘层120的顶表面120u可以在第二区域r2上暴露。第二下绝缘层134可以在衬底100的第二区域r2上形成，并且可以覆盖接触绝缘层120的暴露的顶表面120u。
63.下连接结构136和138可以形成在衬底100的第二区域r2上和第二下绝缘层134中。下连接结构136和138可以包括提供为穿透第二下绝缘层134的上部的下导线138以及提供为穿透第二下绝缘层134的下部和接触绝缘层120的下导电接触136。在一实施方式中，下连接结构136和138的形成可以包括形成下沟槽以穿透第二下绝缘层134的上部，形成下孔以穿透第二下绝缘层134的下部和接触绝缘层120，在第二下绝缘层134上形成下导电层以填充下沟槽和下孔，以及平坦化下导电层以暴露第二下绝缘层134的顶表面。作为平坦化工艺的结果，第二下绝缘层134的顶表面可以与下导线138的顶表面共面。
64.绝缘层140可以形成在第一区域r1上的第一下绝缘层132上，并且可以延伸到第二区域r2上的第二下绝缘层134上。绝缘层140可以覆盖第二区域r2上的下导线138的暴露的顶表面。上绝缘层150可以形成在衬底100的第一区域r1和第二区域r2上，并且可以堆叠在绝缘层140上。
65.下层160可以在衬底100的第一区域r1和第二区域r2上形成，并且可以堆叠在上绝缘层150上。在一实施方式中，下层160可以由硅氮氧化物(sion)形成或包括硅氮氧化物(sion)。
66.可以在下层160上形成掩模图案162。第一区域r1的下层160上的掩模图案162可以在第一方向d1上延伸，并且可以在第二方向d2上彼此间隔开。此外，第二区域r2的下层160上的掩模图案162可以在第一方向d1上延伸，并且可以在第二方向d2上彼此间隔开。掩模图案162可以具有线开口162p，该线开口162p设置在掩模图案162中的相邻掩模图案之间。在掩模图案162中的相邻掩模图案之间，线开口162p可以在第一方向d1上延伸。第一区域r1上的线开口162p可以垂直地(例如，在第三方向d3上)与在第一方向d1上排列的数据存储图案ds重叠。第二区域r2上的线开口162p可以垂直地与在第一方向d1上排列的下连接结构138和136重叠。
67.每个掩模图案162可以包括顺序堆叠在下层160上的第一掩模图案164和第二掩模图案166。第一掩模图案164可以由不同于第二掩模图案166的材料形成或包括不同于第二掩模图案166的材料。作为示例，第一掩模图案164可以由各种金属氮化物材料中的至少一种(例如，tin)形成或者包括各种金属氮化物材料中的至少一种(例如，tin)。第二掩模图案166可以由与下层160相同的材料形成或者包括与下层160相同的材料。在一实施方式中，第二掩模图案166可以由硅氮氧化物(sion)形成或包括硅氮氧化物(sion)。
68.参照图9至图11，可以在衬底100的第一区域r1和第二区域r2上形成牺牲层170，以覆盖掩模图案162。在一实施方式中，牺牲层170可以由旋涂硬掩模(soh)材料形成或包括旋涂硬掩模材料(soh)。牺牲层170可以填充掩模图案162之间的线开口162p，并且可以覆盖掩模图案162之间的下层160。
69.可以在衬底100的第二区域r2上形成光致抗蚀剂图案180。光致抗蚀剂图案180可以形成在第二区域r2上的牺牲层170上，并且可以暴露第一区域r1上的牺牲层170。光致抗蚀剂图案180可以具有在第一方向d1上彼此间隔开的多个开口180h。开口180h可以垂直地(例如，在第三方向d3上)与第二区域r2上的掩模图案162之间的线开口162p重叠。开口180h可以分别垂直地重叠在第一方向d1上排列的多个下连接结构138和136。
70.参照图12至图14，可以使用光致抗蚀剂图案180作为蚀刻掩模来蚀刻第一区域r1和第二区域r2上的牺牲层170。因此，牺牲图案175可以形成在衬底100的第二区域r2上。牺牲图案175可以覆盖第二区域r2上的掩模图案162，并且可以暴露第一区域r1上的掩模图案162。第一区域r1上的掩模图案162可以暴露其间的下层160。在牺牲图案175的形成之后，可以去除光致抗蚀剂图案180。例如，光致抗蚀剂图案180可以通过灰化和/或剥离工艺去除。
71.牺牲图案175可以具有对应于光致抗蚀剂图案180的开口180h的多个牺牲开口175h。牺牲开口175h可以在第二区域r2上的掩模图案162中的相邻掩模图案之间、在第一方向d1上彼此间隔开。每个牺牲开口175h可以暴露下层160的位于掩模图案162中的相邻掩模图案之间的部分。
72.可以使用第一区域r1上的掩模图案162和牺牲图案175作为蚀刻掩模来蚀刻下层160和上绝缘层150的上部。因此，沿第一方向d1延伸的第一沟槽t1可以形成在第一区域r1上的上绝缘层150中，沿第一方向d1彼此间隔开的第一孔h1可以形成在第二区域r2上的上绝缘层150中。第一沟槽t1和第一孔h1可以通过使用第一区域r1上的掩模图案162和牺牲图案175作为蚀刻掩模的第一蚀刻工艺同时形成。在第一区域r1上的上绝缘层150中，第一沟槽t1可以在第一方向d1上延伸，并且可以在第二方向d2上彼此间隔开。每个第一沟槽t1可以垂直地(例如，在第三方向d3上)与在第一方向d1上排列的多个数据存储图案ds重叠。在第二区域r2上的上绝缘层150中，第一孔h1可以在第一方向d1上彼此间隔开，并且可以分别垂直地(例如，在第三方向d3上)与在第一方向d1上排列的下导线138重叠。
73.参照图15至图17，在第一沟槽t1和第一孔h1的形成之后，可以去除牺牲图案175。例如，可以通过灰化和/或剥离工艺去除牺牲图案175。作为牺牲图案175的去除的结果，第二区域r2上的掩模图案162可以暴露。
74.可以使用第一区域r1和第二区域r2上的掩模图案162作为蚀刻掩模来蚀刻上绝缘层150和绝缘层140的剩余部分。因此，可以在第一区域r1上的上绝缘层150中形成第二沟槽t2以使其在第一方向d1上延伸，可以在第二区域r2上的上绝缘层150中形成第三沟槽t3以
使其在第一方向d1上延伸，可以沿着每个第三沟槽t3的底表面形成第二孔h2以使其在第一方向d1上彼此间隔开。第二沟槽t2、第三沟槽t3和第二孔h2可以通过使用第一区域r1和第二区域r2上的掩模图案162作为蚀刻掩模的第二蚀刻工艺同时形成。
75.第二沟槽t2可以通过蚀刻上绝缘层150的经第一沟槽t1暴露的的部分来形成。每个第二沟槽t2可以形成为穿透上绝缘层150和绝缘层140，并且穿透数据存储图案ds的顶表面上的保护绝缘层130。第二沟槽t2可以在第一方向d1上延伸，并且可以在第二方向d2上彼此间隔开。每个第二沟槽t2可以形成为具有暴露在第一方向d1上彼此间隔开的数据存储图案ds的顶表面的底表面t2_l。当在截面图中观察时，每个第二沟槽t2的侧表面t2_s可以具有直线形状。
76.第三沟槽t3可以通过蚀刻上绝缘层150的由第二区域r2上的掩模图案162暴露的上部来形成。每个第三沟槽t3可以形成为穿透上绝缘层150的上部。第三沟槽t3可以在第一方向d1上延伸，并且可以在第二方向d2上彼此间隔开。当从衬底100测量时，每个第三沟槽t3的底表面t3_l可以位于高于每个第二沟槽t2的底表面t2_l的高度。
77.可以通过蚀刻上绝缘层150的经第一孔h1暴露的下部来形成第二孔h2。第二孔h2可以从每个第三沟槽t3的底表面t3_l朝向衬底100延伸，并且可以沿着每个第三沟槽t3的底表面t3_l排列，以在第一方向d1上彼此间隔开。每个第二孔h2可以形成为穿透上绝缘层150的下部和绝缘层140，并且暴露下连接结构138和136中的下导线138。
78.在用于形成第二沟槽t2、第三沟槽t3和第二孔h2的第二蚀刻工艺期间，可以去除每个掩模图案162中的第二掩模图案166。
79.在使用提供在掩模图案162和第一区域r1上的附加掩模图案(例如，附加光致抗蚀剂图案)形成第一沟槽t1的情况下，附加掩模图案可能与第一区域r1上的掩模图案162不对准，在这种情况下，每个第二沟槽t2的侧表面t2_s可能具有轮廓缺陷，诸如弯曲或台阶形状。
80.根据本发明构思的一实施方式，可以使用第一区域r1上的掩模图案162作为蚀刻掩模来形成第一沟槽t1和第二沟槽t2。因此，当在截面图中观察时，每个第二沟槽t2的侧表面t2_s可以形成为具有直线形状。换句话说，每个第二沟槽t2的侧表面t2_s可以不具有轮廓故障，诸如弯曲或阶梯形状。此外，当第一沟槽t1形成在第一区域r1上时，可不需要形成额外的掩模图案，因此，第二沟槽t2、第三沟槽t3和第二孔h2可以通过简化的制造工艺同时形成。
81.返回参照图2至图4，可以在每个第二沟槽t2中形成单元线结构190，并且可以在每个第三沟槽t3和连接到每个第三沟槽t3的第二孔h2中形成上连接结构200。单元线结构190和上连接结构200的形成可以包括在上绝缘层150上形成阻挡层以共形地覆盖第二沟槽t2、第三沟槽t3和第二孔h2的内表面，在阻挡层上形成导电层以填充第二沟槽t2、第三沟槽t3和第二孔h2的剩余部分，以及平坦化阻挡层和导电层以暴露上绝缘层150的顶表面。作为平坦化工艺的结果，单元线结构190可以局部地形成在每个第二沟槽t2中。单元线结构190可以包括共形地覆盖每个第二沟槽t2的内表面的单元阻挡图案192以及填充每个第二沟槽t2的剩余部分的单元导线194。作为平坦化工艺的结果，上连接结构200可以局部地形成在每个第三沟槽t3中和连接到其的第二孔h2中。上连接结构200可以包括共形地覆盖每个第三沟槽t3的内表面和第二孔h2的内表面的上阻挡图案202、填充第二孔h2的剩余部分的上导
电接触206、以及填充每个第三沟槽t3的剩余部分的上导线204。掩模图案162的剩余部分(例如，掩模图案162的第一掩模图案164)和下层160可以通过平坦化工艺去除。
82.根据本发明构思的一实施方式，可以简化同时形成单元线结构190和上连接结构200的工艺，并增加制造工艺中的工艺余量。此外，可以抑制/防止在单元线结构190的侧表面190s上出现轮廓故障，从而抑制/防止在单元线结构190中出现图案故障。因此，可以容易地制造高度可靠的半导体器件。
83.图18是沿着图2的线i-i'和ii-ii'截取的截面图，以示出根据本发明构思的一实施方式的半导体器件。为了简洁起见，下面将主要描述不同于参照图1至图5b描述的半导体器件的特征。
84.参照图2和图18，单元线结构190可以包括在第一方向d1上延伸的单元导线194以及沿单元导线194的侧表面和底表面延伸的单元阻挡图案192。单元导线194可以是在第一方向d1上纵向延伸的单线形图案。单元阻挡图案192可以沿着单元导线194的底表面和侧表面延伸。单元阻挡图案192可以插置在单元导线194的底表面和数据存储图案ds的顶表面ds_u之间，并且可以与数据存储图案ds的顶表面ds_u直接接触。单元阻挡图案192可以延伸到数据存储图案ds的侧表面上的区域，并且可以与数据存储图案ds的侧表面的一部分接触。除了上述差异之外，根据本实施方式的半导体器件可以与参照图1至图5b描述的半导体器件基本相同。
85.根据本发明构思的一实施方式，可以简化在衬底的各个区域(例如，第一区域和第二区域)上同时形成单元线结构和上连接结构的工艺，并增加形成工艺中的工艺余量。此外，可以抑制/防止在单元线结构的侧表面上出现轮廓故障，因此可以在没有图案故障的情况下形成单元线结构。因此，可以容易地制造高度可靠的半导体器件。
86.虽然已经具体示出和描述了本发明构思的示例实施方式，但是本领域普通技术人员将理解，在不脱离所附权利要求的范围的情况下，可以在其中进行形式和细节上的变化。
87.本专利申请要求于2021年2月8日在韩国知识产权局提交的第10-2021-0017263号韩国专利申请的优先权，其全部内容通过引用结合于此。