一种控制容性负载的继电器触点保护电路的制作方法

1.本发明属于电力电子技术领域，涉及一种控制容性负载的继电器触点保护电路。


背景技术：

2.在电路中，使用继电器控制容性负载时，在继电器触点吸合瞬间会产生很高的浪涌电流，浪涌能量与负载电容量成正比，过高的浪涌能量将造成继电器触点粘连、烧蚀，对电子设备的可靠性和寿命造成致命影响。继电器切换容性负载的通流能力远小于切换纯阻性负载的通流能力。在实际的工作中，为了避免出现这种问题，通常在继电器触点和容性负载之间串联扼流电感或者扼流电感和电阻的并联组合体，或者选择更大容性负载能力的继电器。但是，当负载电容量比较大时，扼流电感的尺寸和成本将显著增加甚至无法选到合适的扼流电感，更大容性负载切换能力的继电器选型也面临相同问题。


技术实现要素：

3.本发明的目的在于解决现有技术中的问题，提供一种控制容性负载的继电器触点保护电路，其拓扑由带有使能控制的浪涌电流抑制电路、继电器控制电路、时序控制器和容性负载组成。通过调节时序控制，浪涌电流抑制电路吸收浪涌能量，避免继电器触点承受浪涌冲击。
4.为达到上述目的，本发明采用以下技术方案予以实现：
5.一种控制容性负载的继电器触点保护电路，包括：浪涌电流抑制电路、继电器控制电路、时序控制器和容性负载；
6.所述浪涌电流抑制电路的功率输入正极外接电源输入的正极，所述浪涌电流抑制电路的功率输入负极外接电源输入的负极；所述浪涌电流抑制电路的功率输出正极连接继电器控制电路，所述继电器控制电路连接容性负载；所述浪涌电流抑制电路的功率输出负极连接容性负载；所述时序控制器分别连接浪涌电流抑制电路和继电器控制电路。
7.本发明的进一步改进在于：
8.时序控制器包括浪涌电流抑制电路使能控制端和继电器通断控制端；所述时序控制器的浪涌电流抑制电路使能控制端连接浪涌电流抑制电路；
9.所述时序控制器的继电器通断控制端连接继电器控制电路。
10.继电器控制电路包括：二极管d1、继电器ls1、三极管q1和电阻r1；继电器包括控制线圈、公共触点和负载常开触点；
11.所述继电器公共触点连接浪涌电流抑制电路的功率输出正极；所述继电器负载常开触点连接容性负载；
12.所述电阻r1的一端连接时序控制器的继电器通断控制端；电阻r1另一端连接三极管q1基极，三极管q1发射极接地，三极管q1集电极连接二极管d1的阳极和继电器ls1控制线圈的一端，继电器ls1控制线圈的另一端连接二极管d1的阴极和控制电路供电vcc。
13.容性负载包括电容cl和电阻rl；所述电容cl的正极连接电阻rl的一端和继电器负
载常开触点；所述电容cl的负极连接电阻rl的另一端和浪涌电流抑制电路的功率输出负极。
14.还包括隔离电路，所述隔离电路包括光耦opt1、电阻r10、三极管q3、电阻r11和二极管d3；
15.所述光耦opt1包括发光二极管和光敏三极管，发光二极管为输入端，光敏三极管为输出端；
16.所述二极管d3的正极连接三极管q3的基极和电阻r11的一端；所述二极管d3的负极连接时序控制器的浪涌电流抑制电路使能控制端；所述三极管q3的发射极接地；所述电阻r11的另一端连接电阻r10的一端和电路供电vcc；
17.所述三极管q3的集电极连接光耦opt1中的发光二极管的负极，电阻r10连接光耦opt1中的发光二极管的正极；
18.光耦opt1中的光敏三极管的集电极连接浪涌电流抑制电路；光耦opt1中的光敏三极管的发射极连接电源输入的负极。
19.隔离电路还包括电阻r12，所述电阻r12的一端连接二极管d3的负极，电阻r12连接电路供电vcc。
20.浪涌电流抑制电路包括：集成电路u1、mos管q1、电阻r9、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、二极管d2、三极管q2和电容c2；
21.所述电源输入的正极连接电阻r9的一端、电阻r2的一端、电阻r4的一端和集成电路u1的vin引脚；
22.所述电阻r9的另一端连接集成电路u1的sense引脚和mos管q1的漏极；所述mos管q1的栅极连接集成电路u1的cate引脚、电阻r6的一端和二极管d2的阳极，mos管q1的源极连接集成电路u1的out引脚、pgd引脚和继电器控制电路；
23.所述三极管q2的基极连接电阻r6的另一端，所述二极管d2的阴极连接三极管q2的发射极和电容c2的一端，所述电容c2的另一端连接三极管q2的集电极和接地；
24.所述电阻r2的另一端连接集成电路u1的uvlo引脚和电阻r3的一端；
25.所述电阻r4的另一端连接集成电路u1的ovlo引脚、电阻r5的一端和光耦opt1光敏三极管的集电极；
26.所述电源输入的负极连接电阻r5的另一端、电阻r3的另一端、集成电路u1的timer引脚、pwr引脚和gnd引脚。
27.浪涌电流抑制电路还包括：电容c3、电阻r8、电阻r7和电容c1；
28.所述电容c3位于集成电路u1的timer引脚与电源输入的负极之间；所述电阻r8位于集成电路u1的pwr引脚与电源输入的负极之间；所述电阻r7位于集成电路u1的pgd引脚与mos管q1的源极之间，所述电容c1的一端连接电源输入的正极，所述电容c1的另一端接地。
29.集成电路u1的型号为lm5069；所述mos管q1为nmos管。
30.与现有技术相比，本发明具有以下有益效果：
31.本发明使用带使能的浪涌电流抑制电路和继电器控制电路串联控制容性负载供电，时序控制器确保负载上电时先接通继电器触点再通过使能浪涌电流抑制电路，从而避免继电器触点承受浪涌能量的冲击。因继电器触点不承受开关时的能量冲击，继电器可选择触点容量更小的型号以缩减产品尺寸、重量和成本，提高继电器使用寿命。
附图说明
32.为了更清楚的说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
33.图1是本发明实施例的控制容性负载的继电器触点保护电路的一种拓扑结构图；
34.图2是本发明实施例的控制容性负载的继电器触点保护电路控制时序图；
35.图3是本发明实施例的控制容性负载的继电器触点保护电路的另一种拓扑结构图。
具体实施方式
36.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
37.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
38.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
39.在本发明实施例的描述中，需要说明的是，若出现术语“上”、“下”、“水平”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
40.此外，若出现术语“水平”，并不表示要求部件绝对水平，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
41.在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
42.下面结合附图对本发明做进一步详细描述：
43.参见图1，本发明公布了一种控制容性负载的继电器触点保护电路，包括：浪涌电流抑制电路、继电器控制电路、时序控制器和容性负载。浪涌电流抑制电路具备使能控制端en_inrush，用于控制线路的通断和浪涌电流抑制；继电器控制电路由继电器ls1、二极管d1、三极管q1和电阻r1组成；通过控制端en_relay实现对继电器触点的通断控制；继电器
ls1用于隔离负载供电和控制电路供电；时序控制器通过控制信号en_inrush和en_relay实现负载上电顺序和掉电顺序的控制，避免浪涌能量损坏继电器触点。
44.控制容性负载的继电器触点保护电路结构可以按照：电源输入
→
浪涌电流抑制电路
→
继电器
→
容性负载的先后顺序连接，也可以按照：电源输入
→
继电器
→
浪涌电流抑制电路
→
容性负载的顺序连接。即继电器和浪涌电流抑制电路的先后顺序不影响保护结果。
45.按照：电源输入
→
浪涌电流抑制电路
→
继电器控制电路
→
容性负载的先后顺序连接电路时，浪涌电流抑制电路的功率输入正极外接电源输入的正极，浪涌电流抑制电路的功率输入负极外接电源输入的负极；浪涌电流抑制电路的功率输出正极连接继电器控制电路，继电器控制电路连接容性负载；浪涌电流抑制电路的功率输出负极连接容性负载；时序控制器分别连接浪涌电流抑制电路和继电器控制电路。
46.浪涌电流抑制电路拓扑包括使用集成电路控制芯片控制mosfet、分立器件实现带使能控制的nmos或者pmos浪涌电流抑制电路。
47.时序控制器包括浪涌电流抑制电路使能控制端(en_inrush)和继电器通断控制端(en_relay)；时序控制器的浪涌电流抑制电路使能控制端(en_inrush)连接浪涌电流抑制电路；时序控制器的继电器通断控制端(en_relay)连接继电器控制电路。
48.浪涌电流抑制电路使能控制端(en_inrush)、继电器控制端信号(en_relay)电平逻辑不限于高电平，使用低电平或者组合逻辑也是可以的。以高电平使能控制逻辑为例，控制器输出时序满足图2所示。其中上电过程浪涌电流抑制电路使能时刻须滞后继电器接通时刻t1时间，且t1须大于继电器动作时间。
49.时序控制器用于控制浪涌抑制电路和继电器触点的通断顺序，确保继电器触点不会承受浪涌能量冲击。时序控制器可以是硬件延迟电路、单片机、微处理器、dsp、fpga等任一类型，且不限于此。
50.继电器控制电路包括：二极管d1、继电器ls1、三极管q1和电阻r1；继电器包括控制线圈、公共触点和负载常开触点；
51.继电器公共触点连接浪涌电流抑制电路的功率输出正极；继电器负载常开触点连接容性负载；
52.电阻r1的一端连接时序控制器的继电器通断控制端；电阻r1另一端连接三极管q1基极，三极管q1发射极接地，三极管q1集电极连接二极管d1的阳极和继电器ls1控制线圈的一端，继电器ls1控制线圈的另一端连接二极管d1的阴极和控制电路供电vcc。
53.继电器控制信号(en_relay)和浪涌电流抑制电路使能信号(en_inrush)可以采用非隔离结构，也可以采用光隔离、磁隔离和电容隔离措施。
54.继电器可以是单刀单掷、单刀双掷、双刀双掷等形态的单组触点或者多组触点并联，也不限于普通电磁继电器、磁保持继电器、密封型继电器等。
55.容性负载包括电容cl和电阻rl；电容cl的正极连接电阻rl的一端和继电器负载常开触点；电容cl的负极连接电阻rl的另一端和浪涌电流抑制电路的功率输出负极。
56.容性负载为等效电路，可以是电路单元、电路模块、电路系统或者子系统。
57.如图3所示，控制容性负载的继电器触点保护电路还包括隔离电路，隔离电路包括光耦opt1、电阻r10、三极管q3、电阻r11和二极管d3；
58.光耦opt1包括发光二极管和光敏三极管，发光二极管为输入端，光敏三极管为输
出端；
59.二极管d3的正极连接三极管q3的基极和电阻r11的一端；二极管d3的负极连接时序控制器的浪涌电流抑制电路使能控制端；三极管q3的发射极接地；电阻r11的另一端连接电阻r10的一端和电路供电vcc；
60.三极管q3的集电极连接光耦opt1中的发光二极管的负极，电阻r10连接光耦opt1中的发光二极管的正极；
61.光耦opt1中的光敏三极管的集电极连接浪涌电流抑制电路；光耦opt1中的光敏三极管的发射极连接电源输入的负极。
62.隔离电路还包括电阻r12，电阻r12的一端连接二极管d3的负极，电阻r12连接电路供电vcc。
63.光耦opt1、电阻r10、三极管q3、电阻r11、电阻r12和二极管d3组成浪涌电流抑制电路使能控制隔离电路。隔离电路可以使用非隔离形式。
64.浪涌电流抑制电路包括：集成电路u1、mos管q1、电阻r9、电阻r2、电阻r3、电阻r4、电阻r5、电阻r6、二极管d2、三极管q2和电容c2；
65.浪涌电流抑制电路由集成电路u1驱动mos管q1实现。电阻r2和电阻r3实现过压采样；电阻r4和电阻r5实现欠压采样；电阻r6、二极管d2、三极管q2和电容c2实现mos管栅极电压斜率调整和掉电放电。
66.电源输入的正极连接电阻r9的一端、电阻r2的一端、电阻r4的一端和集成电路u1的vin引脚；
67.电阻r9的另一端连接集成电路u1的sense引脚和mos管q1的漏极；mos管q1的栅极连接集成电路u1的cate引脚、电阻r6的一端和二极管d2的阳极，mos管q1的源极连接集成电路u1的out引脚、pgd引脚和继电器控制电路；
68.三极管q2的基极连接电阻r6的另一端，二极管d2的阴极连接三极管q2的发射极和电容c2的一端，电容c2的另一端连接三极管q2的集电极和接地；
69.电阻r2的另一端连接集成电路u1的uvlo引脚和电阻r3的一端；
70.电阻r4的另一端连接集成电路u1的ovlo引脚、电阻r5的一端和光耦opt1光敏三极管的集电极；
71.电源输入的负极连接电阻r5的另一端、电阻r3的另一端、集成电路u1的timer引脚、pwr引脚和gnd引脚。
72.浪涌电流抑制电路还包括：电容c3、电阻r8、电阻r7和电容c1；
73.电容c3位于集成电路u1的timer引脚与电源输入的负极之间；电阻r8位于集成电路u1的pwr引脚与电源输入的负极之间；电阻r7位于集成电路u1的pgd引脚与mos管q1的源极之间，电容c1的一端连接电源输入的正极，电容c1的另一端接地。
74.集成电路u1的型号为lm5069；mos管q1为nmos管。
75.以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。