一种高压碳化硅功率场效应晶体管及高低压集成电路

文档序号:30622859发布日期:2022-07-02 04:41阅读:来源:国知局

技术特征:
1.一种高压碳化硅功率场效应晶体管,其特征在于,所述高压碳化硅功率场效应晶体管采用对称结构,包括:设置于第一导电类型sic衬底或未掺杂sic绝缘衬底上的碳化硅第二导电类型阱区;碳化硅第二导电类型阱区中依次设置的第一个碳化硅第二导电类型重掺杂源极区、第一个碳化硅第一导电类型重掺杂栅极区、第一个碳化硅第一导电类型掺杂区、碳化硅第二导电类型重掺杂漏极区、第二个碳化硅第一导电类型掺杂区、第二个碳化硅第一导电类型重掺杂栅极区、第二个碳化硅第二导电类型重掺杂源极区,第一个碳化硅第二导电类型重掺杂源极区与第二个碳化硅第二导电类型重掺杂源极区上均设置金属化源极(s),碳化硅第二导电类型重掺杂漏极区上设置金属化漏极(d),第一个碳化硅第一导电类型重掺杂栅极区与第二个碳化硅第一导电类型重掺杂栅极区上均设置金属化栅极(g)。2.按权利要求1所述高压碳化硅功率场效应晶体管,其特征在于,所述第一导电类型为p型,所述场效应晶体管为高压n型碳化硅功率场效应晶体管;所述第一导电类型为n型,所述场效应晶体管为高压p型碳化硅功率场效应晶体管。3.一种高低压集成电路,包括:设置于同一p型sic衬底或未掺杂sic绝缘衬底上的低压n型碳化硅功率场效应晶体管(n-jfet)、低压p型碳化硅功率场效应晶体管(p-jfet)及权利要求2所述高压n型碳化硅功率场效应晶体管,所述低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管之间设置碳化硅p型隔离区、该碳化硅p型隔离区连接于低压n型碳化硅功率场效应晶体管的源极,所述低压p型碳化硅功率场效应晶体管与高压碳化硅功率场效应晶体管之间设置碳化硅p型隔离区、该碳化硅p型隔离区连接于高压碳化硅功率场效应晶体管的源极,所述碳化硅p型隔离区由设置于衬底上的碳化硅p型掺杂隔离区及其上的碳化硅p型重掺杂隔离区构成;所述低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管构成反相器电路,低压p型碳化硅功率场效应晶体管的源极接高电位(v
dd
),低压n型碳化硅功率场效应晶体管的源极接地(gnd),低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的栅极为输入电极(v
in
),低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的漏极为输出电极(v
out
)、连接高压碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管,高压碳化硅功率场效应晶体管的源极与低压n型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。4.一种高低压集成电路,包括:设置于同一n型sic衬底或未掺杂sic绝缘衬底上的低压n型碳化硅功率场效应晶体管(n-jfet)、低压p型碳化硅功率场效应晶体管(p-jfet)及权利要求2所述高压p型碳化硅功率场效应晶体管,所述低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管之间设置碳化硅n型隔离区、该碳化硅n型隔离区连接于低压p型碳化硅功率场效应晶体管的源极,所述低压n型碳化硅功率场效应晶体管与高压碳化硅功率场效应晶体管之间设置碳化硅n型隔离区、该碳化硅n型隔离区连接于低压n型碳化硅功率场效应晶体管的源极,所述碳化硅n型隔离区由设置于衬底上的碳化硅n型掺杂隔离区及其上的碳化硅n型重掺杂隔离区构成;所述低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管构成反相器电路,低压p型碳化硅功率场效应晶体管的源极接地,低压n型碳化硅功率场效应晶体管的源极接低电位,低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的栅极为输入电极(v
in
),低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体
管的漏极为输出电极(v
out
)、连接高压碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管,高压碳化硅功率场效应晶体管的源极与低压p型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。5.一种高低压集成电路,其特征在于,包括:同一未掺杂sic绝缘衬底上依次设置的权利要求2所述高压n型碳化硅功率场效应晶体管(hv n-jfet)、第一个低压n型碳化硅功率场效应晶体管(n-jfet)、第一个低压p型碳化硅功率场效应晶体管(p-jfet)、第二个低压n型碳化硅功率场效应晶体管(n-jfet)、第二个低压p型碳化硅功率场效应晶体管(p-jfet)及权利要求2所述高压p型碳化硅功率场效应晶体管(hv p-jfet);其中,第一个低压n型碳化硅功率场效应晶体管与第一个低压p型碳化硅功率场效应晶体管构成第一个反相器,第二个低压n型碳化硅功率场效应晶体管、第二个低压p型碳化硅功率场效应晶体管构成第二个反相器;每个反相器中,低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的栅极为输入电极,低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的漏极为输出电极,第二个低压n型碳化硅功率场效应晶体管的源极(s)接低电位(-v
ee
),第一个低压p型碳化硅功率场效应晶体管的源极(s)接高电位(v
dd
);第一个反相器的输出电极接高压n型碳化硅功率场效应晶体管的栅极,第二个反相器的输出电极接高压p型碳化硅功率场效应晶体管的栅极;高压n型碳化硅功率场效应晶体管的漏极连接偏置电压v
bus
,高压p型碳化硅功率场效应晶体管的漏极接地;第一个低压n型碳化硅功率场效应晶体管与第二个低压p型碳化硅功率场效应晶体管的源极相连为盆电压(v
tub
),高压n型碳化硅功率场效应晶体管与高压p型碳化硅功率场效应晶体管的源极连接盆电压(v
tub
),盆电压v
tub
连接负载z
l
到地,构成了半桥功率集成电路。6.一种高压碳化硅功率场效应晶体管,其特征在于,所述高压碳化硅功率场效应晶体管采用三维结构,包括:沿从左向右方向依次邻接设置的第一个碳化硅第一种导电类型重掺杂区、碳化硅第二种导电类型重掺杂源极区与第二个碳化硅第一种导电类型重掺杂区,对应于第一个碳化硅第一种导电类型重掺杂区沿从前向后方向依次分隔设置的第一个碳化硅第一种导电类型重掺杂栅极区与第三个碳化硅第一种导电类型重掺杂区、以及邻接于第三个碳化硅第一种导电类型重掺杂区设置的第一个碳化硅第一种导电类型掺杂区,对应于碳化硅第二种导电类型重掺杂源极区沿从前向后方向依次邻接设置的碳化硅第二种导电类型漂移区与碳化硅第二种导电类型重掺杂漏极区,对应于第二个碳化硅第一种导电类型重掺杂区沿从前向后方向依次分隔设置的第二个碳化硅第一种导电类型重掺杂栅极区与第四个碳化硅第一种导电类型重掺杂区、以及邻接于第四个碳化硅第一种导电类型重掺杂区设置的第二个碳化硅第一种导电类型掺杂区,碳化硅第二种导电类型重掺杂源极区上设置金属化源极(s)、第一个碳化硅第一种导电类型重掺杂栅极区与第二个碳化硅第一种导电类型重掺杂栅极区上均设置金属化栅极(g)、碳化硅第二种导电类型重掺杂漏极区上设置金属化漏极(d),第三个碳化硅第一种导电类型重掺杂区与第四个碳化硅第一种导电类型重掺杂区连接于金属化源极(s)。7.按权利要求6所述高压碳化硅功率场效应晶体管,其特征在于,所述第一导电类型为p型,所述场效应晶体管为高压n型碳化硅功率场效应晶体管;所述第一导电类型为n型,所述场效应晶体管为高压p型碳化硅功率场效应晶体管。8.一种高低压集成电路,包括:设置于同一未掺杂sic绝缘衬底上的低压n型碳化硅功
率场效应晶体管(n-jfet)、低压p型碳化硅功率场效应晶体管(p-jfet)、权利要求7所述高压n型碳化硅功率场效应晶体管及权利要求7所述高压p型碳化硅功率场效应晶体管;所述低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管构成反相器电路,低压p型碳化硅功率场效应晶体管的源极接高电位(v
dd
),低压n型碳化硅功率场效应晶体管的源极接地(gnd),低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的栅极为输入电极(v
in
),低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的漏极为输出电极(v
out
)、连接高压n型碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管,高压n型碳化硅功率场效应晶体管的源极与低压n型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压;或者,所述低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管构成反相器电路,低压p型碳化硅功率场效应晶体管的源极接地,低压n型碳化硅功率场效应晶体管的源极接低电位,低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的栅极为输入电极(v
in
),低压n型碳化硅功率场效应晶体管与低压p型碳化硅功率场效应晶体管的漏极为输出电极(v
out
)、连接高压p型碳化硅功率场效应晶体管的栅极驱动高压碳化硅功率场效应晶体管,高压p型碳化硅功率场效应晶体管的源极与低压p型碳化硅功率场效应晶体管的源极相连、漏极接片外负载到偏置电压。

技术总结
本发明属于半导体器件技术领域,涉及碳化硅半导体器件及集成电路,具体提供一种高压碳化硅功率场效应晶体管及高低压集成电路,以解决传统SiC MOSFET器件的沟道迁移率低、导通电阻高以及高温栅氧可靠性的问题;同时,基于该高压碳化硅功率场效应晶体管器件,实现其与低压器件的同一衬底集成,为新型的SiC集成电路及功率集成电路技术提供新的实现途径。本发明高压碳化硅功率场效应晶体管的沟道迁移率大大增加,比导通电阻大大降低;同时,由于新型场效应晶体管没有栅氧介质层,能够避免SiC MOSFET的栅氧高温可靠性问题,使得器件能够在高温工作,而且新型场效应晶体管能够很好的实现高低压器件的集成,能够较好地用于高温集电路和高温功率集成电路。路和高温功率集成电路。路和高温功率集成电路。


技术研发人员:孔谋夫 王彬 胡泽伟
受保护的技术使用者:电子科技大学
技术研发日:2022.03.04
技术公布日:2022/7/1
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1