微电子装置形成方法及相关微电子装置、存储器装置和电子系统与流程

微电子装置形成方法及相关微电子装置、存储器装置和电子系统
1.优先权主张
2.本技术要求2021年3月18日提交的“微电子装置形成方法及相关微电子装置、存储器装置和电子系统(methods of forming microelectronic devices,and related microelectronic devices,memory devices,and electronic systems)”的第17/205,954号美国专利申请的提交日的权益。
技术领域
3.本公开在各种实施例中大体上涉及微电子装置设计和制造的领域。更确切地说，本公开涉及微电子装置形成方法，并涉及相关微电子装置、存储器装置和电子系统。


背景技术：

4.微电子行业的持续目标是增加例如非易失性存储器装置(例如，nand快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增大非易失性存储器装置中的存储器密度的一个方式是利用竖直存储器阵列(也被称作“三维(3d)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过包含导电结构和介电材料层的一或多个叠组(例如，堆叠结构)中的开口的竖直存储器串。每一竖直存储器串可包含与竖直堆叠式存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
5.竖直存储器阵列架构通常包含存储器装置的叠组(例如，堆叠结构)的层的导电结构与存取线(例如，位线)之间的电连接，使得竖直存储器阵列的存储器单元可以被唯一地选择用于写入、读取或擦除操作。形成此类电连接的一种方法包含在存储器装置的叠组的层的边缘(例如，水平端)形成所谓的“阶梯”(或“梯级”)结构。阶梯结构包含限定导电结构的接触区域的各个“台阶”，导电接触结构可定位在所述接触区域上以提供导电结构的电气通路。
6.随着竖直存储器阵列技术的发展，通过将存储器装置形成为展现多叠组(例如，双叠组)配置，提高了存储器密度。例如，在一种传统的双叠组配置中，一些竖直存储器串位于上部叠组(例如，上部堆叠结构)，而额外竖直存储器串位于上部叠组下面的下部叠组(例如，下部堆叠结构)。上部叠组的竖直存储器串可电耦合到下部叠组的额外竖直存储器串(例如，通过导电互连结构)，或者上部叠组的竖直存储器串可以与下部叠组的额外竖直存储器串电隔离(例如，通过中间介电材料)。不幸的是，随着特征封装密度的增加和形成误差的裕度的降低，传统的存储器装置形成方法和相关联配置导致了不期望的应力(例如，存取线接触超过蚀刻应力)、缺陷(例如，存取线接触穿孔)和电流泄漏(例如，选择栅极电流泄漏、存取线电流泄漏)，它们会降低期望的存储器装置性能、可靠性和耐久性。
7.另外，微电子装置制造行业的一个持续目标是通过减小字线的电阻和/或电容来
提高装置的性能，例如3d nand存储器装置。然而，减小字线的电阻和/或电容的努力可能会对装置设计和制造的其它方面产生负面影响，例如在装置中邻近阶梯结构的区域中导致导柱弯曲。因此，设计和制造电阻和/或电容降低且无导柱弯曲的微电子装置，例如3d nand存储器装置，仍然是一个挑战。


技术实现要素：

8.本公开的实施例包含一种微电子装置形成方法。所述方法包含：形成第一堆叠结构，其包括绝缘结构和其它绝缘结构的交替层级；形成存储器单元串，其包括延伸穿过所述第一堆叠结构的沟道材料；至少部分地基于在所述第一堆叠结构内观察到的导柱弯曲量，在所述第一堆叠结构上方形成第二堆叠结构，其包括额外绝缘结构和额外其它绝缘结构的交替层级；形成特定于所述观察到的导柱弯曲量的第一定制标线；使用所述第一定制标线形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的开口，其中所述存储器单元串上方的所述开口的中心至少在所述观察到的导柱弯曲的方向上与所述存储器单元串的最上部表面的中心大体上对准；形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的上部导柱；以及至少部分地基于所述观察到的导柱弯曲量，在一些相邻上部导柱之间形成槽结构，所述槽结构展现非线形形状。
9.本公开的一些实施例包含一种微电子装置。所述微电子装置包含：堆叠结构，其包括布置成层的导电结构和绝缘结构的竖直交替序列，所述堆叠结构划分成通过槽结构彼此分隔开的块结构；下部导柱，其竖直延伸穿过所述堆叠结构的所述块结构，所述下部导柱在第一方向上展现导柱弯曲，所述下部导柱中的每一个具有最下部表面和不与所述导柱的所述最下部表面竖直对准的最上部表面；额外堆叠结构，其竖直上覆于所述堆叠结构且包括布置成额外层的额外导电结构和额外绝缘结构的竖直交替序列；以及上部导柱，其延伸穿过所述额外堆叠结构且竖直上覆于所述下部导柱，每一上部导柱具有最下部表面和最上部表面，其中每一上部导柱的所述最下部表面的中心在所述第一方向上与对应导柱的所述最上部表面的中心对准。
10.本公开的额外实施例包含一种微电子装置，其包含：存储器单元串，其延伸穿过包括交替的导电结构和绝缘结构的层的第一堆叠结构，所述存储器单元串至少包括介电材料和竖直延伸穿过所述第一堆叠结构的沟道材料；第二堆叠结构，其竖直上覆于所述第一堆叠结构；上部导柱，其延伸穿过所述第二堆叠结构且竖直上覆于所述存储器单元串；硬式掩模材料，其位于所述第二堆叠结构上方；椭圆形开口，其延伸穿过所述硬式掩模材料，每一椭圆形开口与所述上部导柱中的相应上部导柱的至少一部分竖直重叠；椭圆形导电触点，其形成在所述椭圆形开口内，每一椭圆形导电触点与所述上部导柱中的相应上部导柱接触；以及存取线，其与所述椭圆形导电触点电接触，其中所述椭圆形导电触点的椭圆横截面具有在垂直于所述存取线的延伸方向的方向上延伸的主轴。
11.本公开的实施例包含一种电子系统。所述电子系统包含：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包含微电子装置结构。所述微电子装置结构包含：延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括绝缘结构和导电结构的交替层级，所述存储器单元串在第一方向上展现导柱弯曲；上部导柱，其位于包括额外绝缘结构和额外导电结构的交
替层级的额外堆叠结构内，所述上部导柱的最下部部分的中心在所述第一方向上与所述存储器单元串的最上部部分的相应中心大体上对准；槽结构，其至少部分地延伸穿过所述堆叠结构，所述槽结构分别展现非线形形状；椭圆形导电触点，其接触所述上部导柱的最上部部分，所述椭圆形导电触点的椭圆横截面具有在所述第一方向上延伸的主轴；以及存取线，其与所述椭圆形导电触点电接触且在垂直于所述第一方向的第二方向上延伸。
附图说明
12.图1a到图1x是根据本公开的实施例的示出微电子装置结构形成方法简化横截面视图(图1a、图1c、图1d、图1f到图1j、图1l、图1m、图1o和图1p)和俯视图(图1b、图1e、图1k和图1n)；
13.图2是根据本公开的实施例的微电子装置的部分剖切透视图；
14.图3是根据本公开的实施例的电子系统的框图；以及
15.图4是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
16.在此包含的图示并不意味着是任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而仅仅是用于描述本文实施例的理想化表示。图中共有的元件和特征可以保留相同的数字标号，但为了便于遵循图示，附图标记以介绍元件或最完整描述元件的图号开始。
17.以下描述提供特定细节，例如材料组成、形状和大小，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些特定细节的情况下实践。实际上，可结合行业中采用的常规微电子装置制造技术来实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置，比如3d nand快闪存储器装置)的完整过程流程。下文所描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。用以根据所述结构形成完整微电子装置的额外动作可通过常规制造技术来执行。
18.本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。将预期图式中描绘的形状由于例如制造技术和/或容差而有所变化。因此，本文中所描述的实施例不应理解为限于如所示出的特定形状或区，而是包含例如由于制造而造成的形状的偏差。举例来说，示出或描述为盒形的区可能具有粗略和/或非线性特征，且示出或描述为圆形的区可能包含一些粗略和/或线性特征。此外，所示出的锐角可为圆角，且反之亦然。因此，图中所示出的区本质上是示意性的，且其形状并不意图说明区的精确形状并且不限制本发明权利要求书的范围。图式并不一定按比例绘制。另外，图式之间的共同元件可保留相同数字标号。
19.如本文中所使用，“存储器装置”意指并包含展现存储器功能性但不必限于存储器功能性的微电子装置。换句话说且仅借助于非限制性实例，术语“存储器装置”不仅包含存储器(例如，易失性存储器，比如dram；非易失性存储器，比如nand存储器)，而且包含专用集成电路(asic)(例如，芯片上系统(soc))、组合逻辑和存储器的微电子装置，以及并入有存储器的图形处理单元(gpu)。
20.如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是关于结构的主平面且未必由地球重力场限定。“水平”或“横向”方向是大体上平行于结构的主平面的方向，而“竖直”或“纵向”方向是大体上垂直于结构的主平面的方向。结构的主平面由与结构的其它表面相比具有相对大面积的结构的表面限定。参考各图，“水平”或“橫向”方向可垂直于所指示“z”轴，且可平行于所指示“x”轴和/或平行于所指示“y”轴；且“竖直”或“纵向”方向可平行于所指示“z”轴，可垂直于所指示“x”轴，且可垂直于所指示“y”轴。
21.如本文中所使用，描述为彼此“相邻”的特征(例如，区、结构、装置)是指并包含彼此最邻近(例如，最靠近)定位的具有所公开标识(或多个标识)的特征。不与“相邻”特征的所公开标识(或多个标识)匹配的额外特征(例如，额外区、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此邻近，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征是指并包含彼此竖直最邻近(例如，竖直最靠近)定位的具有所公开标识(或多个标识)的特征。此外，描述为彼此“水平相邻”的特征是指并包含彼此水平最邻近(例如，水平最靠近)定位的具有所公开标识(或多个标识)的特征。
22.如本文中所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“中间”、“右”等空间关系术语可为了方便描述而使用以描述如图中所示出的一个元件或特征与另一(些)元件或特征的关系。除非另外规定，否则空间关系术语既定涵盖除图中所描绘定向外的材料的不同定向。举例来说，如果图中的材料反转，则被描述为在其它元件或特征“下方”或“下面”或“下部”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、倒置、翻转)，且本文中所用的空间关系描述词可相应地进行解释。
23.如本文中所使用，单数形式“一”和“所述”希望也包含复数形式，除非上下文另外清楚地指示。
24.如本文中所使用，“和/或”包含相关联的所列项目中的一或多个的任何和所有组合。
25.如本文中所使用，术语“配置”是指至少一个特征(例如，至少一个结构、至少一个区域、至少一个设备)以预定方式促进所述至少一个特征的操作的大小、形状、材料组成、定向和布置。
26.如本文中所使用，短语“耦合到”是指以可操作方式彼此连接例如通过直接欧姆连接或通过间接连接(例如，借助于另一结构)电连接的结构。
27.如本文中所使用，关于给定参数、特性或条件的术语“大体上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合变异度(例如，在可接受容差内)的程度。借助于实例，根据大体上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，乃至满足100.0％。
28.如本文中所使用，关于特定参数的数值的“约”或“近似”包含所述数值，且所属领域的一般技术人员将理解的相对于所述数值的变异度在特定参数的可接受容差内。举例来说，关于数值的“约”或“近似”可包含额外数值，所述额外数值处于所述数值的90.0％到
110.0％范围内，例如处于所述数值的95.0％到105.0％范围内，处于所述数值的97.5％到102.5％范围内，处于所述数值的99.0％到101.0％范围内，处于所述数值的99.5％到100.5％范围内，或处于所述数值的99.9％到100.1％范围内。
29.如本文中所使用，术语“均质”是指特征(例如，材料、结构)中包含的元素的相对数量在特征的不同部分(例如，不同的水平部分、不同的竖直部分)中没有变化。相反，如本文中所使用，术语“异质”是指特征(例如，材料、结构)中包含的元素的相对数量在特征的不同部分中变化。如果特征是异质的，那么特征中包含的一或多个元素的数量可能会在特征的不同部分逐步变化(例如，突然变化)，或者可能会在特征的不同部分连续变化(例如，逐渐变化，如线性变化、抛物线型地变化)。例如，特征可由至少两种不同的材料构成并包含两种不同材料的堆叠。
30.除非另外指示，否则本文所述的材料可通过常规技术形成，包含但不限于旋涂、毯覆式涂层、化学气相沉积(cvd)、原子层沉积(ald)、等离子体增强ald、物理气相沉积(pvd)(包含溅镀、蒸发、电离pvd和/或等离子体增强cvd)或外延生长。替代地，材料可以原位生长。取决于要形成的特定材料，用于沉积或生长材料的技术可由所属领域的技术人员选择。除非上下文另有指示，否则材料的移除可以通过任何合适的技术实现，包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨剂平坦化(例如，化学机械平坦化)，或其它已知方法。用于蚀刻所需材料的蚀刻化学反应和蚀刻条件可由所属领域的技术人员选择。
31.如本文中所使用，术语“绝缘材料”包含以下中的一或多种：至少一个介电氧化物材料(例如，氧化硅(sio
x
)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(alo
x
)、氧化铪(hfo
x
)、氧化铌(nbo
x
)、氧化钛(tio
x
)、氧化锆(zro
x
)、氧化钽(tao
x
)和氧化镁(mgo
x
)中的一或多个)、至少一个介电氮化物材料(例如，氮化硅(siny))、至少一个介电氮氧化物材料(例如，氮氧化硅(sio
x
ny))，和至少一个介电碳氧氮化物材料(例如，硅碳氧氮化物(sio
xcz
ny))。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，sio
x
、alo
x
、hfo
x
、nbo
x
、tio
x
、siny、sio
x
ny、sio
xcz
ny)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，si、al、hf、nb、ti)的每一个原子的平均比的材料。由于化学式表示相对原子比与不严格的化学结构，因此绝缘结构可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指且包含具有无法由明确限定的自然数的比率表示且违反定比定律(law of definite proportions)的某一元素组成的化合物。
32.如本文中所使用，术语“导电材料”包含以下各项中的一或多个：金属(例如，钨(w)、钛(ti)、钼(mo)、铌(nb)、钒(v)、铪(hf)、钽(ta)、铬(cr)、锆(zr)、铁(fe)、钌(ru)、锇(os)、钴(co)、铑(rh)、铱(ir)、镍(ni)、钯(pa)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al))；合金(例如，co基合金、fe基合金、ni基合金、fe及ni基合金、co及ni基合金、fe及co基合金、co及ni及fe基合金、al基合金、cu基合金、镁(mg)基合金、ti基合金、钢、低碳钢、不锈钢)；含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)；包含氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、氧化铱(iro
x
)、氧化钌(ruo
x
)、其合金中的至少一个的材料；导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(ge)、导电掺杂硅锗
(sige))；多晶硅；展现电导率的其它材料；或其组合。
33.如本文中所使用，术语“导柱不对准”或“导柱弯曲”是指微电子装置结构的导柱结构的中心纵向轴线偏离理想、真实的竖直中心纵向轴线。作为非限制性实例，导柱可能会倾斜或弯曲，偏离导柱的真实竖直定向。例如，导柱的底部部分可能位于理想位置并在此形成，但由于导柱弯曲，导柱的顶部部分可能无法与导柱的底表面竖直对准。
34.本公开的实施例包含微电子装置(例如，存储器装置)的微电子装置结构，以及相关微电子装置(例如，存储器装置)、电子系统和方法。在一些实施例中，本公开的微电子装置结构包含：存储器单元串(例如，导柱)，其延伸穿过包含绝缘结构和导电结构的交替层级的堆叠结构，所述存储器单元串展现在第一方向上的导柱弯曲；上部导柱，其位于包含额外绝缘结构和额外导电结构的交替层级的额外堆叠结构内，所述上部导柱的最下部表面的中心在所述第一方向上与所述存储器单元串的最上部表面的相应中心大体上对准；槽结构，其至少部分地延伸穿过所述堆叠结构，所述槽结构分别展现非线形形状；椭圆形导电触点，其接触所述上部导柱的最上部表面，所述椭圆形导电触点的椭圆横截面具有在所述第一方向上延伸的主轴；以及存取线，其与所述椭圆形导电触点电接触且在垂直于所述第一方向的第二方向上延伸。
35.本公开的实施例包含使用一或多个定制标线形成其内形成上部导柱的开口。所述开口可形成为容纳存储器单元串(例如，堆叠结构内的导柱)展现的导柱弯曲。另外，本公开的实施例包含使用定制标线形成位于上部导柱上方的硬式掩模材料内且其内形成椭圆形导电触点的椭圆形开口。由椭圆形触点限定的椭圆形的大小和形状可至少部分地由观察到的存储器单元串(例如，堆叠结构内的导柱)的导柱弯曲决定，以容纳(例如，补偿)观察到的导柱弯曲程度。在一些实施例中，定制标线可以实时形成(即，设计和制造)。例如，定制标线可以在形成微电子装置结构的过程期间基于观察到的微电子装置结构的导柱弯曲而形成。在其它实施例中，定制标线可以针对观察到的和/或预期的导柱不对准和/或导柱弯曲量而形成，并且定制标线可选自形成的定制标线，并用于形成微电子装置结构的开口和椭圆形开口。例如，定制标线可以基于观察到的导柱不对准和/或导柱弯曲和/或基于微电子装置结构内的预期导柱不对准和/或导柱弯曲而选择。
36.基于观察到的导柱不对准和/或导柱弯曲使用定制标线形成微电子装置结构的开口和/或椭圆形开口可比常规的微电子装置结构形成方法有利。例如，相比于展现导柱不对准和/或导柱弯曲的常规方法和结构，基于观察到的导柱不对准和/或导柱弯曲使用定制标线形成微电子装置结构的开口和/或椭圆形开口可以改进导柱和上部导柱结构之间的重叠。因此，导柱和上部导柱结构之间的电连接可得以改进。
37.此外，相比于展现导柱不对准和/或导柱弯曲的常规方法和结构，基于观察到的导柱不对准和/或导柱弯曲使用定制标线形成微电子装置结构的开口和/或椭圆形开口可以改进椭圆形导电触点和上部导柱结构之间的重叠，且因此可以改进椭圆形导电触点和上部导柱结构之间的电连接。另外，基于观察到的导柱不对准和/或导柱弯曲使用定制标线形成椭圆形开口可以改进椭圆形导电触点和存取线(例如，位线)之间的重叠，所述存取线在微电子装置结构内可具有固定位置，即使微电子装置结构展现导柱不对准和/或导柱弯曲也如此。例如，相比于展现导柱不对准和/或导柱弯曲的常规结构中的环形形状，椭圆形开口和椭圆形导电触点的椭圆形形状改进椭圆形导电触点和存取线(例如，位线)之间的重叠。
鉴于前述，通过容纳和/或补偿微电子装置结构内的导柱弯曲，微电子装置结构内的虚设导柱(例如，虚设导柱区域)可相对于常规结构而减少。
38.图1a-图1x示出根据本公开的实施例的微电子装置结构形成方法。图1a是根据本公开的实施例的微电子装置结构100的简化部分横截面图。图1b是图1a的微电子装置结构100的俯视图。图1a的横截面穿过图1b的截面线a-a截取。微电子装置结构100可包含堆叠结构101，所述堆叠结构包含布置成层102的绝缘结构104和其它绝缘结构106的竖直(例如，在z方向上)交替序列。层102中的每一个可分别包含绝缘结构104的层级，所述层级与其它绝缘结构106的层级直接竖直相邻(例如，邻近)。堆叠结构101的绝缘结构104在本文中还可称为“绝缘材料”，堆叠结构101的其它绝缘结构106在本文中还可称为“其它绝缘材料”。
39.在一些实施例中，堆叠结构101的层102的数目(例如，数量)可在32个层102到256个层102的范围内。在一些实施例中，堆叠结构101包含128个层102。但是，本公开不限于此，并且堆叠结构101可包含不同数目的层102。另外，在一些实施例中，堆叠结构101可包含：第一叠组结构，其竖直上覆于源极结构103且包括绝缘结构104和其它绝缘结构106的层102；及在第一叠组结构上方的第二叠组结构，所述第二叠组结构包括绝缘结构104和其它绝缘结构106的层102。在一些此类实施例中，第一叠组结构可通过叠组间区域与第二叠组结构分隔开。例如，堆叠结构101可包括双叠组3d nand装置(例如，3d nand快闪存储器装置)。在一些实施例中，堆叠结构101在本文中可以称为叠组结构或第一叠组结构。
40.绝缘结构104的层级可由例如至少一种介电材料形成并且包含至少一种介电材料，例如以下中的一或多个：氧化物材料(例如，二氧化硅(sio2))、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛(tio2)、二氧化铪(hfo2)、二氧化锆(zro2)、二氧化铪(hfo2)、氧化钽(tao2)、氧化镁(mgo)和氧化铝(al2o3)。在一些实施例中，绝缘结构104由二氧化硅形成并且包含二氧化硅。
41.其它绝缘结构106的层级可由不同于绝缘结构104且关于其展现蚀刻选择性的绝缘材料形成并且包含所述绝缘材料。在一些实施例中，其它绝缘结构106由氮化物材料(例如，氮化硅(si3n4))或氮氧化物材料(例如，氮氧化硅)形成并且包含氮化物材料或氮氧化物材料。在一些实施例中，其它绝缘结构106由氮化硅形成并且包含氮化硅。
42.堆叠结构101可形成于源极结构103(例如，源极材料、源极板)上方。源极结构103可由以下形成并且包含以下：例如，掺杂有一或多个p型导电材料的半导体材料(例如，掺杂有至少一个p型掺杂剂的多晶硅，如硼、铝和镓中的一或多个)，或掺杂有一或多个n型导电材料的半导体材料(例如，掺杂有至少一个n型掺杂剂的多晶硅，如砷、磷、锑和铋中的一或多个)。尽管图1a已经描述和示出为包含在源极结构103正上方(例如，在其上)的堆叠结构101，但是本公开不限于此。在其它实施例中，堆叠结构101上覆于包括绝缘结构104和其它绝缘结构106的额外层102且通过至少一种介电材料与堆叠结构101分隔开的叠组结构。
43.介电材料108可位于层102中的最上部层上方。介电材料108可由电绝缘材料形成并且包含电绝缘材料，例如以下中的一或多个：磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、氟硅酸盐玻璃(fsg)、硼磷硅酸盐玻璃(bpsg)和二氧化硅。在一些实施例中，介电材料108可包含与绝缘结构104相同的材料组成。在一些实施例中，介电材料108由二氧化硅形成并且包含二氧化硅。
44.材料的导柱110(例如，单元导柱、存储器导柱)可竖直延伸(例如，在z方向上)穿过
堆叠结构101。如本文中将描述，导柱110的材料可形成存储器单元(例如，存储器单元串)。导柱110(例如，下部导柱110)可各自分别包括绝缘材料112、与绝缘材料112水平相邻的沟道材料114、与沟道材料114水平相邻的隧道介电材料(也称为“隧穿介电材料”)116、与隧道介电材料116水平相邻的存储器材料118，及与存储器材料118水平相邻的介电阻挡材料(也称为“电荷阻挡材料”)120。介电阻挡材料120可与堆叠结构101中的一个层102的其它绝缘结构106中的一个层级水平相邻。沟道材料114可水平地插入于绝缘材料112和隧道介电材料116之间；隧道介电材料116可水平地插入于沟道材料114和存储器材料118之间；存储器材料118可水平地插入于隧道介电材料116和介电阻挡材料120之间；并且介电阻挡材料120可水平地插入于存储器材料118和其它绝缘结构106的一层级之间。
45.绝缘材料112可由电绝缘材料形成并且包含电绝缘材料，例如磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、氟硅酸盐玻璃(fsg)、硼磷硅酸盐玻璃(bpsg)、二氧化硅、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、氧化铌、氧化钼、氧化锶、氧化钡、氧化钇、氮化物材料(例如，氮化硅(si3n4))、氮氧化物(例如，氮氧化硅)、介电碳氮化物材料(例如，碳氮化硅(sicn))、介电碳氧氮化物材料(例如，碳氧氮化硅(siocn))或其组合。在一些实施例中，绝缘材料112由二氧化硅形成并且包含二氧化硅。
46.沟道材料114可由以下中的一或多个形成并且包含以下中的一或多个：半导体材料(至少一个元素半导体材料，如多晶硅；至少一个iii-v合成半导体材料、至少一个ii-vi合成半导体材料、至少一个有机半导体材料、gaas、inp、gap、gan、其它半导体材料)，和氧化物半导体材料。在一些实施例中，沟道材料114包含非晶硅或多晶硅。在一些实施例中，沟道材料114由掺杂半导体材料形成并且包含掺杂半导体材料。
47.隧道介电材料116可由介电材料形成并且包含介电材料，可以在合适的电偏置条件下执行穿过所述介电材料的电荷隧穿，例如通过热载流子注入或通过fowler-nordheim隧穿诱发的电荷转移。作为非限制性实例，隧道介电材料116可由以下中的一或多个形成并且包含以下中的一或多个：氧化硅、氮化硅、氮氧化硅、介电金属氧化物(例如氧化铝和氧化铪)、介电金属氮氧化物、介电金属硅酸盐、其合金和/或其组合。在一些实施例中，隧道介电材料116可包含二氧化硅。在其它实施例中，隧道介电材料116由氮氧化硅形成并且包含氮氧化硅。
48.存储器材料118可包括电荷捕获材料或导电材料。存储器材料118可由以下中的一或多个形成并且包含以下中的一或多个：氮化硅、氮氧化硅、多晶硅(掺杂多晶硅)、导电材料(钨、钼、钽、钛、铂、钌及其合金，或金属硅化物，如硅化钨、硅化钼、硅化钽、硅化钛、硅化镍、硅化钴或其组合)、包含至少一个元素半导体元件或至少一个合成半导体材料的半导电材料多晶或非晶半导体材料、导电纳米粒子(例如，钌纳米粒子)或金属点。在一些实施例中，存储器材料118由氮化硅形成并且包含氮化硅。
49.介电阻挡材料120可由介电材料形成并且包含介电材料，例如氧化物(例如，二氧化硅)、氮化物(氮化硅)和氮氧化物(氮氧化硅)或另一种材料中的一或多个。在一些实施例中，介电阻挡材料120由氮氧化硅形成并且包含氮氧化硅。
50.在一些实施例中，隧道介电材料116、存储器材料118和介电阻挡材料120可共同形成并且包含配置成捕获电荷的结构，例如氧化物-氮化物-氧化物(ono)结构。在一些此类实施例中，隧道介电材料116由二氧化硅形成并且包含二氧化硅，存储器材料118由氮化硅形
成并且包含氮化硅，且介电阻挡材料120由二氧化硅形成并且包含二氧化硅。
51.参考图1b，一些导柱110可彼此对准(例如，在y方向上)，其它导柱110可彼此偏移(例如，在y方向上)。导柱110可布置成所谓的编织图案(例如，六方紧密排列的布置)，这可促进堆叠结构101中的导柱110(和所得的存储器单元串)的密度增大。导柱110可布置成在第一水平(例如，橫向)方向上(例如，在x方向上)延伸的行107和在第二水平方向上(例如，在y方向上)延伸的列109。在一些实施例中，列109中的导柱110可相对于相邻(例如，邻近)列109中的导柱110横向偏移(例如，在x方向和y方向中的每一方向上)。另外，每隔一个列109的导柱110可水平对准(例如，在y方向上)。类似地，行107的导柱110可相对于相邻(例如，邻近)行107中的导柱110水平偏移(例如，在x方向和y方向中的每一方向上)。另外，每隔一个行107的导柱110可水平对准(例如，在x方向上)。
52.参考图1c，在形成导柱110之后，导柱110的一部分可被移除，使导柱110相对于介电材料108的最上部表面凹入。在一些实施例中，绝缘材料和沟道材料114的一部分可比导柱110的其它组件(例如，隧道介电材料116、存储器材料118、介电阻挡材料120)竖直凹入得更低(例如，在z方向上)。
53.在一些实施例中，导电材料122可在凹部内形成以形成所谓的“导电插塞结构”。导电材料122可由多晶硅或另一导电材料形成并且包含多晶硅或另一导电材料，所述另一导电材料被配制成相对于介电材料108的材料并且在一些实施例中相对于导柱110中的一或多个材料展现蚀刻选择性。在一些实施例中，导电材料122由多晶硅形成并且包含多晶硅。在一些实施例中，导电材料122电连接到沟道材料114(例如，与其电连通)。在一些实施例中，导电材料122可包含掺杂多晶硅。在一些实施例中，导电材料122掺杂有一或多个n型掺杂剂，例如磷。在一些实施例中，导电材料122是轻掺杂d(例如，浓度为约1x 10
18
个原子/立方厘米)。替代地，在一些实施例中，绝缘材料可在凹部内形成。在此类实施例中，绝缘材料随后可进行穿孔以形成与沟道材料114的连接。
54.在形成导电材料122之后，微电子装置结构100可经受化学机械平坦化(cmp)工艺，以从凹部的外部表面(例如，在介电材料108的上部表面上)移除导电材料。
55.同时参考图1d-图1f，在形成导电材料122之后，可在堆叠结构101上方形成另一堆叠结构105(例如，上部堆叠结构、选择栅极漏极(sgd)堆叠结构)(其在本文中还可称为“第二叠组结构”)。图1d是穿过图1e的截面线d-d截取的微电子装置结构100的简化部分横截面图。图1e是微电子装置结构100的一部分的俯视图，示出了对应于图1b的框e的位置的微电子装置结构100的所述部分。在图1e中，导柱110用虚线示出，指示它们位于微电子装置结构100的上部表面下方。图1f是穿过图1e的截面线f-f截取的微电子装置结构100的简化部分横截面图。已确认穿过第二线f-f截取的横截面将包含相对于图1d的导柱110变窄的导柱110；但是，图1d和1f中的导柱110示出为相同的，以便更好地示出导柱110的结构。
56.参考图1d和1f，其它堆叠结构105可包含在蚀刻终止材料125上方形成的绝缘结构104和额外其它绝缘结构106的交替层级。绝缘结构104和其它绝缘结构106的交替层级可布置成层124。堆叠结构101和其它堆叠结构105之间的介电材料108可被称为叠组间区域111。其它堆叠结构105可包含最上部绝缘结构129，其在竖直方向上(例如，在z方向上)的厚度大于其它堆叠结构105的其它绝缘结构104。
57.蚀刻终止材料125可由例如相对于绝缘结构104和其它绝缘结构106展现蚀刻选择
性的材料形成并且包含所述材料。在一些实施例中，蚀刻终止材料125可包含含碳材料(例如，碳氮化硅(sicn))。在一些此类实施例中蚀刻终止材料125可促进在微电子装置结构100的使用和操作期间靠近蚀刻终止材料125的沟道区域的电场改进。在一些实施例中，微电子装置结构100可能不包含堆叠结构101和其它堆叠结构105之间的蚀刻终止材料125。在一些此类实施例中，介电材料108可介入于堆叠结构101和其它堆叠结构105之间。
58.特别参考图1f，由于工艺限制，堆叠结构101和其导柱110(例如，下部导柱)可展现导柱不对准或导柱弯曲，使得微电子装置结构100的导柱110的中心纵向轴线偏离理想、真实的竖直中心纵向轴线。作为非限制性实例，导柱110可倾斜或弯曲，偏离导柱110的真实竖直定向。例如，给定导柱110的底部部分可能位于理想位置并在此形成，但由于导柱弯曲，给定导柱110的顶部部分可能无法与导柱的底表面竖直对准。在一些实施例中，堆叠结构101和其导柱110可在指示为“导柱弯曲方向”的方向(例如，y方向)上展现导柱不对准或导柱弯曲。为了更好地示出对准，图1f的导柱110示出为具有真实竖直定向；但是，应理解，微电子装置结构100的导柱110可展现本文所述的导柱不对准或导柱弯曲。
59.在形成其它堆叠结构105之后，可形成穿过其它堆叠结构105到导电材料122的第一开口126和第二开口127(统称为开口126、127)。第一开口126和第二开口127可使用标线(例如，玻璃板上的铬蚀刻)形成。例如，限定第一开口126和第二开口127的布置的标线(未示出)可用于使用具有第一开口126和第二开口127的布置的暴露装置对例如硬式掩模结构(例如，蚀刻终止材料)进行图案化，并且硬式掩模结构可用于通过其它堆叠结构105转移(例如，蚀刻)第一开口126和第二开口127的图案，以限定其它堆叠结构105中的第一开口126和第二开口127。
60.在一些实施例中，用于形成第一开口126和第二开口127的标线可包含第一定制标线。具体地说，第一定制标线可包含至少部分地基于微电子装置结构100和其中元件(例如，导柱110)的形成进展而设计和制造的渐进性标线。例如，第一定制标线可包含经定制(例如，设计)用于补偿微电子装置结构100内(例如，在堆叠结构101和其它堆叠结构105的交界面处)相对于真实竖直导柱展现的导柱不对准和/或导柱弯曲的图案。
61.在一些实施例中，第一定制标线可至少部分地基于接收到的有关微电子装置结构100的数据(在本文中称为“结构数据”)来设计和制造。在一些实施例中，结构数据可从晶片测试系统接收。例如，先前制造的微电子装置结构和/或当前微电子装置结构100可经由常规方法测试、评估和/或分析，以识别导柱不对准和/或导柱弯曲。作为非限制性实例，经由测试和分析，可以在上文关于图1a-1c所描述的微电子装置结构100的形成期间在所述一或多个先前制造的微电子装置结构和/或当前微电子装置结构100中观察到导柱不对准和/或导柱弯曲。观察到的导柱不对准和/或导柱弯曲可在接收到的结构数据中表示，并且第一定制标线可以至少部分地基于观察到的导柱不对准和/或导柱弯曲来设计、制造和/或以其它方式提供。此外，第一定制标线可在形成第一开口126和第二开口127时经设计、制造和/或以其它方式提供以补偿(例如，抵消)观察到的导柱不对准和/或导柱弯曲。因此，使用第一定制标线形成其内形成上部导柱结构135(图1i)的第一开口126和第二开口127可改进微电子装置结构100的其它堆叠结构105和堆叠结构101的元件之间的物理和电连接，如下文更详细地描述。
62.仍参考图1d-1f，在一些实施例中，基于在x方向和/或y方向上观察到的导柱不对
准和/或导柱弯曲(例如，导柱110和/或导电材料相对于真实竖直定向展现的不对准和/或弯曲)量(例如，程度)，如图1e中所表示，第一定制标线的图案可在形成第一开口126和第二开口127时在x方向和/或y方向上设计、制造和/或以其它方式提供(例如，相对于用作真实竖直定向的标线(在本文中称为“非定制标线”)调整)，以抵消观察到的导柱不对准和/或导柱弯曲量。例如，第一定制标线的图案可相对于非定制标线(例如，标线的玻璃上铬(“cog”)线)调整与观察到的导柱不对准和/或导柱弯曲相同或类似的量，以抵消观察到的导柱不对准和/或导柱弯曲程度。作为非限制性实例，如果在堆叠结构101和其它堆叠结构105之间(例如，在堆叠结构101和其它堆叠结构105的交界面处)观察到y方向上约55nm的导柱弯曲，那么用于形成第一开口126和第二开口127的第一定制标线的图案可相对于非定制标线在y方向上调整约55nm。尽管本文描述了特定的导柱不对准和/或弯曲量，但是本公开不限于此；相反，第一定制标线可经设计和制造以补偿观察到的导柱不对准和/或导柱弯曲量。
63.在一些实施例中，第一定制标线的整个图案可作为整体在制造期间基于微电子装置结构100内观察到的单个导柱不对准和/或导柱弯曲量来调整。在其它实施例中，第一定制标线的图案中表示微电子装置结构100的块的每一部分可以在制造期间基于微电子装置结构100的相应块的导柱内观察到的导柱不对准和/或导柱弯曲量分别调整。在额外实施例中，第一定制标线的图案中表示微电子装置结构100的区域(例如，边缘区域、中间区域等)的每一部分可以在制造期间基于微电子装置结构100的相应区域的导柱内观察到的导柱不对准和/或导柱弯曲量分别调整。在另外其它实施例中，第一定制标线的图案中表示第一开口126或第二开口127的每一部分可以在制造期间基于微电子装置结构100的相应导柱内观察到的导柱不对准和/或导柱弯曲量分别调整。
64.鉴于前述，因为第一定制标线基于微电子装置结构100内观察到的导柱不对准和/或导柱弯曲而设计、制造和/或以其它方式提供，所以第一开口126和第二开口127可以基于微电子装置结构100内观察到的导柱不对准和/或导柱弯曲而设计、制造和/或以其它方式提供。
65.在一些实施例中，第一定制标线可以实时形成(即，设计和制造)。例如，结构数据可被接收，并且第一定制标线可在形成微电子装置结构100的过程期间形成。在其它实施例中，定制标线可针对观察到的和/或预期的导柱不对准和/或导柱弯曲量而形成，并且第一定制标线可选自形成的定制标线，并用于形成微电子装置结构100的第一开口126和第二开口127。例如，第一定制标线可基于结构数据中的观察到的导柱不对准和/或导柱弯曲和/或基于预期的微电子装置结构100内的导柱不对准和/或导柱弯曲而选择。
66.在一些实施例中，第一开口126和第二开口127可经由第一定制标线形成，使得第一开口126和第二开口127的中心轴线180在至少一个方向(例如，y方向)上在导柱110和第一开口126与第二开口127的交界面处与相应导电材料122和/或导柱110的中心轴线181至少大体上水平对准，如图1f中所示。
67.另外，在一些实施例中，第一开口126的中心轴线180在x方向上相对于导柱110的中心轴线181偏移，第二开口127的中心轴线180在x方向上与导柱110的中心轴线181对准，如图1d中所示。在其它实施例中，第二开口127在x方向上相对于基础导柱110的中心水平偏移，但是偏移程度小于第一开口126。如本文中将描述，第一开口126可与将微电子装置结构100的块结构分成一或多个子块结构的槽结构相邻(例如，定位在其邻近处)。
68.参考图1e，在一些实施例中，第一开口126布置在列109(例如，在y方向上延伸)中，第二开口127布置在与第一开口126的列109水平相邻的列109中。在一些此类实施例中，第一开口126可与第一开口126的相同列109中的其它第一开口126水平对准(例如，在x方向上)，第二开口127可与第二开口127的相同列109中的其它第二开口127水平对准(例如，在x方向上)。
69.在形成第一开口126和第二开口127之后，可在第一开口126和第二开口127的表面(例如，侧壁)上方形成衬垫材料128。衬垫材料128可由例如绝缘材料形成并且包含绝缘材料，例如上文参考绝缘材料112所描述的材料中的一或多个。在一些实施例中，衬垫材料128可包含二氧化硅。在一些实施例中，在形成衬垫材料128之后，衬垫材料128可经受所谓的“穿孔蚀刻”以移除衬垫材料128的一部分并暴露导电材料122的一部分。在一些实施例中，导电材料122的一部分也可被移除。
70.现在参考图1g和1h，沟道材料130可在衬垫材料128的侧面上方形成并且可通过导电材料122与沟道材料114电连通。图1g是从与图1d相同的视角看的微电子装置结构100的简化横截面视图。图1h是从与图1f相同的视角看的微电子装置结构100的简化横截面视图。所述沟道材料130可包括上文参考沟道材料114所描述的材料中的一或多个。在一些实施例中，所述沟道材料130可包含与沟道材料114相同的材料组成。在一些实施例中，沟道材料130可大体上与沟道材料114连续地延伸。因为沟道材料130可包括与沟道材料114相同的材料组成且沟道材料130通过导电材料122与沟道材料114电连通，所以如本文中所使用，沟道材料114、导电材料122和沟道材料130可以统称为沟道区域。
71.参考图1i和1j，在形成沟道材料130之后，可以在沟道材料130之间在开口126、127的其余部分内形成绝缘材料134以在相应的第一开口126和第二开口127中形成第一上部导柱结构135和第二上部导柱结构137。图1i是从与图1d相同的视角看的微电子装置结构100的简化横截面视图。图1j是从与图1f相同的视角看的微电子装置结构100的简化横截面视图。绝缘材料134可竖直上覆于(例如，在z方向上)沟道材料130，例如竖直上覆于沟道材料130的在导电材料122上方的水平延伸部分。
72.绝缘材料134可由上文参考绝缘材料112所描述的材料中的一或多个形成并且包含所述材料。在一些实施例中，绝缘材料134可包含与绝缘材料112大体上相同的材料组成。在一些实施例中，绝缘材料134可包含二氧化硅。在一些实施例中，微电子装置结构100在形成绝缘材料134之后经受平坦化工艺，例如cmp工艺。
73.鉴于前述，由于第一开口126和第二开口127的中心轴线180在至少一个方向(例如，y方向)上在导柱110和第一开口126与第二开口127的交界面处与相应导电材料122和/或导柱110的中心轴线181至少大体上水平对准，所以第一上部导柱结构135和第二上部导柱结构137(例如，第一上部导柱结构135和第二上部导柱结构137的中心)也可在至少一个方向(例如，y方向)上在导柱110和上部导柱结构135、137的交界面处与相应导电材料122和/或导柱110的中心轴线181至少大体上水平对准，如图1j中所示。
74.在一些实施例中，第一上部导柱结构135可相对于竖直基础(例如，在z方向上)导柱110的中心水平偏移(例如，在x方向上)。第二上部导柱结构137可与竖直基础(例如，在z方向上)导柱110的中心水平对准(例如，在x方向和y方向中的每一方向上)。在一些实施例中，第二上部导柱结构137可相对于竖直基础导柱110的中心水平偏移，但是偏移程度小于
第一上部导柱结构135相对于竖直基础导柱110的水平偏移。
75.现在参考图1k和1l，在形成绝缘材料134之后，绝缘材料134的至少一部分可以任选地从上部导柱结构135、137内凹入以形成凹部。图1k是从与图1d相同的视角看的微电子装置结构100的简化横截面视图。图1l是从与图1f相同的视角看的微电子装置结构100的简化横截面视图。凹部可用额外沟道材料填充以形成沟道材料130的水平延伸部分136。所述额外沟道材料可包括与沟道材料130相同的材料组成。
76.共同参考图1m和图1n，在形成沟道材料130的水平延伸部分136之后，槽133可穿过其它堆叠结构105和堆叠结构101形成。图1m是穿过图1n的截面线m-m截取的微电子装置结构100的简化部分横截面图。槽133在本文中可以称为所谓的“替换栅极”槽，其它绝缘结构106随后通过所述槽移除。在一些实施例中，槽133在源极结构103的至少一部分处暴露。
77.参考图1n，微电子装置结构100可包含通过导柱110和上部导柱结构135、137的多个列109彼此水平地间隔开(例如，在x方向上)的槽133。微电子装置结构100可在水平相邻(例如，在x方向上)的槽133之间划分成块结构140。尽管图1n仅示出一个块结构140，但是应理解，微电子装置结构100可包含若干块结构140。如本文中将描述，块结构140可划分成一或多个子块结构。
78.返回参考图1m，在形成槽133之后，堆叠结构101的其它绝缘结构106可通过槽133移除，作为所谓的“替换栅极”或“栅极持续”过程的部分。作为非限制性实例，可通过将其它绝缘结构106暴露于包括磷酸、硫酸、盐酸、硝酸或另一种材料中的一或多个的蚀刻剂(例如，湿式蚀刻剂)来移除其它绝缘结构106。在一些实施例中，通过将其它绝缘结构106暴露于包括磷酸的所谓“湿式氮化物条带”来移除其它绝缘结构106。在一些实施例中，堆叠结构101和其它堆叠结构105的其它绝缘结构106可以大体上同时地通过槽133移除。
79.共同参考图1o和1p，在移除其它绝缘结构106(图1m)之后，导电结构142可在相邻的绝缘结构104之间在对应于其它绝缘结构106的先前位置的位置处形成，以形成包括具有绝缘结构104和导电结构142的交替层级的层144的堆叠结构101和包括具有绝缘结构104和额外导电结构145(其可包括与导电结构142相同的材料组成)的交替层级的层144的另一堆叠结构105。为了清楚起见，其它堆叠结构105的绝缘结构104在本文中可以称为额外绝缘结构104。图1o是从与图1m相同的视角看的微电子装置结构100的简化横截面视图。图1p是从与图1l相同的视角看的微电子装置结构100的简化横截面视图。堆叠结构101的导电结构142可用作本地字线结构(例如，本地或字线)。其它堆叠结构105的额外导电结构145可用作选择栅极结构，例如选择栅极漏极(sgd)结构。
80.导电结构142和额外导电结构145可各自分别由导电材料形成并且包含导电材料，例如至少一个导电材料，如钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、氧化铱(iro
x
)、氧化钌(ruo
x
)其合金中的至少一个的材料、经导电掺杂半导体材料(例如，经导电掺杂硅、经导电掺杂锗、经导电掺杂硅锗等)、多晶硅、展现电导性的其它材料，或其组合。在一些实施例中，导电结构142和额外导电结构145可包含钨。
81.在一些实施例中，导电结构142可包含在导电结构142周围(例如，在导电结构142和绝缘结构104之间)的导电衬里材料(未示出)。另外，额外导电结构145可包含在额外导电
结构145周围(例如，在额外导电结构145和绝缘结构104之间)的导电衬里材料(未示出)。导电衬里材料可包括例如晶种材料，导电结构142和额外导电结构145可由其形成。导电衬里材料可由例如以下形成并且包含以下：金属(例如，钛、钽)、金属氮化物(例如，氮化钨、氮化钛、氮化钽)或另一种材料。在一些实施例中，导电衬里材料可包含氮化钛。
82.导电结构142的形成可形成存储器单元162的串160。串160中的存储器单元162可位于导柱110和导电结构142的相交点处，并且可分别包含一个导柱110的一部分和一个导电结构142的一部分。串160中竖直相邻的存储器单元162可通过绝缘结构104中的一个层级彼此分隔开。
83.在形成导电结构142和额外导电结构145之后，槽133可用介电材料146填充。介电材料146可延伸穿过其它堆叠结构105和堆叠结构101。因此，介电材料146可将微电子装置结构100的相邻(例如，邻近)块结构140(图1n)物理地分隔开。
84.介电材料146可包括上文参考绝缘材料112所描述的材料中的一或多个。在一些实施例中，介电材料146可包含与绝缘材料112大体上相同的材料组成。在一些实施例中，介电材料146可包含二氧化硅。
85.现在共同参考图1q-图1s，在用介电材料146填充槽133之后，额外槽148可穿过其它堆叠结构105的具有绝缘结构104和额外导电结构145的交替层级的层144形成。在一些实施例中，额外槽148通过顺序移除绝缘结构104和额外导电结构145的层144来形成。图1q是图1r的微电子装置结构100的简化部分横截面图，穿过截面线q-q截取得到。图1s是图1r的微电子装置结构100的放大俯视图，描绘了图1r的区域s。
86.在一些实施例中，额外槽148终止于其它堆叠结构105的层144中的最下部层内。在一些此类实施例中，其它堆叠结构105的最下部层144的额外导电结构145可在块结构140内大体上连续，并且可例如与堆叠结构101的导电结构142连续。相比较而言，额外槽148可将其它堆叠结构105的层144(除最下部层144以外)的额外导电结构145分割成不同部分，使得额外导电结构145在块结构140内不是大体上连续的。相反，此类额外导电结构145可被额外槽148分割。
87.在一些实施例中，最下部额外导电结构145可包括所谓的“虚设”字线结构。在使用和操作微电子装置结构100时，可以向最下部额外导电结构145施加电压，其可促进改进通过水平靠近最下部额外导电结构145的沟道材料130并通过叠组间区域111的电流流动。连续最下部额外导电结构145可促进电压在靠近块结构140内大体上所有第一上部导柱结构135和第二上部导柱结构137处的施加。另外，在一些实施例中，堆叠结构101的最上部导电结构142可包括虚设字线结构。类似地，电压到最上部导电结构142的施加可促进改进通过靠近叠组间区域111的沟道材料130的当前流动。
88.继续参考图1q-图1s，额外槽148可竖直延伸到与额外槽148相邻的每一个导柱110的至少一部分上方(例如，在z方向上)。额外槽148可经大小和形状设定以促进额外导电结构145的电隔离，并且可与上部导柱结构135、137物理地间隔开。
89.额外槽148可展现所谓的“编织”图案，其中额外槽148不由大体上直线(例如，在y方向上延伸)限定。相反，额外槽148可配置成在导柱110和上部导柱结构135的相邻列之间延伸，并且可展现非线形形状(例如，波形和/或正弦形状)，以至少部分地符合存储器单元162的串160和第一上部导柱结构135的布局(例如，形状)。例如，额外槽148可包含在远离水
平相邻(例如，在x方向上)的导柱110和上部导柱结构137的方向上延伸的波峰区域165(例如，凸出区域)，并且可包含与波峰区域165水平相邻(例如，在x方向上)的对应波谷区域167(例如，凹入区域)。
90.如上文关于图1d-1f所描述，第一定制标线可用于抵消和/或补偿微电子装置结构100内的导柱不对准和/或导柱弯曲。同样地，额外槽148的形成可至少部分地基于微电子装置结构100内观察到的导柱不对准和/或导柱弯曲来定制和/或执行。作为非限制性实例，额外槽148的形成可至少部分地基于观察到的导柱不对准和/或导柱弯曲来定制(例如，移位)，使得额外槽148的波谷区域167(例如，凹入区域)的中心185(图1s)在y方向上与水平邻近于额外槽148的上部导柱结构135的中心轴线187至少大体上水平对准，如图1r和1s中所描绘。
91.作为非限制性实例，额外槽148的形成可按照类似于第一定制标线的定制方式的方式来定制，如上文关于图1d-1f所描述。具体地说，额外槽148在y方向(或观察到的导柱不对准和/或导柱弯曲的方向)上的位置(例如，波峰区域165和波谷区域167的位置)可至少部分地基于根据上文所描述的结构数据观察到的导柱不对准和/或导柱弯曲而确定和/或设计。例如，如果在堆叠结构101和其它堆叠结构105的交界面处观察到y方向上约55nm的导柱弯曲，那么额外槽148在y方向上的位置可确定和/或设计为与理想位置(例如，微电子装置结构内无导柱不对准和/或导柱弯曲展现的理想位置)在y方向上相差约55nm。举例来说，顶峰区域165和波谷区域167的位置可在y方向上调整约55nm，使得波谷区域167在y方向上和与额外槽148水平相邻的上部导柱结构135的中心轴线187至少大体上水平对准。在一些实施例中，额外槽148在一或多个方向上的位置可按照与第一开口126和第二开口127的位置在所述一或多个方向上定制相同的量来定制。在其它实施例中，额外槽148在一或多个方向上的位置可按照与第一开口126和第二开口127的位置在所述一或多个方向上定制不同的量来定制。鉴于前述，可以使用渐进性方法来形成微电子装置结构100的额外槽148。
92.鉴于前述，额外槽148在一或多个方向上的位置可至少部分地基于观察到的导柱不对准和/或导柱弯曲而确定。在额外实施例中，x-y平面(例如，图1r中描绘的视图)内额外槽148的形状和/或图案(例如，编织图案的形状)可至少部分地基于观察到的导柱不对准和/或导柱弯曲而确定。例如，编织图案的频率、波长和振幅可至少部分地基于观察到的导柱不对准和/或导柱弯曲而确定。在其它实施例中，额外槽148的位置和额外槽148的形状均可至少部分地基于观察到的导柱不对准和/或导柱弯曲而确定。在确定额外槽148的位置和/或形状后，可以经由任何常规工艺形成额外槽148。
93.额外槽148可位于水平偏移(例如，不同心)的第一上部导柱结构135与对应的在第一上部导柱结构135正下面的存储器单元162的串160(例如，第一上部导柱结构135由第一开口126(图1i)形成)之间。通过在额外槽148相邻(例如，邻近)处形成第一上部导柱结构135，额外槽148可形成为具有较大水平尺寸，而不会过于接近也无需移除上部导柱结构135的部分。另外，相比于常规的微电子装置，额外槽148的编织图案和第一上部导柱结构135的水平偏移可促进槽133之间具有相对较小水平尺寸的块结构140的形成。例如，常规微电子装置的额外槽可穿过一些上部导柱结构(例如，上部导柱结构的列)形成，从而减少可配合在相邻槽148之间的给定水平尺寸内的上部导柱结构的总数。
94.参考图1r，额外槽148可将块结构140分割成子块结构150，每一子块结构限定在相
邻额外槽148之间的水平边界内。
95.现在共同参考图1t-1v，在形成额外槽148之后，额外槽148可用介电材料152填充。图1t是从与图1q相同的视角看的微电子装置结构100的简化部分横截面图。图1u是从与图1p相同的视角看的微电子装置结构100的另一简化部分横截面图。图1v是微电子装置结构100的放大部分俯视图，并且以与图1s相同的视角描绘。另外，一或多种材料和结构在图1v内表示为透明的和/或被移除，以便更好地描绘微电子装置结构100的元件在竖直方向上的对准。介电材料152可包含上文参考介电材料146所描述的材料中的一或多个。在一些实施例中，介电材料152可包含与介电材料146大体上相同的材料组成。在一些实施例中，介电材料152可包含二氧化硅。
96.在额外槽148内形成介电材料152之后，位于额外槽148外部的介电材料152可被移除，例如通过使微电子装置结构100经受cmp工艺来进行。蚀刻终止材料154(例如，硬式掩模材料)可形成于微电子装置结构100上方。蚀刻终止材料154可包括上文参考蚀刻终止材料125所描述的材料中的一或多个。在一些实施例中，蚀刻终止材料154可包含与蚀刻终止材料125大体上相同的材料组成。在一些实施例中，蚀刻终止材料154可包含含碳材料(例如，碳氮化硅(sicn))。
97.继续参考图1t-1v，可穿过蚀刻终止材料154形成椭圆形开口156以暴露每一上部导柱结构135的上部部分，例如上部导柱结构135的沟道材料130的水平延伸部分136的至少上部表面。
98.类似于上文关于图1d-1f所描述的第一开口126和第二开口127，椭圆形开口156可以使用标线(例如，玻璃板上的铬蚀刻)形成。例如，具有用于形成椭圆形开口的设计的标线(未示出)可用于经由具有椭圆形开口156的布置和形状的暴露装置对例如蚀刻终止材料154进行图案化。换句话说，标线可用于穿过蚀刻终止材料154形成椭圆形开口156。
99.此外，用于形成椭圆形开口156的标线可包含第二定制标线。例如，第二标线可包含至少部分地基于微电子装置结构100和其中元件(例如，导柱110)的形成进展而设计和制造(即，定制)的渐进性标线。具体地说，第二定制标线可包含经定制(例如，设计)用于补偿和/或抵消堆叠结构101和/或其它堆叠结构105内展现的导柱不对准和/或导柱弯曲的图案。例如，第二定制标线可包含经定制以形成椭圆形开口的图案，所述椭圆形开口准许形成接触相应上部导柱结构135(例如，上部导柱结构135的沟道材料130的水平延伸部分136的上部表面)和随后形成的存取线191(图1x)两者(例如，与其形成电连接)的椭圆形导电触点158(图1w)，所述存取线在微电子装置结构100内具有固定位置和定向，即使微电子装置结构100展现导柱不对准和/或导柱弯曲也如此。举例来说，第二定制标线可包含经定制以形成跨越上部导柱结构135的最上部表面和相应存取线191(图1x)之间的水平距离的椭圆形开口的图案。
100.在一些实施例中，第二定制标线可至少部分地基于上文关于图1d-1f所描述的接收到的结构数据来定制。例如，如上文所论述，导柱不对准和/或导柱弯曲可在一或多个先前制造的微电子装置结构和/或当前微电子装置结构100中观察到，并且表示观察到的导柱不对准和/或导柱弯曲的结构数据可被接收并用于定制第二定制标线。具体地说，第二定制标线可至少部分地基于观察到的导柱不对准和/或导柱弯曲而设计、制造和/或以其它方式提供。在一些实施例中，第二定制标线可经设计、制造和/或以其它方式提供以形成在竖直
方向上与形成的上部导柱结构135至少部分地重叠且在竖直方向上与随后形成的存取线191(图1x)的位置至少部分地重叠的椭圆形开口156。换句话说，当在微电子装置结构100的稍后形成的存取线191(图1x)和微电子装置结构100的上部导柱结构135之间形成椭圆形导电触点158(图1w)时，第二定制标线可经设计、制造和/或以其它方式提供以形成椭圆形开口156，从而补偿和/或抵消观察到的导柱不对准和/或导柱弯曲。因此，使用第二定制标线可改进微电子装置结构100的第一上部导柱结构135和第二上部导柱结构137与存取线191(图1x)之间的连接，如下文更详细地描述。
101.仍参考图1t-1v，基于在x方向和/或y方向上观察到的导柱不对准和/或导柱弯曲量(例如，导柱110相对于完全竖直定向展现的不对准和/或弯曲)，第二定制标线的图案可设计、制造和/或以其它方式提供。具体地说，第二定制标线的图案可经设计、制造和/或以其它方式提供以形成具有特定尺寸的椭圆形开口156。例如，由椭圆形开口156限定的椭圆的主轴和短轴可基于观察到的导柱不对准和/或导柱弯曲量而确定。作为非限制性实例，在y方向上观察到的导柱不对准和/或导柱弯曲量可至少部分地决定由相应椭圆形开口156限定的椭圆的主轴。举例来说，在y方向上观察到的导柱不对准和/或导柱弯曲量越大，椭圆的主轴就可以越大，从而确保微电子装置结构100的上部导柱结构135和之后形成的存取线191(图1x)之间经由在相应椭圆形开口156内形成的椭圆形导电触点158(图1w)的接触。同样地，在x方向上观察到的导柱不对准和/或导柱弯曲量可至少部分地决定由相应椭圆形开口156限定的椭圆的短轴。举例来说，在x方向上观察到的导柱不对准和/或导柱弯曲量越大，短轴就可以越大，从而确保微电子装置结构100的上部导柱结构135和之后形成的存取线191(图1x)之间经由在相应椭圆形开口156内形成的椭圆形导电触点158(图1w)的接触。
102.在一些实施例中，由椭圆形开口156限定的椭圆的主轴可在微电子装置结构100的字线结构(例如，导电结构142、145)延伸的相同方向上延伸。例如，由椭圆形开口156限定的椭圆的主轴可在垂直于微电子装置结构100的存取线191(图1x)的延伸方向的方向上延伸。另外，由椭圆形开口156限定的椭圆的短轴可在微电子装置结构100的存取线191(图1x)延伸的相同方向上延伸。例如，由椭圆形开口156限定的椭圆的短轴可在垂直于微电子装置结构100的字线结构(例如，导电结构142、145)的延伸方向的方向上延伸。
103.在一些实施例中，第二定制标线可实时形成(即，设计和制造)。例如，结构数据可被接收，并且第二定制标线可在形成微电子装置结构100的过程期间形成。在其它实施例中，定制标线可针对观察到的和/或典型的导柱不对准和/或导柱弯曲量而形成，并且第二定制标线可选自形成的定制标线，并用于形成微电子装置结构100的椭圆形开口156。例如，第二定制标线可基于结构数据中的观察到的导柱不对准和/或导柱弯曲和/或基于预期的微电子装置结构100内的导柱不对准和/或导柱弯曲而选择。
104.在一些实施例中，由椭圆形开口156限定的椭圆的中心可在y方向和x方向中的一或多方向上相对于导柱110和上部导柱结构135两者的中心轴线偏移。另外，由椭圆形开口156限定的椭圆的中心可在y方向和x方向中的一或多方向上相对于导柱110和上部导柱结构135两者的理想中心轴线偏移。
105.现在参考图1w和1x，在形成椭圆形开口156之后，椭圆形导电触点158(例如，在x-y平面内具有椭圆形横截面的椭圆形导电触点158)可形成于沟道材料130上方并与其电连通，并且至少部分地在椭圆形开口156内。如上文所提到，椭圆形导电触点158可电耦合到配
置成选择性地耦合到存储器单元162的串160的存取线191(例如，位线)(图1x)。另外，椭圆形导电触点158可至少部分地在椭圆形开口156内形成，并且因此，椭圆形导电触点158可在x-y平面内具有椭圆形横截面。
106.椭圆形导电触点158可包括导电材料，例如上文参考导电结构142所描述的材料中的一或多个。在一些实施例中，椭圆形导电触点158可包含与导电结构142大体上相同的材料组成。在一些实施例中，椭圆形导电触点158可包含钨。
107.共同参考图1a-1x，基于观察到的导柱不对准和/或导柱弯曲使用第一定制标线形成第一开口126和第二开口127、基于观察到的导柱不对准和/或导柱弯曲定制额外槽148以及基于观察到的导柱不对准和/或导柱弯曲使用第二定制标线形成椭圆形开口156可比常规的形成微电子装置结构100的方法有利。例如，相比于展现导柱不对准和/或导柱弯曲的常规方法和结构，基于观察到的导柱不对准和/或导柱弯曲使用第一定制标线形成第一开口126和第二开口127可改进导柱110和上部导柱结构135之间的重叠。因此，导柱110和上部导柱结构135之间的电连接可得以改进。
108.此外，相比于展现导柱不对准和/或导柱弯曲的常规方法和结构，基于观察到的导柱不对准和/或导柱弯曲定制额外槽148可以减少额外槽148和上部导柱结构135之间的干扰。此外，基于观察到的导柱不对准和/或导柱弯曲定制额外槽148可以改进额外槽148相对于上部导柱结构135的定向。
109.此外，相比于展现导柱不对准和/或导柱弯曲的常规方法和结构，基于观察到的导柱不对准和/或导柱弯曲使用第二定制标线形成椭圆形开口156可改进椭圆形导电触点158和上部导柱结构135之间的重叠，并且因此，可改进椭圆形导电触点158和上部导柱结构135之间的电连接。另外，基于观察到的导柱不对准和/或导柱弯曲使用第二定制标线形成椭圆形开口156可改进椭圆形导电触点158和存取线191(例如，位线)之间的重叠，所述存取线在微电子装置结构100内具有固定位置，即使在微电子装置结构100展现导柱不对准和/或导柱弯曲时也如此。例如，椭圆形开口156和椭圆形导电触点158相对于环形形状的椭圆形形状及椭圆形开口156相对于上部导柱结构135(例如，在y方向(即，导柱弯曲方向)上)的偏移位置改进椭圆形导电触点158和存取线191(例如，位线)之间的重叠。
110.仍共同参考图1a-1x，相比于常规方法和结构，因为使用第一定制标线改进了导柱110和上部导柱结构135之间的重叠，改进了椭圆形导电触点158和上部导柱结构135之间的重叠并且改进了椭圆形导电触点158和存取线191之间的重叠，本文中所描述的方法和实施例可减少微电子装置结构100的虚设导柱区域。具体地说，虚设导柱通常包含在微电子装置结构100内，以减轻或减少导柱弯曲。因此，因为在本文中所描述的实施例中容纳导柱弯曲，所以微电子装置结构100的虚设导柱区域可以显著减少或被去除。作为非限制性实例，在展现55nm的导柱弯曲的微电子装置结构中，虚设导柱区域可减小到约5μm。减小微电子装置结构100的虚设导柱区域还可提高阵列效率，并产生更具竞争性(例如，更小)的微电子装置结构(例如，裸片)大小。
111.另外，因为上述改进是经由定制标线实现的，所以本文中所描述的方法和实施例相比于常规方法和结构可以最小的额外成本来实现。此外，椭圆形导电触点158的椭圆形形状可经由常规的微电子装置结构测试和分析方法来验证和检测。
112.此外，额外槽148具有“编织”图案及第一上部导柱结构135在x方向上的水平偏移
可促进微电子装置结构100的操作的改进。例如，相比于常规的微电子装置，由额外导电结构145形成的选择栅极结构可展现改进的阈值电压特性。另外，相比于常规微电子装置结构的额外导电结构145，因为额外导电结构145是通过槽133(而不是通过额外槽148)形成的，所以额外导电结构145可形成为展现改进的电特性。此外，相比于常规的微电子装置结构，因为额外槽148是通过包括额外导电结构145和其它绝缘结构104的层144的其它堆叠结构105(而不是像在常规的微电子装置结构中通过包括多晶硅或另一牺牲材料的堆叠结构)形成的，所以额外导电结构145可展现更少空隙(例如，钨空隙)，从而产生改进的电导性(和更低电阻)。
113.尽管图1a到图1x已经描述并示出为包含具有特定结构和配置的存储器单元162，但是本公开不限于此。在一些实施例中，存储器单元162可包括所谓的“monos”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元162包括所谓的“tanos”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元，或所谓的“betanos”(带/屏障工程tanos)存储器单元，其中的每一个是monos存储器单元的子集。在其它实施例中，存储器单元162包括作为电荷存储结构的所谓的“浮栅”存储器单元，包含浮动栅极(例如，金属浮动栅极)。浮动栅极可水平介于串160的中心结构和导电结构142之间。
114.在一些实施例中，沟道材料114通过导电材料122到沟道材料130的电连接可促进微电子装置结构100的性能改进。例如，沟道材料114和沟道材料130之间的电流可通过导电材料122增强，因为电流可以沿着若干路径通过导电材料122在沟道材料114和沟道材料130之间流动(由于导电材料122的大小和形状)。另外，导电材料122内掺杂剂的浓度可经控制以促进改进沟道材料114和沟道材料130之间的电流流动。
115.图2示出包含微电子装置结构200的微电子装置201(例如，存储器装置，如双叠组3d nand快闪存储器装置)的一部分的部分剖切透视图。微电子装置结构200可大体上类似于在先前参考图1w和1x描述的处理阶段之后的微电子装置结构100。如图2所示，微电子装置结构200可包含阶梯结构220，其限定将存取线206连接到导电层205(例如，导电层、导电板，如导电结构142(图1w和1x))的接触区域。微电子装置结构200可包含彼此串联耦合的存储器单元203(例如，存储器单元162(图1w和1x))的竖直串207(例如，串160(图1w和1x))。竖直串207可竖直地(例如，在z方向上)正交于导电线和导电层205而延伸，例如数据线202、源极层204(例如，源极结构103(图1w和1x))、导电层205、存取线206、第一选择栅极208(例如，上部选择栅极、漏极选择栅极(sgd)，如其它堆叠结构105(图1w和1x)的额外导电结构145(图1o))、选择线209和第二选择栅极210(例如，下部选择栅极、源极选择栅极(sgs))。选择栅极208可以水平地(例如，在y方向上)划分成多个块232(例如，块结构140(图1r))，它们通过槽230(例如，形成在槽133(图1q、图1r)内的介电材料146(图1q、图1r)和额外槽148(图1w和1x)的介电材料152(图1w和1x))水平地(例如，在y方向上)彼此分隔开。如上文所描述，参考微电子装置结构100，额外槽148相对于第一上部导柱结构135(图1w和1x)和椭圆形导电触点158(图1w和1x)的大小、形状和定向可有助于形成展现相对改进的特性的第一选择栅极208。
116.竖直导电触点211可将组件彼此电耦合，如所示。例如，选择线209可电耦合到第一选择栅极208，存取线206可电耦合到导电层205。微电子装置201还可包含定位在存储器阵列下的控制单元212，其可包含配置成控制微电子装置201的其它特征(例如，存储器单元
203的竖直串207)的各种操作的控制逻辑装置。作为非限制性实例，控制单元212可包含以下中的一或多个(例如，每一个)：电荷泵(例如，v
ccp
电荷泵、v
negwl
电荷泵、dvc2电荷泵)、延迟锁定环路(dll)电路系统(例如，环形振荡器)、v
dd
调节器、驱动器(例如，串驱动器)、解码器(例如，本地叠组解码器、列解码器、行解码器)、感测放大器(例如，均衡(eq)放大器、隔离(iso)放大器、nmos感测放大器(nsa)、pmos感测放大器(psa))、修复电路系统(例如，列修复电路系统、行修复电路系统)、i/o装置(例如，本地i/o装置)、存储器测试装置、mux、错误检查和校正(ecc)装置、自刷新/耗损均衡装置，以及其它芯片/叠组控制电路系统。例如，控制单元212可电耦合到数据线202、源极层204、存取线206、第一选择栅极208和第二选择栅极210。在一些实施例中，控制单元212包含互补式金属氧化物半导体(cmos)电路系统。在此类实施例中，控制单元212可以表征为具有“阵列下cmos”(“cua”)配置。
117.第一选择栅极208可在第一方向(例如，x方向)上水平地延伸，并且可以在存储器单元203的竖直串207的第一端(例如，上端)耦合到竖直串207的相应第一群组。第二选择栅极210可以基本上平坦的配置形成，并且可以在存储器单元203的竖直串207的第二相对端(例如，下端)耦合到竖直串207。
118.数据线202(例如，位线)可在与第一选择栅极208延伸的第一方向成某一角度(例如，与其垂直)的第二方向上(例如，在y方向上)水平地延伸。数据线202可在竖直串207的第一端(例如，上端)处耦合到相应的第二组竖直串207。耦合到相应的第一选择栅极208的第一组竖直串207可与耦合到相应数据线202的第二组竖直串207共享特定竖直串207。因此，可以选择在特定第一选择栅极208和特定数据线202的相交点处的特定竖直串207。因此，第一选择栅极208可用于选择存储器单元203的竖直串207中的存储器单元203。
119.导电层205(例如，字线、字线板，如导电结构142(图1p))可在相应水平面中延伸。导电层205可竖直堆叠，使得每一导电层205耦合到存储器单元203的所有竖直串207，并且存储器单元203的竖直串207竖直地延伸穿过导电层205的堆叠。导电层205可耦合到或者可形成与导电层205耦合的存储器单元203的控制栅极。每一导电层205可耦合到存储器单元203的特定竖直串207中的一个存储器单元203。
120.第一选择栅极208和第二选择栅极210可用于选择特定数据线202和源极层204之间的存储器单元203的特定竖直串207。因此，特定存储器单元203可通过操作(例如，通过选择)适当的耦合到特定存储器单元203的第一选择栅极208、第二选择栅极210和导电层205而被选定并电耦合到数据线202。
121.阶梯结构220可配置成通过竖直导电触点211在存取线206和导电层205之间提供电连接。换句话说，导电层205中的特定层级可经由与相应的竖直导电触点211电连通的存取线206来选定，所述相应的竖直导电触点与所述特定导电层205电连通。
122.数据线202可通过导电接触结构234(例如，导电触点(图1x))电耦合到竖直串207。
123.包含微电子装置(例如，微电子装置201)的微电子装置及包含经由定制标线形成的上部导柱结构135、137、展现编织图案的额外槽148及经由定制标线形成的椭圆形导电触点158的微电子装置结构(例如，微电子装置结构100、200)可用于本公开的电子系统的实施例。例如，图3是根据本公开的实施例的电子系统303的框图。电子系统303可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(pda)、便携式媒体(例如，音乐)播放器、wi-fi或支持蜂窝的平板电脑(例如，或
平板电脑)、电子书、导航装置等。电子系统303包含至少一个存储器装置305。存储器装置305可包含例如本文先前所描述的微电子装置结构(例如，微电子装置结构100、200)或先前参考图1a到图1x和图2描述的包含额外槽148、第一上部导柱结构135和第二上部导柱结构137及椭圆形导电触点158的微电子装置(例如，微电子装置201)的实施例。
124.电子系统303可进一步包含至少一个电子信号处理器装置307(通常被称为“微处理器”)。电子信号处理器装置307可任选地包含本文先前所描述的微电子装置或微电子装置结构(例如，先前参考图1a到图1p和图2描述的微电子装置201或微电子装置结构100、200中的一或多个)的实施例。电子系统303可进一步包含供用户将信息输入到电子系统303中的一或多个输入装置309，例如鼠标或其它指向装置、键盘、触摸板、按钮或控制面板。电子系统303可进一步包含用于将信息(例如，视觉或音频输出)输出给用户的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置309和输出装置311可包括可同时用于输入信息到电子系统303和输出视觉信息到用户的单个触摸屏装置。输入装置309和输出装置311可与存储器装置305和电子信号处理器装置307中的一或多个电连通。
125.参考图4，描绘了基于处理器的系统400。基于处理器的系统400可包含根据本公开的实施例制造的各种微电子装置和微电子装置结构(例如，包含微电子装置201或微电子装置结构100、200中的一或多个的微电子装置和微电子装置结构)。基于处理器的系统400可以是各种类型中的任一者，例如计算机、寻呼机、蜂窝电话、个人助理、控制电路或其它电子装置。基于处理器的系统400可包含一或多个处理器402，例如微处理器，用于控制基于处理器的系统400中的系统功能和请求的处理。基于处理器的系统400的处理器402和其它子组件可包含根据本公开的实施例制造的微电子装置和微电子装置结构(例如，包含微电子装置201或微电子装置结构100、200中的一或多个的微电子装置和微电子装置结构)。
126.基于处理器的系统400可包含与处理器402可操作连通的电源404。例如，如果基于处理器的系统400是便携式系统，那么电源404可包含以下中的一或多个：燃料电池、电能收集装置(power scavenging device)、永久性电池、可更换电池和可充电电池。电源404还可包含ac适配器；因此，基于处理器的系统400可插入到例如壁式插座中。电源404还可包含dc适配器，使得基于处理器的系统400可插入到例如车辆点烟器或车辆电源端口中。
127.取决于基于处理器的系统400执行的功能，各种其它装置可耦合到处理器402。例如，用户接口406可耦合到处理器402。用户接口406可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化仪和手写笔、触摸屏、话音辨识系统、麦克风或其组合。显示器408也可耦合到处理器402。显示器408可包含lcd显示器、sed显示器、crt显示器、dlp显示器、等离子显示器、oled显示器、led显示器、三维投影、音频显示器或其组合。此外，rf子系统/基带处理器410也可耦合到处理器402。rf子系统/基带处理器410可包含耦合到rf接收器和rf发射器(未示出)的天线。一个通信端口412或超过一个通信端口412也可耦合到处理器402。通信端口412可用于耦合到一或多个外围装置414，例如调制解调器、打印机、计算机、扫描仪或相机，或耦合到网络，例如局域网、远程区域网、内联网或互联网。
128.处理器402可通过实施存储于存储器中的软件程序控制基于处理器的系统400。软件程序可包含例如操作系统、数据库软件、起草软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器402以存储各个程序并促进其执行。例如，处理器
402可耦合到系统存储器416，系统存储器可包含以下中的一或多个：自旋力矩转移磁性随机存取存储器(stt-mram)、磁性随机存取存储器(mram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、粒子轨道存储器和其它已知的存储器类型。系统存储器416可包含易失性存储器、非易失性存储器或其组合。系统存储器416通常较大，使得它可以存储动态加载的应用程序和数据。在一些实施例中，系统存储器416可包含半导体装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置201和微电子装置结构100、200)，或其组合。
129.处理器402还可耦合到非易失性存储器418，这并不表示系统存储器416必须是易失性的。非易失性存储器418可包含以下中的一或多个：stt-mram、mram、例如eprom、电阻式只读存储器(rrom)的只读存储器(rom)，以及将结合系统存储器416使用的快闪存储器。非易失性存储器418的大小通常选择为刚好足够存储任何所需操作系统、应用程序和固定数据。另外，非易失性存储器418可包含大容量存储器，例如磁盘驱动器存储器，如包含电阻式存储器或其它类型的非易失性固态存储器的混合驱动器。非易失性存储器418可包含微电子装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置201和微电子装置结构100、200)，或其组合。
130.因此，根据本公开的实施例，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个微电子装置。所述至少一个微电子装置包括：延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括绝缘结构和导电结构的交替层级，所述存储器单元串在第一方向上展现导柱弯曲；上部导柱，其位于包括额外绝缘结构和额外导电结构的交替层级的额外堆叠结构内，所述上部导柱的最下部表面的中心在所述第一方向上与所述存储器单元串的最上部表面的相应中心大体上对准；槽结构，其至少部分地延伸穿过所述堆叠结构，所述槽结构分别展现非线形形状；椭圆形导电触点，其接触所述上部导柱的最上部表面，所述椭圆形导电触点的椭圆横截面具有在所述第一方向上延伸的主轴；以及存取线，其与所述椭圆形导电触点电接触且在垂直于所述第一方向的第二方向上延伸。
131.本公开的实施例包含一种微电子装置形成方法。所述方法包含：形成第一堆叠结构，其包括绝缘结构和其它绝缘结构的交替层级；形成存储器单元串，其包括延伸穿过所述第一堆叠结构的沟道材料；至少部分地基于在所述第一堆叠结构内观察到的导柱弯曲量，在所述第一堆叠结构上方形成第二堆叠结构，其包括额外绝缘结构和额外其它绝缘结构的交替层级；形成特定于所述观察到的导柱弯曲量的第一定制标线；使用所述第一定制标线形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的开口，其中所述存储器单元串上方的所述开口的中心至少在所述观察到的导柱弯曲的方向上与所述存储器单元串的最上部表面的中心大体上对准；形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的上部导柱；以及至少部分地基于所述观察到的导柱弯曲量，在一些相邻上部导柱之间形成槽结构，所述槽结构展现非线形形状。
132.本公开的一些实施例包含一种微电子装置。所述微电子装置包含：堆叠结构，其包括布置成层的导电结构和绝缘结构的竖直交替序列，所述堆叠结构划分成通过槽结构彼此分隔开的块结构；下部导柱，其竖直延伸穿过所述堆叠结构的所述块结构，所述下部导柱在第一方向上展现导柱弯曲，所述下部导柱中的每一个具有最下部表面和不与所述导柱的所
述最下部表面竖直对准的最上部表面；额外堆叠结构，其竖直上覆于所述堆叠结构且包括布置成额外层的额外导电结构和额外绝缘结构的竖直交替序列；以及上部导柱，其延伸穿过所述额外堆叠结构且竖直上覆于所述下部导柱，每一上部导柱具有最下部表面和最上部表面，其中每一上部导柱的所述最下部表面的中心在所述第一方向上与对应导柱的所述最上部表面的中心对准。
133.本公开的额外实施例包含一种微电子装置，其包含：存储器单元串，其延伸穿过包括交替的导电结构和绝缘结构的层的第一堆叠结构，所述存储器单元串至少包括介电材料和竖直延伸穿过所述第一堆叠结构的沟道材料；第二堆叠结构，其竖直上覆于所述第一堆叠结构；上部导柱，其延伸穿过所述第二堆叠结构且竖直上覆于所述存储器单元串；硬式掩模材料，其位于所述第二堆叠结构上方；椭圆形开口，其延伸穿过所述硬式掩模材料，每一椭圆形开口与所述上部导柱中的相应上部导柱的至少一部分竖直重叠；椭圆形导电触点，其形成在所述椭圆形开口内，每一椭圆形导电触点与所述上部导柱中的相应上部导柱接触；以及存取线，其与所述椭圆形导电触点电接触，其中所述椭圆形导电触点的椭圆横截面具有在垂直于所述存取线的延伸方向的方向上延伸的主轴。
134.本公开的实施例包含一种电子系统。所述电子系统包含：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包含微电子装置结构。所述微电子装置结构包含：延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括绝缘结构和导电结构的交替层级，所述存储器单元串在第一方向上展现导柱弯曲；上部导柱，其位于包括额外绝缘结构和额外导电结构的交替层级的额外堆叠结构内，所述上部导柱的最下部部分的中心在所述第一方向上与所述存储器单元串的最上部部分的相应中心大体上对准；槽结构，其至少部分地延伸穿过所述堆叠结构，所述槽结构分别展现非线形形状；椭圆形导电触点，其接触所述上部导柱的最上部部分，所述椭圆形导电触点的椭圆横截面具有在所述第一方向上延伸的主轴；以及存取线，其与所述椭圆形导电触点电接触且在垂直于所述第一方向的第二方向上延伸。
135.本公开的实施例进一步包含：
136.实施例1.一种微电子装置，其包括：堆叠结构，其包括布置成层的导电结构和绝缘结构的竖直交替序列，所述堆叠结构划分成通过槽结构彼此分隔开的块结构；下部导柱，其竖直延伸穿过所述堆叠结构的所述块结构，所述下部导柱在第一方向上展现导柱弯曲，所述下部导柱中的每一个具有最下部表面和与所述下部导柱的所述最下部表面不竖直对准的最上部表面；额外堆叠结构，其竖直上覆于所述堆叠结构且包括布置成额外层的额外导电结构和额外绝缘结构的竖直交替序列；以及上部导柱，其延伸穿过所述额外堆叠结构且竖直上覆于所述下部导柱，每一上部导柱具有最下部表面和最上部表面，其中每一上部导柱的所述最下部表面的中心在所述第一方向上与对应下部导柱的所述最上部表面的中心对准。
137.实施例2.根据实施例1所述的微电子装置，其进一步包括：额外槽结构，其包括延伸穿过所述额外堆叠结构的至少一部分且将所述块结构中的每一个细分成子块结构的介电材料，所述额外槽结构与所述上部导柱中的一些水平相邻。
138.实施例3.根据实施例2所述的微电子装置，其中所述额外槽结构中的每一个展现编织图案。
139.实施例4.根据实施例2所述的微电子装置，其中所述额外槽结构中的每一个包括波峰区域和波谷区域，并且其中所述波谷区域与相邻上部导柱的中心至少大体上对准。
140.实施例5.根据实施例1-4中任一实施例所述的微电子装置，其进一步包括：硬式掩模材料，其在所述额外堆叠结构上方形成；椭圆形开口，其延伸穿过所述硬式掩模材料，其中每一椭圆形开口与所述上部导柱中的相应上部导柱的至少一部分竖直重叠；椭圆形导电触点，其在所述椭圆形开口内形成；以及存取线，其与所述椭圆形导电触点电接触。
141.实施例6.根据实施例5所述的微电子装置，其中所述椭圆形导电触点的椭圆横截面具有在垂直于所述存取线的延伸方向的方向上延伸的主轴。
142.实施例7.根据实施例5所述的微电子装置，其中所述椭圆形导电触点的椭圆横截面具有在所述存取线的延伸方向上延伸的短轴。
143.实施例8.根据实施例1-7中任一实施例所述的微电子装置，其中所述下部导柱形成存储器单元串，所述存储器单元串分别包括竖直延伸穿过所述堆叠结构的沟道材料。
144.实施例9.根据实施例8所述的微电子装置，其中所述上部导柱中的每一个进一步包括竖直延伸穿过所述额外堆叠结构且与对应存储器单元串的所述沟道材料电连通的另一沟道材料。
145.实施例10.根据实施例9所述的微电子装置，其中所述沟道材料通过导电材料电耦合到所述另一沟道材料。
146.实施例11.根据实施例1-10中任一实施例所述的微电子装置，其中所述下部导柱在所述第一方向上展现某一导柱弯曲量，并且其中所述上部导柱的中心纵向轴线相对于所述下部导柱的所述最下部表面的所述中心偏移所述导柱弯曲量。
147.实施例12.一种微电子装置形成方法，所述方法包括：形成包括绝缘结构和其它绝缘结构的交替层级的第一堆叠结构；形成包括延伸穿过所述第一堆叠结构的沟道材料的存储器单元串；在所述第一堆叠结构上方形成包括额外绝缘结构和额外其它绝缘结构的交替层级的第二堆叠结构；至少部分地基于所述第一堆叠结构内观察到的导柱弯曲量，形成特定于所述观察到的导柱弯曲量的第一定制标线；使用所述第一定制标线形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的开口，其中在所述存储器单元串上方的所述开口的中心在所述观察到的导柱弯曲量的方向上与所述存储器单元串的最上部表面的中心至少大体上对准；形成延伸穿过所述第二堆叠结构且在所述存储器单元串中的一些上方的上部导柱；以及至少部分地基于所述观察到的导柱弯曲量，在一些相邻上部导柱之间形成槽结构，所述槽结构展现非线形形状。
148.实施例13.根据实施例12所述的方法，其进一步包括：在所述第二堆叠结构上方形成硬式掩模材料；至少部分地基于所述第一堆叠结构内的所述观察到的导柱弯曲量，形成特定于所述观察到的导柱弯曲量的第二定制标线；使用所述第二定制标线穿过所述硬式掩模材料形成椭圆形开口，其中每一椭圆形开口与所述上部导柱中的相应上部导柱的至少一部分竖直重叠并与存取线的预期轮廓的至少一部分竖直重叠；在所述椭圆形开口内形成椭圆形导电触点；以及形成与所述椭圆形导电触点电接触的存取线。
149.实施例14.根据实施例13所述的方法，其中穿过所述硬式掩模材料形成所述椭圆形开口包括将所述椭圆形开口形成为具有在垂直于所述存取线的延伸方向的方向上延伸的主轴。
nand快闪存储器装置。
161.特定实施例已经借助附图中实例展示且在本文中详细地描述，但本公开易于经受各种修改和替代形式。然而，本公开不限于所公开的特定形式。相反，本公开将涵盖属于所附权利要求及其法律等效物的范围内的所有修改、等效物和替代方案。