互连结构的制作方法

1.本发明实施例涉及半导体技术，尤其涉及互连结构。


背景技术：

2.随着半导体产业引进具有更高效能及更多功能性的新世代集成电路(integrated circuits，ic)，形成集成电路的元件密度增加，而组件或元件的大小、尺寸及间距缩小。在过去，这种缩小仅受限于光刻定义结构的能力，具有较小尺寸的装置几何形状产生了新的限制因素。随着半导体装置尺寸缩小，需要具有改善片电阻、接触电阻及电容的改善的半导体装置。


技术实现要素：

3.在一些实施例中，提供互连结构，互连结构包含介电材料；导电部件，延伸通过介电材料，其中导电部件包含导电材料且具有第一顶表面；以及虚设导电部件，设置于介电材料中且相邻于导电部件，其中虚设导电部件具有与第一顶表面大致共平面的第二顶表面，且空气间隙形成于虚设导电部件中。
4.在一些其他实施例中，提供互连结构，互连结构包含第一介电材料；第一导电部件，延伸通过第一介电材料，其中第一导电部件包含导电材料；虚设导电部件，设置于第一介电材料中且相邻于第一导电部件，其中空气间隙形成于虚设导电部件中；第二介电材料，其中第一介电材料设置于第二介电材料上方；第二导电部件，设置于第二介电材料中，其中第一导电部件电性连接至第二导电部件；以及第三介电材料，设置于第一介电材料上方，其中第一介电材料和第三介电材料围绕虚设导电部件。
5.在另外一些实施例中，提供互连结构，互连结构包含介电材料；导电部件，延伸通过介电材料，其中导电部件包含第一导电材料和设置于第一导电材料上方的第二导电材料，其中第二导电材料具有第一顶表面；以及虚设导电部件，设置于介电材料中且相邻于导电部件，其中虚设导电部件包含具有第二顶表面的第三导电材料，且空气间隙形成于虚设导电部件的第三导电材料中。
附图说明
6.根据以下的详细说明并配合所附附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件(feature)并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
7.图1为依据一些实施例的制造半导体装置结构的阶段的剖面示意图。
8.图2为依据一些实施例的制造半导体装置结构的阶段的剖面示意图。
9.图3a-图3e图为依据一些实施例的制造互连结构的各种阶段的剖面示意图。
10.图4a-图4d图为依据其他实施例的制造互连结构的各种阶段的剖面示意图。
11.图5为依据其他实施例的制造互连结构的各种阶段之一的剖面示意图。
12.图6为依据其他实施例的制造互连结构的各种阶段之一的剖面示意图。
13.附图标记如下：
14.100:半导体装置结构
15.102:基底
16.104:基底部分
17.106:源极/漏极外延部件
18.118:接触蚀刻停止层
19.120:层间介电层
20.122:盖层
21.124:硅化物层
22.126:导电接点
23.128:间隔件
24.130:半导体层
25.132:内部间隔件
26.134:栅极介电层
27.136:栅极电极层
28.140:自对准接触层
29.200:装置层
30.300:互连结构
31.301,316,332:介电材料
32.302:金属间介电层
33.304,306,308,326,334,502:导电部件
34.310,322,338:阻挡层
35.312,324,336:衬垫
36.314:蚀刻停止层
37.318,320:开口
38.327:底部
39.328:虚设导电部件
40.329:侧壁
41.330:空气间隙
42.402:导电材料
43.504,602:第一部分
44.506:第二部分
45.a:角度
46.h1,h2,h3,h4,h5,h6:高度
47.w1,w2,w3,w4:宽度
48.w5,w7:顶部宽度
49.w6,w8:底部宽度
具体实施方式
50.要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了还可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
51.再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
52.图1显示制造半导体装置结构100的一阶段。如图1所示，半导体装置结构100包含基底102，基底102具有从基底102延伸的基底部分104以及设置于基底部分104上方的源极/漏极(source/drain，s/d)外延部件106。基底102可为半导体基底，例如块状(bulk)硅基底。在一些实施例中，基底102可为元素半导体(例如晶体结构中的硅或锗)、化合物半导体(例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、其他合适的材料或前述的组合。可能的基底102也包含绝缘层上覆硅(silicon-on-insulator，soi)基底。缘层上覆半导体基底可通过使用植氧分离(separation by implantation of oxygen，simox)、晶片接合及/或其他合适的方法制造。基底部分104可通过将基底102的一部分凹陷来形成。因此，基底部分104可包含与基底102相同的材料。基底102和基底部分104可包含具有适当掺杂杂质(例如p型或n型杂质)的各种区域。掺杂物例如为用于p型场效晶体管(p-type field effect transistor，pfet)的硼以及用于n型场效晶体管(n-type field effect transistor，nfet)的磷。源极/漏极外延部件106可包含半导体材料，例如硅或锗、第iii-v族化合物半导体、第ii-vi族化合物半导体或其他合适的半导体材料。例示性的源极/漏极外延部件106可包含ge、sige、gaas、algaas、gaasp、sip、inas、alas、inp、gan、ingaas、inalas、gasb、alp、gap和类似物。源极/漏极外延部件106可包含p型掺杂物(例如硼)、n型掺杂物(例如磷或砷)及/或其他合适的掺杂物，其他合适的掺杂物包含前述的组合。
53.如图1所示，源极/漏极外延部件106可通过一个或多个半导体层130连接，半导体层130可为场效晶体管的通道。在一些实施例中，场效晶体管为包含多个半导体层130的纳米结构场效晶体管，且栅极电极层136环绕每个半导体层130的至少一部分。半导体层130可为或包含材料例如si、ge、sic、geas、gap、inp、inas、insb、gaasp、alinas、algaas、ingaas、gainp、gainasp或其他合适的材料。在一些实施例中，每个半导体层130由硅制成。栅极电极层136包含一层或多层导电材料，例如多晶硅、铝、铜、钛、钽、钨、钴、钼、氮化钽、硅化镍、硅化钴、tin、wn、wcn、tial、titan、tialn、tan、tacn、tac、tasin、金属合金、其他合适的材料及/或前述的组合。在一些实施例中，栅极电极层136包含金属。栅极介电层134可设置于栅极电极层136与半导体层130之间。栅极介电层134可包含两层或更多层，例如界面层及高介
电常数介电层。在一些实施例中，界面层为氧化层，且高介电常数介电层包含氧化铪(hfo2)、硅酸铪(hfsio)、氮氧化铪硅(hfsion)、氧化铪铝(hfalo)、氧化铪镧(hflao)、氧化铪锆(hfzro)、氧化铪钽(hftao)、氧化铪钛(hftio)、氧化镧(lao)、氧化铝(alo)、氧化铝硅(alsio)、氧化锆(zro)、氧化钛(tio)、氧化钽(ta2o5)、氧化钇(y2o3)、氮氧化硅(sion)、二氧化铪-氧化铝(hfo
2-al2o3)合金或其他合适的高介电常数材料。
54.栅极介电层134和栅极电极层136可通过内部间隔件132与源极/漏极外延部件106隔开。内部间隔件132可包含介电材料，例如sion、sicn、sioc、siocn或sin。间隔件128可设置于多个半导体层130上方。间隔件128可包含介电材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn、碳氧化硅、siocn及/或前述的组合。在一些实施例中，自对准接触(self-aligned contact，sac)层140形成于间隔件128、栅极介电层134和栅极电极层136上方，如图1所示。自对准接触层140可包含任何合适的材料，例如sio、sin、sic、sion、sioc、sicn、siocn、alo、alon、zro、zrn或前述的组合。
55.接触蚀刻停止层(contact etch stop layer，cesl)118和层间介电(inter-layer dielectric，ild)层120设置于源极/漏极外延部件106上方，如图1所示。接触蚀刻停止层118可包含含氧材料或含氮材料，例如氮化硅、氮碳化硅、氮氧化硅、碳的氮化物、氧化硅、碳氧化硅、类似物或前述的组合。层间介电层120可包含由四乙氧基硅烷(tetraethylorthosilicate，teos)形成的氧化物、未掺杂硅酸盐玻璃或掺杂氧化硅，例如硼磷硅酸盐玻璃(borophosphosilicate glass，bpsg)、融熔石英玻璃(fused silica glass，fsg)、磷硅酸盐玻璃(phosphosilicate glass，psg)、硼掺杂硅玻璃(boron doped silicon glass，bsg)及/或其他合适的介电材料。盖层122可设置于层间介电层120上，且盖层122可包含含氮材料，例如sicn。
56.导电接点126可设置于层间介电层120并在源极/漏极外延部件106上方，如图1所示。导电接点126可包含一个或多个导电材料，例如ru、mo、co、ni、w、ti、ta、cu、al、tin及tan。硅化物层124可设置于导电接点126与源极/漏极外延部件106之间。
57.如图1所示，半导体装置结构100可包含基底102以及设置于基底102上方的装置层200。装置层200可包含一个或多个装置，例如晶体管、二极管、图像感测器、电阻、电容、电感、存储器单元、前述的组合及/或其他合适的装置。在一些实施例中，装置层200包含晶体管，例如上述具有栅极电极层环绕的多个通道的纳米结构晶体管。本文的术语晶体管是用以标注具有纳米级甚至微米级尺寸且具有细长形状的任何材料部分(无论此部分的剖面形状如何)。因此，此术语表示圆形和大致圆形剖面的细长材料部分，以及包含例如圆柱状或大致矩形剖面的柱状或棒状材料部分。栅极电极层可围绕半导体装置结构100的通道。纳米结构晶体管可被称为纳米片晶体管、纳米线晶体管、全绕式栅极(gate-all-around，gaa)晶体管、多桥接通道(multi-bridge channel，mbc)晶体管或具有栅极电极层围绕通道的任何晶体管。在一些实施例中，装置层200包含平面场效晶体管、鳍式场效晶体管、互补式场效晶体管(complementary fet，cfet)、叉形片(forksheet)场效晶体管或其他合适的装置。
58.半导体装置结构100可还包含设置于装置层200和基底102上方的互连结构300，如图2所示。互连结构300可包含各种导电部件，例如第一多个导电部件304、第二多个导电部件306以及用以将各种导电部件304和3006分开并隔离的金属间介电(intermetal dielectric，imc)层302。在一些实施例中，第一多个导电部件304为导线，且第二多个导电
部件306为导通孔。互连结构300包含多层导电部件304，且将导电部件304排列在每个层级中，以提供到设置于下方的装置层200中的各种装置的电性路径。导电部件306提供从装置层200到导电部件304以及导电部件304之间的垂直电性路径。举例来说，互连结构300的最底部导电部件306可电性连接至导电接点126(图1)以及栅极电极层136(图1)。导电部件304和导电部件306可由一个或多个导电材料制成，例如金属、金属合金、金属氮化物或硅化物。举例来说，导电部件304和导电部件306可由铜、铝、铝铜合金、钛、氮化钛、钽、氮化钽、氮化钛硅、锆、金、银、钴、镍、钨、氮化钨、氮化钨硅、铂、铬、钼、铪、其他合适的导电材料或前述的组合制成。
59.金属间介电层302包含一个或多个介电材料，以为各种导电部件304和306提供隔离功能。金属间介电层302可包含埋置多层导电部件304和306的多种介电层。金属间介电层302由介电材料制成，例如sio
x
、sio
xcyhz
或sio
xcy
，其中x、y和z为整数或非整数。在一些实施例中，金属间介电层302包含具有介电常数小于氧化硅的介电常数的低介电常数介电材料。
60.图3a-图3e为依据一些实施例的制造互连结构300的各种阶段的剖面示意图。如图3a所示，互连结构300包含介电材料301，介电材料301可为层间介电层或金属间介电层。举例来说，介电材料301可为sicoh，且具有介电常数值在约2.5至约3之间。在一些实施例中，介电材料301可设置于层间介电层120(图1)上方。介电材料301可包含含氧材料(例如氧化硅或氟掺杂硅酸盐玻璃(fluorine-doped silicate glass，fsg))、含氮材料(例如氮化硅、氮氧化硅(sion)、siocn、sicn)、低介电常数介电材料(例如具有小于氧化硅的介电常数值)、含碳材料(例如sic、sioc或任何合适的介电材料)。介电材料301可通过化学气相沉积(chemical vapor deposition，cvd)、原子层沉积(atomic layer deposition，ald)、旋涂、物理气相沉积(physical vapor deposition，pvd)或其他合适工艺形成。在一些实施例中，介电材料301可为金属间介电层302的介电层。
61.介电材料301可包含设置于其中的一个或多个导电部件308。此一个或多个导电部件308可电性连接至源极/漏极外延部件106(图1)以及栅极电极层136(图1)。在一些实施例中，导电部件308为图2所示的导电部件304或导电部件306。导电部件308可包含导电材料，例如cu、co、w、ru、mo、zn、前述的合金或前述的组合。导电部件308可通过任何合适工艺形成，例如物理气相沉积。在一些实施例中，阻挡层310可形成于介电材料301与导电部件308之间，且衬垫312可形成于阻挡层310与导电部件308之间。阻挡层310可包含ta、ti、mn、zn、in、tan、tin、二维(two-dimensional，2d)材料或其他合适的材料。本文使用的术语“二维材料”是指具有层内共价键和层间凡得瓦键的原子级薄晶体固体的单一层材料或单层型材料。二维材料的范例可包含石墨烯、六方氮化硼(h-bn)或过渡金属二硫属化物(mx2)，其中m为过渡金属元素，且x为硫属元素。一些例示性的mx2材料可包含hf、te2、ws2、mos2、wse2、mose2或任何前述的组合，但不限于此。阻挡层310可防止从导电部件308到介电材料301的金属扩散。在一些实施例中，导电部件308包含不易扩散的金属，且可省略阻挡层310。
62.衬垫312可包含co、ru、mn、zn、zr、w、mo、os、ir、al、fe、ni、前述的合金或前述的组合。在一些实施例中，可省略衬垫312，且导电部件308可接触阻挡层310。阻挡层310和衬垫312可各具有厚度在约至约由于阻挡层310和衬垫312可包含导电材料，因此可增加用于后续形成的导电部件326(图3d)的接触面积。
63.如图3a所示，蚀刻停止层314和介电材料316形成于介电材料301上方。蚀刻停止层
314可由与介电材料316不同蚀刻选择性的材料制成。在一些实施例中，蚀刻停止层314由介电材料制成，例如金属氧化物、金属氮化物、氮化硅或其他合适的材料。蚀刻停止层314可由任何合适的工艺形成，例如化学气相沉积、原子层沉积、物理气相沉积、等离子体辅助原子层沉积(plasma enhanced ald，peald)或等离子体辅助化学气相沉积(plasma enhanced cvd，pecvd)。介电材料316可包含与介电材料301相同的材料，且可通过与介电材料301相同的工艺形成。开口318和320形成于介电材料316中。开口318可形成通过介电材料316，且开口320形成于介电材料316中。每个开口318可在开口318的顶部处具有宽度w1在约至约的范围，且在开口318的底部处具有宽度w2在约至约的范围。每个开口318可具有高度h1在约至约的范围，例如在约至约开口318可具有相同尺寸或不同尺寸。开口318暴露导电部件308，且后续形成于开口318中的导电部件326(图3d)可电性连接至导电部件308，导电部件308可电性连接至装置层200(图2)中的装置。
64.每个开口320可具有可在开口320的顶部处具有宽度w3在约至约的范围，且在开口320的底部处具有宽度w4在约至约的范围。每个开口320可具有高度h2在约至约的范围。在一些实施例中，高度h2为高度h1的约50％至约85％。开口320可具有相同尺寸或不同尺寸。后续形成于开口320中的虚设导电部件328(图3d)可为虚设导电部件。虚设导电部件328(图3d)不电性连接至装置层200(图2)中的任何导电部件或装置，且虚设导电部件328(图3d)不以作为形成导电路径为目的。反之，虚设导电部件328(图3d)是用以平衡介电材料与导电部件的比例，而可改善介电材料316的平面性。不像用于虚设导电部件的传统开口(用于虚设导电部件的传统开口可具有比用于导电路径的导电部件的开口相同或更大的尺寸)，开口320具有比开口318更小的尺寸。在一些实施例中，开口318和320通过相同图案化和蚀刻工艺形成。在一些实施例中，由于开口320的尺寸较小，可进行额外图案化和蚀刻工艺，以形成开口320。
65.如图3b所示，阻挡层322形成于每个开口318和320中。阻挡层322可包含与阻挡层310相同的材料，且可由顺应性工艺形成，例如原子层沉积。为了方便描述，本文的术语
“”
顺应性”是指在各区域上方具有大致相同厚度的层。在一些实施例中，阻挡层322通过顺应性工艺(例如原子层沉积工艺)形成于开口318和320中。阻挡层322可具有厚度在约至约的范围，例如在约至约
66.在一些实施例中，阻挡层322不形成于导电部件308、阻挡层310及衬垫312的表面上，如图3c所示。在形成阻挡层322之前，阻挡层(未显示)可选择性形成于导电部件308、阻挡层310及衬垫312的金属表面上。举例来说，阻挡层可包含具有头部基和尾部基的阻挡化合物的一个或多个自组装单层(self-assembled monolayers，sams)。在一些实施例中，阻挡化合物的头部基包含硫(例如硫醇)及/或磷(例如膦酸)。阻挡化合物的头部基可仅附接至导电部件308、阻挡层310及衬垫312的金属表面上，且可不形成于介电材料316及蚀刻停止层314的介电表面上。阻挡化合物的尾部基可包含高度疏水的长烷基链，高度疏水的长烷基链阻挡前驱物(例如用于形成阻挡层322的前驱物)吸附形成于阻挡层上。在一些实施例中，尾部基包含聚合物，例如聚酰亚胺。随着阻挡层形成于导电部件308的金属表面上，阻挡
层310、衬垫312和阻挡层322选择性形成于介电材料316和蚀刻停止层314上，且不形成于阻挡层上。在形成阻挡层322之后，可通过任何合适的工艺移除阻挡层，例如等离子体或热工艺。阻挡层的移除大致不影响互连结构300的暴露材料。
67.如图3d所示，衬垫324形成于每个开口318中的阻挡层322上，导电部件326形成于开口318中，且虚设导电部件328形成于开口320中。衬垫324可包含与衬垫312相同的材料，且可通过顺应性工艺形成，例如原子层沉积。在一些实施例中，衬垫324通过沉积工艺形成于开口318中，例如原子层沉积工艺。衬垫324可具有厚度在约至约的范围，例如在约至约
68.导电部件326可形成通过介电材料316，且虚设导电部件328可形成于介电材料316中。在一些实施例中，导电部件326和虚设导电部件328各包含导电材料，例如cu、co、w、ru、mo、zn、前述的合金或前述的组合。导电部件326和虚设导电部件328可通过单一物理气相沉积工艺形成。由于在开口318的顶部处较大的宽度w1，因此当通过物理气相沉积工艺形成时，导电部件326的材料填充开口318。然而，由于在开口318的顶部处较小的宽度w3，因此当通过物理气相沉积工艺形成时，虚设导电部件328的材料没有完全填充开口320。因此，空气间隙330形成于虚设导电部件328中但是不形成于导电部件326中，如图3d所示。对于用于电性路径的导电部件326来说，应避免空气间隙，因为空气间隙会导致导电不良。然而，对于虚设导电部件328来说，形成于其中的空气间隙330可降低电容。再者，可通过目的性地在虚设导电部件328中形成空气间隙330来调整后段工艺(back-end-of-line，beol)的总电容。形成于虚设导电部件328中的空气间隙330可具有虚设导电部件328的体积的在约5％至约95％的范围。如图3d所示，在一些实施例中，一个或多个导电部件326设置相邻于一个或多个虚设导电部件328，且导电部件326各包含固体(即没有空气间隙)导电材料，而虚设导电部件328各包含具有一个或多个空气间隙330形成于其中的导电材料。导电部件326可具有深宽比从约1至约35的范围。
69.导电部件326可包含顶部宽度w5在约至约的范围以及底部宽度w6在约至约的范围。虚设导电部件328可包含顶部宽度w7在约至约的范围以及底部宽度w8在约至约的范围。在一些实施例中，顶部宽度w7为顶部宽度w5的约10％至约50％。在一些实施例中，导电部件326具有高度h3在约至约的范围。虚设导电部件328具有高度h4在约至约的范围。在一些实施例中，高度h4为高度h3的约50％至约85％。导电部件326和虚设导电部件328都可具有深宽比从约1至约35的范围。由于开口320(图3c)的顶部处小的宽度w3以及虚设导电部件328小的顶部宽度w7，因此空气间隙330形成于虚设导电部件328中，而由于开口318(图3c)的顶部处大的宽度w1以及导电部件326大的顶部宽度w5，因此没有空气间隙形成于导电部件326中。
70.导电部件326包含底部327和侧壁329。在一些实施例中，阻挡层322不形成于导电部件308上，且导电部件326的底部327接触衬垫324，衬垫324接触设置于下方的导电部件308。没有阻挡层322形成于衬垫324与导电部件308之间，可减少接触电阻。在一些实施例中，阻挡层322形成于导电部件308上，且导电部件326的底部327接触衬垫324，衬垫324接触阻挡层322，阻挡层322接触形成于下方的导电部件308。在一些实施例中，不存在衬垫324，
且导电部件326的底部327可接触形成于下方的阻挡层322或导电部件308。底部327和侧壁329可形成角度a。角度a可在约90
°
至约165
°
的范围。角度a可通过开口318的形状定义，开口318的形状可通过用于形成开口318的蚀刻工艺来控制。
71.在形成导电部件326和虚设导电部件328之后，可进行平坦化工艺(例如化学机械研磨(chemical mechanical polishing，cmp)工艺)来移除导电部件326、虚设导电部件328、衬垫324及阻挡层322形成于介电材料316上方的部分。虚设导电部件328的顶表面和导电部件326的顶表面可大致共平面。接着，如图3e所示，介电材料332形成于介电材料316、导电部件326和虚设导电部件328上方。一个或多个导电部件334可形成于介电材料332中。蚀刻停止层(未显示)可形成于介电材料332与介电材料316之间。介电材料332可包含与介电材料316相同的材料，且导电部件334可包含与导电部件326相同的材料。导电部件334可电性连接至对应的导电部件326。在一些实施例中，衬垫336和阻挡层338可形成于导电部件334与介电材料332之间。如图3e所示，虚设导电部件328埋置于介电材料316和332中。换句话说，介电材料316和332围绕虚设导电部件328，且虚设导电部件328不电性连接任何导电部件或装置。
72.图4a-图4d为依据其他实施例的制造互连结构300的各种阶段的剖面示意图。如图4a所示，开口318和320形成于介电材料316中，且开口318具有比开口320更大的尺寸。导电材料402形成于每个开口318中，且导电材料402部分填充每个开口318。导电材料402可包含导电材料，例如co、mo、w、ir、ru或al。相较于导电部件326(图3e)的材料，导电材料402具有较佳的间隙填充性质。举例来说，在一些实施例中，导电部件326包含cu，而导电材料402包含ru或co。导电材料402具有高度h5，高度h5为高度h1的约5％至约95％。
73.在一些实施例中，导电材料402选择性形成于阻挡层310、衬垫312和导电部件308的金属表面上。举例来说，可先以含疏水性官能基的气体处理介电材料316的暴露表面，且疏水性官能基形成于介电材料316的暴露表面上。含疏水性官能基的气体不与阻挡层310、衬垫312和导电部件308的金属表面反应。形成于介电材料316的暴露表面上的疏水性官能基阻挡导电材料402形成于开口320中。因此，导电材料402选择性形成于开口318中的阻挡层310、衬垫312和导电部件308的金属表面上。
74.在一些实施例中，如图4b所示，导电材料402也形成于开口320中。形成于开口320中的导电材料402可具有高度h6。在一些实施例中，高度h6为高度h2的约5％至约70％。由于导电材料402具有比虚设导电部件328的材料更好的间隙填充性质，因此导电材料402可填充开口320的底部，如图4b所示。如果开口320中导电材料402的高度h6大于开口320的高度h2的约70％，空间可能不足以在虚设导电部件328(图4d)中形成空气间隙330(图4d)。导电材料402也可形成于介电材料316上。
75.在导电材料402通过使用选择性工艺形成的实施例中，导电部件326形成于开口318中的导电材料402上方，且虚设导电部件328形成于开口320中，如图4c所示。阻挡层322和衬垫324可形成于导电部件326与介电材料316之间以及虚设导电部件328与介电材料316之间。在一些实施例中，阻挡层322不形成于导电材料402上，且衬垫324形成于导电材料402上。导电部件326和导电材料402可备合称为导电部件，例如导线。在一些实施例中，不同于导电部件326的额外导电材料可选择性形成于导电材料402上，且导电部件326形成于额外导电材料上方。因此，导线可包含两种或更多种不同的导电材料(不包含阻挡层322和衬垫
324的材料)，且每个导电材料没有空气间隙。如图4c所示，互连结构300可包含介电材料316，介电材料316具有一个或多个导电部件以及相邻于一个或多个导电部件的一个或多个虚设导电部件328形成于其中，一个或多个导电部件具有两种或更多种固体(即没有空气间隙)导电材料，一个或多个虚设导电部件328各具有空气间隙330形成于其中。可进行平坦化工艺，以移除阻挡层322、衬垫324、导电部件326及虚设导电部件328形成于介电材料316上方的部分，且介电材料332(图3e)可形成于平坦化表面上。
76.在导电材料402形成于开口318和320的实施例中，导电部件326形成于开口318中的导电材料402上方，且虚设导电部件328形成于开口320中的导电材料402上方，如图4d所示。在一些实施例中，阻挡层322和衬垫324可形成于导电部件326与介电材料316之间、导电部件326与导电材料402之间、虚设导电部件328与介电材料316之间以及虚设导电部件328与导电材料402之间。每个开口318中的导电部件326和导电材料402可被合称为导电部件，例如导线。在一些实施例中，不同于导电部件326的额外导电材料可选择性形成于导电材料402上，且导电部件326形成于额外导电材料上方。因此，导线可包含两种或更多种不同的导电材料(不包含阻挡层322和衬垫324的材料)，且每个导电材料没有空气间隙。每个开口320中的虚设导电部件328和导电材料可被合称为虚设导电部件。如图4d所示，互连结构300可包含介电材料316，介电材料316具有一个或多个导电部件以及相邻于一个或多个导电部件的一个或多个虚设导电部件形成于其中，一个或多个导电部件具有两种或更多种固体(即没有空气间隙)导电材料。一个或多个虚设导电部件可包含两种或更多种不同的导电材料，且至少其中一种导电材料包含空气间隙330形成于其中。可进行平坦化工艺，以移除导电材料402、阻挡层322、衬垫324、导电部件326及虚设导电部件328形成于介电材料316上方的部分，且介电材料332(图3e)可形成于平坦化表面上。
77.图5为依据其他实施例的制造互连结构300的各种阶段之一的剖面示意图。在一些实施例中，开口318(图3a)为沟槽。在一些实施例中，开口318(图3a)包含形成于导通孔上方的沟槽，且导电部件502形成于开口318中。如图5所示，导电部件502包含第一部分504和设置于第一部分504上方的第二部分506。第一部分504可为导通孔，且第二部分506可为导线。导电部件502可包含与导电部件326(图3d)相同的材料，且可通过与导电部件326(图3d)相同的工艺形成。在一些实施例中，导电部件502包含固体(即没有空气间隙)导电材料。各具有空气间隙330形成于其中的一个或多个虚设导电部件328可形成相邻于导电部件502。
78.图6为依据其他实施例的制造互连结构300的各种阶段之一的剖面示意图。如图6所示，导电部件502包含第一部分602和设置于第一部分602上方的第二部分506。第一部分602可为导通孔，且第二部分506可为导线。导电部件502的第一部分602可包含与导电材料402(图3d)相同的材料，且可通过与导电材料402(图3d)相同的工艺形成。导电部件502的第二部分506可包含与导电部件326(图4d)相同的材料，且可通过与导电部件326(图4d)相同的工艺形成。导电部件502可具有高度h3(图3d)。导电部件502的第一部分602可具有高度h5为高度h3(图3d)的约5％至约95％。在一些实施例中，导电部件502包含两种或更多种固体(即没有空气间隙)导电材料。各具有空气间隙330形成于其中的一个或多个虚设导电部件328可形成相邻于导电部件502。
79.在一些实施例中，导电部件502的第一部分602选择性形成于导电部件308上，因此第一部分602的材料不形成于开口320(图3a)中。在一些实施例中，导电部件502的第一部分
602的材料也形成于开口320(图3a)中，且虚设导电部件328设置于导电部件502的第一部分602的材料上方。因此，虚设导电部件包含导电部件502的第一部分602的材料，且虚设导电部件328具有空气间隙330形成于其中。
80.本发明各种实施例提供具有空气间隙330形成于其中的虚设导电部件328。形成相邻于虚设导电部件328的主动导电部件326不具有空气间隙形成于其中。一些实施例可实现许多优点。举例来说，具有空气间隙330形成于其中的虚设导电部件328可降低电容。再者，可通过目的性地在虚设导电部件328中形成空气间隙330来调整后段工艺的总电容。
81.一实施例为互连结构，此结构包含介电材料以及延伸通过介电材料的导电部件。导电部件包含导电材料且具有第一顶表面。此结构还包含设置于介电材料中且相邻于导电部件的虚设导电部件，且虚设导电部件具有与第一顶表面大致共平面的第二顶表面。空气间隙形成于虚设导电部件中。
82.在一些其他实施例中，上述结构还包含第一阻挡层，设置于导电部件与介电材料之间；以及第二阻挡层，设置于虚设导电部件与介电材料之间。
83.在一些其他实施例中，上述结构还包含第一衬垫，设置于导电部件与第一阻挡层之间；以及第二衬垫，设置于虚设导电部件与第二阻挡层之间。
84.在一些其他实施例中，其中导电部件具有第一顶部宽度，且虚设导电部件具有大致小于第一顶部宽度的第二顶部宽度。
85.在一些其他实施例中，其中第二顶部宽度为第一顶部宽度的约10％至约50％。
86.在一些其他实施例中，其中导电部件具有第一高度，且虚设导电部件具有大致小于第一高度的第二高度。
87.在一些其他实施例中，其中第二高度为第一高度的约50％至约85％。
88.另一实施例为互连结构，此结构包含第一介电材料以及延伸通过第一介电材料的第一导电部件。第一导电部件包含导电材料。此结构还包含设置于第一介电材料中且相邻于第一导电部件的虚设导电部件，且空气间隙形成于虚设导电部件中。此结构还包含第二介电材料，且第一介电材料设置于第二介电材料上方。此结构还包含设置于第二介电材料中的第二导电部件，且第一导电部件电性连接至第二导电部件。此结构还包含设置于第一介电材料上方的第三介电材料，且第一介电材料和第三介电材料围绕虚设导电部件。
89.在一些其他实施例中，上述结构还包含第三导电部件，设置于第三介电材料中，其中第三导电部件电性连接至第一导电部件。
90.在一些其他实施例中，上述结构还包含蚀刻停止层，设置于第一介电材料与第二介电材料之间。
91.在一些其他实施例中，其中第一导电部件延伸通过蚀刻停止层。
92.在一些其他实施例中，上述结构还包含衬垫，接触第一导电部件。
93.在一些其他实施例中，上述结构还包含阻挡层，接触衬垫。
94.在一些其他实施例中，其中衬垫接触第二导电部件。
95.在一些其他实施例中，其中阻挡层接触第二导电部件。
96.另一实施例为互连结构，此结构包含介电材料以及延伸通过介电材料的导电部件。导电部件包含第一导电材料和设置于第一导电材料上方的第二导电材料，且第二导电材料具有第一顶表面。此结构还包含设置于介电材料中且相邻于导电部件的虚设导电部
件，且虚设导电部件包含具有第二顶表面的第三导电材料。空气间隙形成于虚设导电部件的第三导电材料中。
97.在一些其他实施例中，其中第一导电材料和第二导电材料包含不同的导电材料，且第一顶表面与第二顶表面大致共平面。
98.在一些其他实施例中，其中第一导电材料包含co或ru，且第二导电材料包含cu。
99.在一些其他实施例中，其中虚设导电部件还包含第四导电材料，其中第三导电材料设置于第四导电材料上方。
100.在一些其他实施例中，其中第二导电材料和第三导电材料包含相同的材料，且第一导电材料和第四导电材料包含相同的材料。
101.前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更加了解本发明实施例。本技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。