一种基于电磁屏蔽膜的emi滤波器结构及其制造方法
技术领域
1.本发明提出了一种基于电磁屏蔽膜的emi滤波器结构及其制造方法，属于薄膜滤波器技术领域。
背景技术：
2.emi滤波器起到两个低通滤波器的作用：一个是衰减共模干扰，另一个是衰减差模干扰。emi滤波器能在阻带范围内衰减射频能量，而让工频无衰减，或者很少的衰减，就能通过emi滤波器。emi滤波器是电子设备设计工程师控制传导电磁干扰和辐射电磁干扰的首选工具。现有薄膜式emi滤波器仍然存在抗干扰能力较差的问题。
技术实现要素：
3.本发明提供了一种基于电磁屏蔽膜的emi滤波器结构及其制造方法，用以解决现有滤波器抗电磁干扰能力较差的问题，所采取的技术方案如下：一种基于电磁屏蔽膜的emi滤波器结构，所述emi滤波器结构包括多个芯片组、基板1和盖板7；所述基板1上设有多个芯片组；每个所述芯片组包括多个基板pad2、两个芯片3、有机干膜4、干膜开窗5和emi屏蔽层6；基板pad2和芯片3设置在所述基板1上；在所述芯片3上设置有机干膜4；在所述基板pad2上的有机干膜4上开设干膜开窗5；在所述芯片3、有机干膜4和干膜开窗5上设置emi屏蔽层6；所述盖板7与所述基板1进行键合形成封装结构；其中，所述基板pad2上的干膜开窗5的尺寸通过开窗尺寸约束条件进行确定。其中，所述emi屏蔽层6采用导电环氧树脂材料制成。
4.进一步地，所述基板pad2分别设置于所述两个芯片3的两侧，并且，所述两个芯片3之间设有一个基板pad2。
5.进一步地，所述开窗尺寸约束条件包括：当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：其中，l
01
表示当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的干膜开窗5的长度尺寸；ls表示所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2的上表面长度尺寸；h1和h2分别表示所述基板pad2和有机干膜4的厚度；α表示调节系数，α的取值为：当h1《h2时，α∈[0.08，0.14]；当h2《h1时，α∈[0.24，0.32]。
[0006]
进一步地，所述开窗尺寸约束条件还包括：当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.64l
01
≤l
02
≤0.72l
01
其中，l
02
表示当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的长度尺寸。
[0007]
进一步地，所述开窗尺寸约束条件还包括：当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.53l
01
≤l
03
≤0.68l
01
其中，l
03
表示当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的长度尺寸。
[0008]
进一步地，所述基板pad2的尺寸确定过程包括：第一步、获取所述芯片3的长度尺寸和宽度尺寸；第二步、利用所述尺寸按照比例约束条件结合所述芯片3的长度尺寸和宽度尺寸确定所述基板pad2的尺寸，其中，所述比例约束条件包括：当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2没有设置于相邻两个芯片3之间的位置时，所述基板pad2的尺寸约束条件如下：片3之间的位置时，所述基板pad2的尺寸约束条件如下：其中，l1表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2没有设置于相邻两个芯片3之间的位置时，基板pad2的长边对应的长度尺寸；d1表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2没有设置于相邻两个芯片3之间的位置时，基板pad2的短边对应的长度尺寸；l表示芯片3的长边对应的长度尺寸；d表示芯片3的短边对应的长度尺寸；h0表示尺寸调节参数，h0的取值范围为0.22d≤h0≤0.94d；当芯片3的尺寸满足l=d时，l1的约束条件为l1≤0.23d；当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2设置于相邻两个芯片3之间的位置时，所述基板pad2的尺寸约束条件如下：之间的位置时，所述基板pad2的尺寸约束条件如下：其中，l2表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2设置于相邻两个芯片3之间的位置时，基板pad2的长边对应的长度尺寸；d2表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2设置于相邻两个芯片3之间的位置时，基板pad2的短边对应的长度尺寸；l表示芯片3的长边对应的长度尺寸；d表示芯片3的短边对应的长度尺寸；h0表示尺寸调节参数，h0的取值范围为0.22d≤h0≤0.94d；当芯片3的尺寸满足l=d时，l1的
约束条件为l1≤0.23d。
[0009]
一种基于电磁屏蔽膜的emi滤波器结构的制造方法，所述制造方法包括：步骤1、利用smt工序在基板1上进行所述芯片3和基板pad2的贴片制备；所述基板pad2设置于所述芯片3的两侧，并且，每相邻两个芯片3之前只设有一个基板pad（2）；步骤2、在所述芯片3和基板pad2上附着有机干膜4；步骤3、基板pad2上对应的有机干膜4上进行打孔开窗，形成干膜开窗5；步骤4、在带有干膜开窗5的基板pad2上以及所述带有干膜开窗5的基板pad2对应的芯片3上表面通过cvd、pvd或溅射方式形成一层emi屏蔽层6；步骤5、在形成emi屏蔽层6后将盖板7与基板1进行键合封装。
[0010]
进一步地，每个所述芯片组包括多个基板pad2、两个芯片3、有机干膜4、干膜开窗5和emi屏蔽层6；基板pad2和芯片3设置在所述基板1上；在所述芯片3上设置有机干膜4；在所述基板pad2上的有机干膜4上开设干膜开窗5；在所述芯片3、有机干膜4和干膜开窗5上设置emi屏蔽层6；所述盖板7与所述基板1进行键合形成封装结构；其中，所述基板pad2上的干膜开窗5的尺寸通过开窗尺寸约束条件进行确定。
[0011]
进一步地，所述开窗尺寸约束条件如下：当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：其中，l
01
表示当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的干膜开窗5的长度尺寸；ls表示所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2的上表面长度尺寸；h1和h2分别表示所述基板pad2和有机干膜4的厚度；α表示调节系数，α的取值为：当h1《h2时，α∈[0.08，0.14]；当h2《h1时，α∈[0.24，0.32]；当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.64l
01
≤l
02
≤0.72l
01
其中，l
02
表示当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的长度尺寸；当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.53l
01
≤l
03
≤0.68l
01
其中，l
03
表示当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的长度尺寸。
[0012]
本发明有益效果：本发明提出的一种基于电磁屏蔽膜的emi滤波器结构及其制造方法能够通过开设干膜开窗和设置emi屏蔽层的方式，通过喷涂导电环氧树脂的方式，形成薄的金属保护层，和基板pad连接的同时起到隔离芯片之间电磁干扰的作用。同时，为了在最大限度的缩小滤波器尺寸的同时，能够有效提高各芯片功能线路之间的稳定信号连接性，通过对基板pad的
尺寸进行限定的方式，有效缩小滤波器尺寸且提高各芯片功能线路之间的信号连接的稳定性，进而有效提高滤波器功能运行的稳定性。
[0013]
另一方面，本发明提出的薄膜式emi滤波器结构及其制造方法通过对干膜开窗的尺寸约束条件的设置，能够在针对各种模式的薄膜滤波器，在有机干膜的厚度与基板pad厚度成任何比例关系时，均能够保证emi屏蔽层能够以最快速度以及最完整贴合度与所述基板pad的功能表面进行有效贴合，有效防止在有机干膜厚度大于基板pad厚度时，且，基板pad尺寸较小时，干膜开窗的开窗尺寸不足而导致emi屏蔽层通过干膜开窗障碍较大导致emi屏蔽层制作速度交底以及其与基板pad的功能表面贴合度不够，进而导致滤波器抗电磁干扰能力不足的问题发生。
附图说明
[0014]
图1为本发明所述滤波器结构示意图一；图2为本发明所述滤波器结构示意图二；图3为本发明所述滤波器结构示意图三；图4为本发明所述滤波器结构示意图四。
具体实施方式
[0015]
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
[0016]
本发明提出的一种基于电磁屏蔽膜的emi滤波器结构，如图1所示，所述emi滤波器结构包括多个芯片组、基板1和盖板7；所述基板1上设有多个芯片组；每个所述芯片组包括多个基板pad2、两个芯片3、有机干膜4、干膜开窗5和emi屏蔽层6；基板pad2和芯片3设置在所述基板1上；在所述芯片3上设置有机干膜4；在所述基板pad2上的有机干膜4上开设干膜开窗5；在所述芯片3、有机干膜4和干膜开窗5上设置emi屏蔽层6；所述盖板7与所述基板1进行键合形成封装结构；其中，所述基板pad2上的干膜开窗5的尺寸通过开窗尺寸约束条件进行确定。
[0017]
其中，所述基板pad2分别设置于所述两个芯片3的两侧，并且，所述两个芯片3之间设有一个基板pad2。
[0018]
上述技术方案的工作原理和效果为：本实施例提出的一种基于电磁屏蔽膜的emi滤波器结构能够通过开设干膜开窗和设置emi屏蔽层的方式，通过喷涂导电环氧树脂的方式，形成薄的金属保护层和基板pad连接的同时起到隔离芯片之间电磁干扰的作用。同时，为了在最大限度的缩小滤波器尺寸的同时，能够有效提高各芯片功能线路之间的稳定信号连接性，通过对基板pad的尺寸进行限定的方式，有效缩小滤波器尺寸且提高各芯片功能线路之间的信号连接的稳定性，进而有效提高滤波器功能运行的稳定性。
[0019]
本发明的一个实施例，所述开窗尺寸约束条件包括：当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：
其中，l
01
表示当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的干膜开窗5的长度尺寸；ls表示所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2的上表面长度尺寸；h1和h2分别表示所述基板pad2和有机干膜4的厚度；α表示调节系数，α的取值为：当h1《h2时，α∈[0.08，0.14]；当h2《h1时，α∈[0.24，0.32]。
[0020]
当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.64l
01
≤l
02
≤0.72l
01
其中，l
02
表示当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的长度尺寸。
[0021]
当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.53l
01
≤l
03
≤0.68l
01
其中，l
03
表示当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的长度尺寸。
[0022]
上述技术方案的工作原理和效果为：通过对干膜开窗的尺寸约束条件的设置，能够在针对各种模式的薄膜滤波器，在有机干膜的厚度与基板pad厚度成任何比例关系时，均能够保证emi屏蔽层能够以最快速度以及最完整贴合度与所述基板pad的功能表面进行有效贴合，有效防止在有机干膜厚度大于基板pad厚度时，且，基板pad尺寸较小时，干膜开窗的开窗尺寸不足而导致emi屏蔽层通过干膜开窗障碍较大导致emi屏蔽层制作速度交底以及其与基板pad的功能表面贴合度不够，进而导致滤波器抗电磁干扰能力不足的问题发生。
[0023]
本发明的一个实施例，所述基板pad2的尺寸确定过程包括：第一步、获取所述芯片3的长度尺寸和宽度尺寸；第二步、利用所述尺寸按照比例约束条件结合所述芯片3的长度尺寸和宽度尺寸确定所述基板pad2的尺寸，其中，所述比例约束条件包括：当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2没有设置于相邻两个芯片3之间的位置时，所述基板pad2的尺寸约束条件如下：片3之间的位置时，所述基板pad2的尺寸约束条件如下：其中，l1表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2没有设置于相邻两个芯片3之间的位置时，基板pad2的长边对应的长度尺寸；d1表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2没有设置于相邻两个芯片3之间的位置时，基板pad2的短边对应的长度尺寸；l表示芯片3的长边对应的长度尺寸；d表示芯片3的短边对应
的长度尺寸；h0表示尺寸调节参数，h0的取值范围为0.22d≤h0≤0.94d；当芯片3的尺寸满足l=d时，l1的约束条件为l1≤0.23d；当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2设置于相邻两个芯片3之间的位置时，所述基板pad2的尺寸约束条件如下：之间的位置时，所述基板pad2的尺寸约束条件如下：其中，l2表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2设置于相邻两个芯片3之间的位置时，基板pad2的长边对应的长度尺寸；d2表示当所述基板pad2位于所述芯片3的一侧，且，所述基板pad2设置于相邻两个芯片3之间的位置时，基板pad2的短边对应的长度尺寸；l表示芯片3的长边对应的长度尺寸；d表示芯片3的短边对应的长度尺寸；h0表示尺寸调节参数，h0的取值范围为0.22d≤h0≤0.94d；当芯片3的尺寸满足l=d时，l1的约束条件为l1≤0.23d。
[0024]
上述技术方案的工作原理和效果为：通过上述约束条件获取的基板pad的尺寸，能够有效结合滤波器芯片尺寸比例进行基板pad尺寸设置，通过这种方式能够有效提高基板pad尺寸与滤波器芯片尺寸之间的匹配性，能够在滤波器层级较多，芯片运用量较大的情况下，有效提高基板pad尺寸设置和布局与芯片布局及尺寸之间的适配性，在滤波器层级较多，芯片运用量较大的情况下进一步最大化缩小滤波器尺寸，同时，提高基板pad功能性的稳定性，有效防止过度缩小而导致基板pad的功能性减弱的问题发生。
[0025]
本发明实施例提出了一种基于电磁屏蔽膜的emi滤波器结构的制造方法，如图1至图4所示，所述制造方法包括：步骤1、利用smt工序在基板1上进行所述芯片3和基板pad2的贴片制备；所述基板pad 2设置于所述芯片3的两侧，并且，每相邻两个芯片3之前只设有一个基板pad2；步骤2、在所述芯片3和基板pad2上附着有机干膜4；步骤3、基板pad2上对应的有机干膜4上进行打孔开窗，形成干膜开窗5；步骤4、在带有干膜开窗5的基板pad2上以及所述带有干膜开窗5的基板pad2对应的芯片3上表面通过cvd、pvd或溅射方式形成一层emi屏蔽层6；步骤5、在形成emi屏蔽层6后将盖板7与基板1进行键合封装。
[0026]
其中，每个所述芯片组包括多个基板pad2、两个芯片3、有机干膜4、干膜开窗5和emi屏蔽层6；基板pad2和芯片3设置在所述基板1上；在所述芯片3上设置有机干膜4；在所述基板pad2上的有机干膜4上开设干膜开窗5；在所述芯片3、有机干膜4和干膜开窗5上设置emi屏蔽层6；所述盖板7与所述基板1进行键合形成封装结构；其中，所述基板pad2上的干膜开窗5的尺寸通过开窗尺寸约束条件进行确定。
[0027]
所述开窗尺寸约束条件如下：当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：
。
[0028]
其中，l
01
表示当所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2上对应的的干膜开窗5的长度尺寸；ls表示所述基板pad2位于所述两个芯片3的其中一侧时，所述基板pad2的上表面长度尺寸；h1和h2分别表示所述基板pad2和有机干膜4的厚度；α表示调节系数，α的取值为：当h1《h2时，α∈[0.08，0.14]；当h2《h1时，α∈[0.24，0.32]；当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.64l
01
≤l
02
≤0.72l
01
其中，l
02
表示当所述基板pad2位于所述两个芯片3的其中另一侧时，所述基板pad2上对应的干膜开窗5的长度尺寸；当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的尺寸约束条件如下：0.53l
01
≤l
03
≤0.68l
01
其中，l
03
表示当所述基板pad2位于所述两个芯片3之间时，所述基板pad2上对应的干膜开窗5的长度尺寸。
[0029]
上述技术方案的工作原理和效果为：本实施例提出的一种基于电磁屏蔽膜的emi滤波器结构能够通过开设干膜开窗和设置emi屏蔽层的方式，通过喷涂导电环氧树脂的方式，形成薄的金属保护层和基板pad连接的同时起到隔离芯片之间电磁干扰的作用。同时，为了在最大限度的缩小滤波器尺寸的同时，能够有效提高各芯片功能线路之间的稳定信号连接性，通过对基板pad的尺寸进行限定的方式，有效缩小滤波器尺寸且提高各芯片功能线路之间的信号连接的稳定性，进而有效提高滤波器功能运行的稳定性。通过对干膜开窗的尺寸约束条件的设置，能够在针对各种模式的薄膜滤波器，在有机干膜的厚度与基板pad厚度成任何比例关系时，均能够保证emi屏蔽层能够以最快速度以及最完整贴合度与所述基板pad的功能表面进行有效贴合，有效防止在有机干膜厚度大于基板pad厚度时，且，基板pad尺寸较小时，干膜开窗的开窗尺寸不足而导致emi屏蔽层通过干膜开窗障碍较大导致emi屏蔽层制作速度交底以及其与基板pad的功能表面贴合度不够，进而导致滤波器抗电磁干扰能力不足的问题发生。
[0030]
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。