薄膜晶体管、栅极驱动电路和显示面板的制作方法

1.本发明涉及显示技术领域，尤其涉及显示面板制造技术领域，具体涉及薄膜晶体管、栅极驱动电路和显示面板。


背景技术：

2.goa(gate driver on array,阵列基板栅极驱动)技术有利于显示屏的窄边框的设计，因此得到了广泛的应用。
3.其中，goa电路包括电性连接的多个薄膜晶体管，由于goa电路中不同节点加载有大小不同的工作电压，并且不同节点上信号的时序也存在差异，导致电性连接至不同节点的多个薄膜晶体管长期正偏或者负偏，以至于多个薄膜晶体管的阈值电压发生正向偏移或者负向偏移，然而，现有的薄膜晶体管结构中缺乏调节阈值电压的结构，造成薄膜晶体管的阈值电压持续偏移，降低了goa电路工作的稳定性。
4.因此，现有的goa电路中的薄膜晶体管缺乏调节阈值电压的结构以缓解阈值电压的偏移，造成goa电路工作的稳定性较低，急需改进。


技术实现要素：

5.本发明实施例提供薄膜晶体管、栅极驱动电路和显示面板，以解决现有的goa电路中的薄膜晶体管的阈值电压持续偏移，造成goa电路工作的稳定性较低的技术问题。
6.本发明实施例提供薄膜晶体管，包括：
7.基板；
8.有源层，位于所述基板上，包括两接触部；
9.源漏极层，位于所述有源层远离所述基板的一侧，包括电性连接于其中一所述接触部的源极、电性连接于另一所述接触部的漏极；
10.栅极层，位于所述有源层靠近或者远离所述基板的一侧；
11.其中，所述栅极层包括绝缘设置的第一栅极部和第二栅极部，所述第一栅极部在所述有源层上的第一正投影和所述第二栅极部在所述有源层上的第二正投影位于两所述接触部之间，所述第一正投影和所述第二正投影间隔设置。
12.在一实施例中，所述第一栅极部和所述第二栅极部同层设置。
13.在一实施例中，所述第一栅极部具有第一栅极电压，所述第二栅极部具有第二栅极电压，所述第一栅极电压与所述第二栅极电压不相等。
14.在一实施例中，所述栅极层还包括与所述第二栅极部、所述第一栅极部均间隔设置的第三栅极部，所述第三栅极部具有第三栅极电压，所述第一栅极电压、所述第二栅极电压与所述第三栅极电压均不相等。
15.在一实施例中，所述第二栅极部在所述有源层上的第二正投影位于所述第一栅极部在所述有源层上的第一正投影与所述第三栅极部在所述有源层上的第三正投影之间；
16.其中，所述第一栅极电压和所述第三栅极电压均大于或者小于所述第二栅极电
压，所述第一正投影的面积与所述第三正投影的面积之和小于所述第二正投影的面积。
17.在一实施例中，所述第一栅极电压和所述第三栅极电压相等。
18.在一实施例中，所述第一正投影的面积不等于所述第二正投影的面积。
19.本发明实施例提供栅极驱动电路，包括多个如上文任一所述的薄膜晶体管。
20.在一实施例中，包括：
21.上拉控制模块；
22.上拉模块，通过节点电性连接于所述上拉控制模块，并电性连接于扫描线；
23.下拉模块，电性连接于所述扫描线；
24.下拉维持模块，电性连接于所述节点和所述扫描线；
25.其中，所述下拉维持模块和所述下拉模块均包括多个如上文任一所述的薄膜晶体管。
26.本发明实施例提供显示面板，所述显示面板包括如上文任一项所述的栅极驱动电路。
27.本发明提供了薄膜晶体管、栅极驱动电路和显示面板，包括：基板；有源层，位于所述基板上，包括两接触部；源漏极层，位于所述有源层远离所述基板的一侧，包括电性连接于其中一所述接触部的源极、电性连接于另一所述接触部的漏极；栅极层，位于所述有源层靠近或者远离所述基板的一侧，所述栅极层包括间隔设置的第一栅极部和第二栅极部，两者在有源层上的两正投影位于两接触部之间且间隔设置。其中，本发明中通过将所述栅极层设置为包括间隔设置的第一栅极部和第二栅极部，其中一者可以加载正偏电压或者负偏电压以维持薄膜晶体管长期处于的正偏或者负偏状态，另一者可以在其它期间加载对应的负偏电压或者正偏电压以削减有源层中的多子载流子(空穴)和少子载流子(电子)的分布情况的变化，使得此时的分布情况向阈值电压偏移之前的分布情况靠近，从而使得阈值电压向偏移之前靠近，从而实现对于阈值电压偏移幅度的削减，提高了薄膜晶体管和山鸡驱动电路工作的稳定性。
附图说明
28.下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1为本发明实施例提供的第一种薄膜晶体管的截面示意图。
30.图2为本发明实施例提供的第二种薄膜晶体管的截面示意图。
31.图3为本发明实施例提供的第三种薄膜晶体管的截面示意图。
32.图4为本发明实施例提供的栅极驱动电路的电路图。
33.图5为本发明实施例提供的薄膜晶体管的阈值电压和第一栅极电压对应的多个坐标以及拟合曲线图。
具体实施方式
34.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.本发明中的术语“第一”、“第二”、“第三”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、系统、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。
36.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
37.本发明实施例提供了薄膜晶体管，所述薄膜晶体管包括但不限于以下实施例以及以下实施例的组合。
38.在一实施例中，如图1至图3所示，所述薄膜晶体管100包括：基板10；有源层20，位于所述基板10上，包括两接触部201；源漏极层30，位于所述有源层20远离所述基板10的一侧，包括电性连接于其中一所述接触部201的源极301、电性连接于另一所述接触部201的漏极302；栅极层40，位于所述有源层20靠近或者远离所述基板10的一侧；其中，所述栅极层40包括绝缘设置的第一栅极部401和第二栅极部402。
39.具体的，基板10可以为柔性基板或者刚性基板，有源层20的组成材料可以包括半导体材料，例如非晶硅、多晶硅、有机半导体材料、金属氧化物，接触部201可以通过在有源层20的两端掺杂包括但不限于磷离子或者硼离子等粒子形成，源漏极层30的组成材料和栅极层40的组成材料可以包括但不限于金属、金属氧化物。其中，如图2所示，本实施例中的栅极层40可以位于有源层20靠近基板10的一侧形成底栅结构，如图1和图3所示，也可以位于有源层20远离基板10的一侧形成顶栅结构；有源层20可以为p型半导体，通过在有源层20的两端掺杂包括但不限于磷离子形成n型掺杂区，以形成n型薄膜晶体管，当然，有源层20也可以为n型半导体，通过在有源层20的两端掺杂包括但不限于硼离子形成p型掺杂区。
40.其中，本实施例中以有源层20为p型半导体为例进行说明，在栅极层40上加载电压后使得栅极层40具有一电压，或者认为栅极层40和有源层20中与栅极层40相对设置的部分之间具有电压差，从而形成由栅极层40指向基板10的电场，可以驱使p型半导体中的多子载流子(空穴)向靠近基板10的一侧移动，少子载流子(电子)向远离基板10的一侧移动，当有源层20中靠近栅极层40的部分中的少子载流子(电子)的浓度大于多子载流子(空穴)时，即形成反型层导电沟道以使得源极301和漏极302之间可以导电，此时栅极层40和有源层20中与栅极层40相对设置的部分之间的电压差大于薄膜晶体管100的阈值电压。
41.需要注意的是，结合上文论述，当薄膜晶体管100长期处于正偏或者负偏状态，即有源层20中的p型半导体的电压和n型掺杂区的电压的大小关系长期保持不变，会造成有源层20中的多子载流子(空穴)和少子载流子(电子)的分布情况长期固定，相对于之前而言发生变化，从而影响了可以实现形成反型层导电沟道所需驱使的少子载流子(电子)或多子载流子(空穴)的数量，对应的栅极层40和有源层20中与栅极层40相对设置的部分之间所需的电压差也会发生变化，即薄膜晶体管100的阈值电压会发生正向偏移或者负向偏移，导致栅
极层40在开启薄膜晶体管100时所需的电压变化，即原本栅极层40上的电压可以开启薄膜晶体管100但在阈值电压偏移后无法再次开启薄膜晶体管100，或者原本栅极层40上的电压无法开启薄膜晶体管100但在阈值电压偏移后却可以开启薄膜晶体管100，降低薄膜晶体管100工作的稳定性。
42.可以理解的，本实施例中的栅极层40包括间隔设置的第一栅极部401和第二栅极部402，第一栅极部401和第二栅极部402两者中的一者可以加载对应的电压，通过和有源层20中与栅极层40相对设置的部分之间形成电场从而形成反型层导电沟道以开启薄膜晶体管100，结合上文论述，在长期工作后造成的阈值电压发生偏移后，第一栅极部401和第二栅极部402两者中的另一者可以加载对应的电压以和有源层20中与栅极层40相对设置的部分之间形成电场，从而削减有源层20中的多子载流子(空穴)和少子载流子(电子)的分布情况的变化，使得此时的分布情况向阈值电压偏移之前的分布情况靠近，从而使得栅极层40在开启薄膜晶体管100时所需的电压向阈值电压偏移之前所需的电压靠近，即阈值电压向偏移之前靠近，从而实现对于阈值电压偏移幅度的削减，提高了薄膜晶体管100工作的稳定性。
43.在一实施例中，如图1至图3所示，所述第一栅极部401在所述有源层20上的第一正投影和所述第二栅极部402在所述有源层20上的第二正投影位于两所述接触部201之间，所述第一正投影和所述第二正投影间隔设置。具体的，结合上文论述，接触部201可以通过在有源层20的两端掺杂包括但不限于磷离子或者硼离子等粒子形成，栅极层40和有源层20中与栅极层40相对设置的部分之间具有足够的电压差时，产生的电场可以形成连接于两接触部201之间的反型层导电沟道以使得源极301和漏极302之间可以导电，且本实施例中的第一投影和第二投影的位置可以满足第一栅极部401和第二栅极部402均与有源层20的中间位置形成对应的电场以驱使有源层20中的多子载流子(空穴)和少子载流子(电子)移动。
44.进一步的，本实施例对于第一栅极部401和第二栅极部402是否同层设置不做限定，只需满足第一正投影和第二正投影间隔设即可，即可以理解为第一栅极部401和有源层20形成的第一电场、第二栅极部402和有源层20形成的第二电场可以不重叠，使得在同一平面内，第一电场和第二电场可以分别作用于不同区域的多子载流子(空穴)和少子载流子(电子)，例如在第一电场作用完成以后，第二电场可以作用于同一平面内不同区域的多子载流子(空穴)和少子载流子(电子)，由于该区域内多子载流子(空穴)和少子载流子(电子)之前被第一电场作用而发生移动的幅度较小，在第二电场一定的情况下，可以降低第二电场作用的难度，或者说加快第二电场作用的速度。当然，在其它实施例中，第一投影和第二投影也可以重叠甚至重合设置，即在同一平面内，第二电场作用的区域与之前第一电场作用的区域可以重叠甚至重合。
45.在一实施例中，如图1至图3所示，所述第一栅极部401和所述第二栅极部402同层设置。具体的，如图1和图3所示，此处以栅极层40位于有源层20远离基板10的一侧以形成顶栅结构为例进行说明，栅极层40和有源层20之间可以设置栅极绝缘层50以绝缘栅极层40和有源层20，栅极绝缘层50可以覆盖有源层20和基板10靠近栅极层40的一侧，栅极绝缘层50的组成材料可以包括无机介电材料、有机介电材料中的至少一种，进一步的，本实施例中同层设置的第一栅极部401和第二栅极部402可以采用相同的材料同时制备，以简化工艺。其中，第一栅极部401和第二栅极部402可以通过但不限于黄光工艺形成，例如可以通过刻蚀
以形成分隔第一栅极部401和第二栅极部402间隙，间隙中可以填充绝缘物质以绝缘两者，进一步的，绝缘物质还可以覆盖栅极层40和栅极绝缘层50远离基板10的一侧以形成介质层60，该绝缘物质的组成材料可以参考栅极绝缘层50的组成材料的相关描述。
46.同理，如图2所示，此处以栅极层40位于有源层20靠近基板10的一侧以形成底栅结构为例进行说明，有源层20和栅极层40之间可以设置层间绝缘层70，层间绝缘层70还可以填充第一栅极部401和第二栅极部402之间的间隙，有源层20和层间绝缘层70靠近源漏极层30的一侧可以覆盖有外部介质层80，其中，层间绝缘层70的组成材料和外部介质层80的组成材料可以参考栅极绝缘层50的组成材料的相关描述。
47.在一实施例中，如图1至图3所示，所述第一栅极部401具有第一栅极电压，所述第二栅极部402具有第二栅极电压，所述第一栅极电压与所述第二栅极电压不相等。需要注意的是，结合上文论述，在栅极层40上加载电压后使得栅极层40和有源层20中与栅极层40相对设置的部分之间具有电压差，从而形成电场，可以默认有源层20具有一电压，即电场的方向由栅极层40与有源层20的电压差是否大于0决定。
48.可以理解的，在本实施例中，可以认为具有第一栅极电压的第一栅极部401形成第一电场，具有第二栅极电压的第二栅极部402可以形成第二电场，且第一栅极电压与第二栅极电压不相等，可以实现两者中较大的一者大于有源层20具有的电压，两者中较小的一者小于有源层20具有的电压，即第一电场和第二电场的方向可以相反，此处以有源层20为p型半导体时其中的少子载流子(电子)为例进行说明，例如第一电场用于驱使少子载流子(电子)向远离基板10的一侧移动而形成反型层导电沟道以开启薄膜晶体管100，在长期工作后，可以理解为有部分少子载流子(电子)已经位于远离基板10的一侧，即造成阈值电压(大于0)发生偏移(负偏)，然而，本实施例中的第二电场可以在阈值电压偏移后用于驱使少子载流子(电子)向靠近基板10的一侧移动，以削减“已经位于远离基板10的一侧”的少子载流子(电子)数量甚至可以恢复至等于第一次形成反型层导电沟道之前的数量，即抑制了薄膜晶体管100的阈值电压偏移，提高了薄膜晶体管100工作的稳定性。
49.在一实施例中，如图3所示，所述栅极层40还包括与所述第二栅极部402、所述第一栅极部401均间隔设置的第三栅极部403，所述第三栅极部403具有第三栅极电压，所述第一栅极电压、所述第二栅极电压与所述第三栅极电压均不相等。同理，结合上文论述，可以默认有源层20具有一电压，基于第一栅极电压与第二栅极电压不相等两者中较大的一者大于有源层20具有的电压，两者中较小的一者小于有源层20具有的电压，本实施例中不等于第一栅极电压和第二栅极电压的第三栅极电压必定会大于或者小于有源层20具有的电压，从而第三栅极部403形成的第三电场必然可以与第一电场、第二电场中的一者共同削减第一电场、第二电场中的另一者长期存在造成的阈值电压的偏移现象，或者说第一电场、第二电场中的一者必然可以削弱第一电场、第二电场中的另一者和第三电场长期存在造成的阈值电压的偏移现象。
50.具体的，第一栅极电压、第二栅极电压和第三栅极电压的大小关系可以不做限定，只需实现任意两者中，一者可以大于有源层20具有的电压，另一者可以小于有源层20具有的电压即可，具体的数值可以根据阈值电压的偏移特性而设置，还可以根据第一栅极电压、第二栅极电压和第三栅极电压加载的时长而设置。
51.在一实施例中，如图1至图3所示，所述第二栅极部402在所述有源层20上的第二正
投影位于所述第一栅极部401在所述有源层20上的第一正投影与所述第三栅极部403在所述有源层20上的第三正投影之间；其中，所述第一栅极电压和所述第三栅极电压均大于或者小于所述第二栅极电压，所述第一正投影的面积与所述第三正投影的面积之和小于所述第二正投影的面积。
52.具体的，本实施例中的第二正投影位于第一正投影和第三正投影之间，且第一栅极电压和第三栅极电压均大于或者小于第二栅极电压，即可以认为位于中间的第二栅极部402产生的第二电场的方向和位于两侧的第一栅极部401和第三栅极部403分别产生的第一电场、第三电场的方向相反，其中，可以认为第二电场用于形成反型层导电沟道，或者第一电场和第三电场共同用于形成反型层导电沟道；进一步的，第一正投影的面积与第三正投影的面积之和小于第二正投影的面积，可以理解为在同一水平面中，第二电场作用的区域的面积大于第一电场作用的区域的面积和第三电场作用的区域的面积之和，在三个电场的电场强度的绝对值相同且少子分布均匀的情况下，可以理解为第二电场作用的少子数量较多。
53.可以理解的，考虑到薄膜晶体管100的开启效率等因素，本实施例中作用区域的面积较大的第二栅极部402可以设置为用于形成反型层导电沟道以开启薄膜晶体管100，第一栅极部401和第三栅极部403可以用于在薄膜晶体管100无需开启的阶段产生第一电场和第三电场以削弱阈值电压的偏移，本实施例中的第一栅极部401和第三栅极部403分别位于第二栅极部402的两侧，结合上文论述，也可以提高对于阈值电压偏移的削弱效率。
54.在一实施例中，如图3所示，所述第一栅极电压和所述第三栅极电压相等。可以理解的，本实施例中的第一栅极电压和第三栅极电压相等，即可以将第一栅极部401和第三栅极部403电性连接于同一导线以加载同一信号，可以简化线路的分布以及减少信号的种类，有效降低了薄膜晶体管100工作的成本。
55.在一实施例中，如图1至图3所示，所述第一正投影的面积不等于所述第二正投影的面积。具体的，基于第一正投影和第二正投影间隔设置，本实施例中的第一正投影的面积和第二正投影的面积部不相等，结合上文论述，在同一水平面中，第一电场作用的区域的面积与第二电场作用的区域的面积不同，可以对第一栅极部401、第二栅极部402进行差异化设置，同理，考虑到薄膜晶体管100的开启效率等因素，此处以第二投影大于第一投影为例进行说明，可以将第二栅极部402设置为用于产生第二电场以形成反型层导电沟道以开启薄膜晶体管100，将第一栅极部401设置为用于在薄膜晶体管100无需开启的阶段产生第一电场以削弱阈值电压的偏移。
56.具体的，基于第一栅极电压与第二栅极电压不相等，同理，考虑到薄膜晶体管100的开启效率等因素，此处以第二栅极电压大于第一栅极电压为例进行说明，可以将第二栅极部402设置为用于产生第二电场以形成反型层导电沟道以开启薄膜晶体管100，将第一栅极部401设置为用于在薄膜晶体管100无需开启的阶段产生第一电场以削弱阈值电压的偏移。
57.本发明实施例提供了栅极驱动电路，包括多个如上文任一所述的薄膜晶体管。具体的，如图4所示，此处以第n级栅极驱动电路500为例说明，包括：上拉控制模块501；上拉模块502，通过节点q电性连接于所述上拉控制模块501，并电性连接于扫描线g(n)；下拉模块503，电性连接于所述扫描线g(n)；下拉维持模块504，电性连接于所述节点q和所述扫描线g
(n)；其中，所述下拉维持模块504和所述下拉模块503均包括多个如上文任一所述的薄膜晶体管。其中，上拉控制模块501可以通过控制节点q的电位以控制上拉模块502工作，从而控制扫描线g(n)输出的栅极信号，下拉模块503可以控制扫描线g(n)输出的低电位，节点q为低电位时，下拉维持模块504可以将节点q维持为低电位。
58.具体的，上拉控制模块501可以包括第一薄膜晶体管t11，第一薄膜晶体管t11的栅极可以电性连接至第(n-1)级级传线st(n-1)，第一薄膜晶体管t11的源极可以电性连接至第(n-1)级扫描线g(n-1)，第一薄膜晶体管t11的源极可以电性连接至节点q；上拉模块502可以包括第二薄膜晶体管t21，第二薄膜晶体管t21的栅极可以电性连接至节点q，第二薄膜晶体管t21的源极可以电性连接至时钟线ck，第二薄膜晶体管t21的漏极可以电性连接至扫描线g(n)；下拉模块503可以包括第三薄膜晶体管t31和第四薄膜晶体管t41，第三薄膜晶体管t31的栅极和第四薄膜晶体管t41的栅极可以电性连接至第(n+1)级扫描线g(n+1)，第三薄膜晶体管t31的源极和第四薄膜晶体管t41的源极可以电性连接至低压信号线vss，第三薄膜晶体管t31的漏极和第四薄膜晶体管t41的漏极可以电性连接至扫描线g(n)；下拉维持模块504可以非门、第五薄膜晶体管t32和第六薄膜晶体管t42，第五薄膜晶体管t32的栅极和第六薄膜晶体管t42的栅极可以通过非门电性连接至节点q，第五薄膜晶体管t32的源极和第六薄膜晶体管t42的源极可以电性连接至低压信号线vss，第五薄膜晶体管t32的漏极可以电性连接至节点q，第六薄膜晶体管t42的漏极可以电性连接至扫描线g(n)。进一步的，节点q和扫描线g(n)之间可以设置自举电容cbt，节点q还可以电性连接至第七薄膜晶体管t22的栅极，第七薄膜晶体管t22的源极也可以电性连接至时钟线ck，第七薄膜晶体管t22的漏极可以电性连接至第(n)级级传线st(n)。
59.基于上文论述，第(n-1)级级传线st(n-1)上的信号为对应的高电位时，第(n-1)级扫描线g(n-1)上的信号也为对应的高电位，第一薄膜晶体管t11开启使得节点q上升为第一高电位；此后时钟信号线ck上的信号为对应的高电位，由于节点q为第一高电位，即第七薄膜晶体管t22和第二薄膜晶体管t21开启，第(n)级级传线st(n)和扫描线g(n)可以输出对应的高电位作为工作电压，同时在时钟信号ck和自举电容cbt的作用下，节点q由第一高电位上升为第二高电位；此后第(n+1)级扫描线g(n+1)上的信号为对应的高电位，低压信号线vss上的下拉信号可以通过第四薄膜晶体管t41下拉节点q上的信号的电位，同时也可以通过第二下拉晶体管t31下拉扫描线g(n)上的信号的电位；此后至少结合非门可以控制第五薄膜晶体管t32和第六薄膜晶体管t42开启以分别维持扫描线g(n)上的信号的电位和节点q(n)的电位继续下拉。需要注意的是，以上仅对上拉控制模块501、上拉模块502和下拉模块503、下拉维持模块504的电路结构和信号作出举例说明，并不能对本发明中的电路结构和信号作出如上限定。
60.需要注意的是，在每一帧中，下拉维持模块504中的第五薄膜晶体管t32和第六薄膜晶体管t42长期处于正偏状态，导致第五薄膜晶体管t32的阈值电压和第六薄膜晶体管t42的阈值电压发生相应的偏移，而下拉模块503中的第三薄膜晶体管t31和第四薄膜晶体管t41长期处于负偏状态，导致第三薄膜晶体管t31的阈值电压和第四薄膜晶体管t41的阈值电压也发生相应的偏移。具体的，结合上文论述，无论薄膜晶体管100长期处于正偏或者负偏状态，有源层20中的p型半导体的电压和n型掺杂区的电压的大小关系均长期保持不变，造成有源层20中的多子载流子(空穴)和少子载流子(电子)的分布情况发生变化，从而
造成阈值电压的偏移。
61.可以理解的，本发明中的薄膜晶体管100具有至少包括第一栅极部401和第二栅极部402的栅极层40，可以通过其中一个栅极部来削减由于薄膜晶体管100长期处于正偏或者负偏情况下，造成的有源层20中的多子载流子(空穴)和少子载流子(电子)的分布情况发生的变化，从而实现对于阈值电压偏移的抑制。具体的，在栅极驱动电路500中，第五薄膜晶体管t32、第六薄膜晶体管t42、第三薄膜晶体管t31和第四薄膜晶体管t41四者的栅极层40均可以设置为至少包括第一栅极部401和第二栅极部402的栅极层40。
62.进一步的，如图3所示，此处以四者均为n型薄膜晶体管，且四者的栅极层40还包括第三栅极部为例进行说明：例如针对容易发生正偏的第五薄膜晶体管t32和第六薄膜晶体管t42，即长期状态为开启造成正偏，第二栅极电压可以大于第一栅极电压和第三栅极电压，即第二栅极电压为正偏电压，第一栅极电压和第三栅极电压为负偏电压，以将第二栅极部402设置为用于产生第二电场以形成反型层导电沟道以开启薄膜晶体管100，将第一栅极部401、第三栅极部403分别设置为用于在薄膜晶体管100无需开启的阶段产生第一电场、第三电场以削弱阈值电压的偏移，以提高栅极驱动电路500的稳定性；同理，例如针对容易发生负偏的第三薄膜晶体管t31和第四薄膜晶体管t41，即长期状态为关闭造成负偏，第二栅极电压可以小于第一栅极电压和第三栅极电压，即第二栅极电压为负偏电压，第一栅极电压和第三栅极电压为正偏电压，以将第二栅极部402设置为用于产生第二电场以不形成反型层导电沟道以关闭薄膜晶体管100，将第一栅极部401、第三栅极部403分别设置为用于在薄膜晶体管100无需关闭的阶段产生第一电场、第三电场以削弱阈值电压的偏移，以提高栅极驱动电路500的稳定性。
63.具体的，如图5所示，为基于以将第二栅极部402设置为用于产生第二电场以形成或者不形成反型层导电沟道从而开启或者关闭薄膜晶体管100，且第三栅极电压为一恒定值(可以等于0)时，在第二栅极电压根据实际情况设置的前提下，测量的薄膜晶体管100的一一对应的多个阈值电压和多个第一栅极电压对应的多个坐标及其拟合的曲线图。其中，在拟合优度r2＝0.9625这一较优的情况下(越接近1越优)，可以认为阈值电压y和第一栅极电压x符合“y＝-0.324x+1.87”这一线性关系，因此，可以结合图5，根据所需的阈值电压大小，设置合适的第一栅极电压。其中，上文提及的“负偏电压”的范围可以为-1伏特至30伏特，“正偏电压”的范围可以为1伏特至30伏特。
64.需要注意的是，栅极驱动电路500中的其它的薄膜晶体管的栅极层也可以设置为至少包括第一栅极部、第二栅极部，或者仅包括一个栅极部，以避免增加栅极驱动电路500的尺寸，从而避免增加显示面板的边框，当然，也可以合理调整第一栅极部和第二栅极部的尺寸而避免薄膜晶体管的尺寸增加过大。
65.本发明实施例提供了显示面板，所述显示面板包括如上文任一所述的薄膜晶体管，或者如上文任一所述的栅极驱动电路。
66.本发明提供了薄膜晶体管、栅极驱动电路和显示面板，包括：基板；有源层，位于所述基板上，包括两接触部；源漏极层，位于所述有源层远离所述基板的一侧，包括电性连接于其中一所述接触部的源极、电性连接于另一所述接触部的漏极；栅极层，位于所述有源层靠近或者远离所述基板的一侧，所述栅极层包括间隔设置的第一栅极部和第二栅极部，两者在有源层上的两正投影位于两接触部之间且间隔设置。其中，本发明中通过将所述栅极
层设置为包括间隔设置的第一栅极部和第二栅极部，其中一者可以加载正偏电压或者负偏电压以维持薄膜晶体管长期处于的正偏或者负偏状态，另一者可以在其它期间加载对应的负偏电压或者正偏电压以削减有源层中的多子载流子(空穴)和少子载流子(电子)的分布情况的变化，使得此时的分布情况向阈值电压偏移之前的分布情况靠近，从而使得阈值电压向偏移之前靠近，从而实现对于阈值电压偏移幅度的削减，提高了薄膜晶体管和山鸡驱动电路工作的稳定性。
67.以上对本发明实施例所提供的薄膜晶体管、栅极驱动电路和显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。