垂直型基于鳍片的场效应晶体管器件及制造该器件的方法与流程

垂直型基于鳍片的场效应晶体管器件及制造该器件的方法
1.相关申请的交叉引用
2.本技术要求于2021年4月8日提交的第63/172,545号美国临时专利申请的优先权，该美国临时专利申请的公开内容通过引用其整体并入本文，以用于所有目的。


背景技术：

3.在垂直型功率晶体管中，电流从晶体管的顶表面流到晶体管衬底的背面或底表面，由于与流过晶体管的电流是横向的器件相比，垂直型功率晶体管可以以减小的面积成型，因此其通常用于控制高电流和高电压。
4.iii族氮化物材料，特别是氮化镓(gan)，允许制造具有高击穿电压(例如，超过1200 伏)的垂直型基于fet的功率晶体管，同时与硅或碳化硅材料相比，提供了显著降低的比导通电阻(即，器件的导通电阻乘以器件面积)。
5.尽管在垂直型功率晶体管领域取得了一定进展，但本领域仍需要改进与垂直型功率晶体管相关的方法和系统。


技术实现要素：

6.本发明总体上涉及电子产品领域，更具体地，本发明涉及半导体制造技术。在特定的实施例中，提供了在全栅极围绕架构中形成垂直型导电fet的均匀阵列的结构和方法。本发明的实施例可应用于各种不同的垂直型fet结构和栅极配置。
7.根据本发明的实施例，提供了垂直型基于鳍片的场效应晶体管(finfet)器件。该垂直型finfet器件包括独立finfet单元的阵列。该阵列包括多个行和多个列的分离鳍片。每个分离鳍片与源极接触电连通。垂直型finfet器件还包括设置在独立finfet单元的阵列的第一组侧上的一行或多行的第一非活性鳍片，设置在独立finfet单元的阵列的第二组侧上的一列或多列的第二非活性鳍片，以及围绕独立finfet单元的阵列中的独立finfet单元、第一非活性鳍片和第二非活性鳍片的栅极区。
8.根据本发明的其它实施例，提供了制造垂直型基于鳍片的场效应晶体管(finfet)器件的方法。所述方法包括：提供包括多个外延层的iii族氮化物衬底，形成与所述多个外延层中的一者耦合的金属层，图案化所述金属层以形成源极接触，以及在所述多个外延层中的一者或多者中形成凹陷区，以限定活性鳍片阵列、非活性鳍片列和一个或多个非活性鳍片行。每个源极接触与活性鳍片阵列中的活性鳍片电连通。该方法还包括：在凹陷区中再生长栅极层，在源极接触上形成电介质层，以及形成穿过电介质层的过孔。所述方法还包括：在所述电介质层上和在所述过孔中形成源极焊盘金属，其中所述源极焊盘金属与所述源极接触电连通，以及形成与所述iii族氮化物衬底电耦合的漏极层。
9.通过本公开相对于传统技术实现了许多益处。例如，本公开的实施例提供在全栅极围绕垂直型场效应晶体管的阵列中提供均匀尺寸的方法和系统。结合下面的文本和相应的附图更详细地描述本公开的这些和其它实施例及其许多优点和特征。
附图说明
10.图1是根据本发明实施例的使用再生长栅极方法制造垂直型基于鳍片的jfet的方法的简化流程图。
11.图2a至图2d是示出了根据本发明实施例的制造垂直型基于鳍片的jfet器件的方法的中间阶段的截面图。
12.图3是图示了根据本发明实施例的具有多个具有预定鳍片高度的半导体鳍片的鳍片阵列 300的鳍片样式布局的平面图。
13.图4a和图4b分别示出了根据本发明实施例的不具有和具有非活性鳍片的鳍片阵列的平面视图布局的示例。
14.图5示出了根据本发明实施例的由再生长不均匀性表征的活性鳍片阵列中的鳍片阵列的截面。
15.图6示出了根据本发明实施例的由再生长不均匀性表征的活性鳍片阵列中的鳍片的截面。
16.图7示出了根据本发明实施例的活性鳍片阵列和非活性鳍片列中的鳍片阵列的截面。
17.图8示出了根据本发明实施例的活性鳍片阵列和非活性鳍片行中的鳍片的截面。
18.图9示出了根据本发明实施例的活性鳍片阵列和非活性鳍片列中的具活性极焊盘金属的鳍片阵列的截面。
19.图10是根据本发明的实施例的使用注入的或扩散的栅极的替代性垂直型基于鳍片的全栅极围绕的jfet器件的截面视图。
20.图11是根据本发明实施例的替代性垂直型基于鳍片的全栅极围绕的mosfet器件的截面视图。
具体实施方式
21.本发明总体上涉及电子产品领域，更具体地，本发明涉及半导体制造技术。在特定的实施例中，提供了在全栅极围绕架构中形成垂直型导电fet的均匀阵列的结构和方法。本发明的实施例可应用于各种不同的垂直型fet结构和栅极配置。
22.如今，包括晶体管和二极管的功率半导体器件已被广泛地用于各种应用中，例如工业电源、电机驱动器、消费者电子产品等。功率半导体晶体管的常见应用是将它们用作开关模式电源或电机驱动器中的开关。在这些应用中，器件在高电压(例如650v或1200v)下工作并且承受瞬时过电压条件(例如电力线上的电涌或雷击)的能力是极其重要的。
23.此外，为了减小限制开关速度的开关电阻和寄生电容等，期望的是增加每单位面积的电导。其中的电流主要是垂直的开关晶体管提供减小的单位面积电阻；通过将晶体管的控制沟道布置在垂直方向上，例如“沟槽”沟道晶体管，可以进一步提高这种益处。晶体管的电阻具有几个分量，包括晶体管沟道的电阻(电流由输入栅极电压直接控制的区域)、“漂移”区的电阻(被设计用于保持晶体管的击穿电压的区域)，以及起始衬底、接触、金属等的电阻。
24.具有垂直型电流的晶体管通常被设计为在芯片的底表面处具有漏极接触，并且在芯片的顶表面处具有栅极接触和源极接触。
25.为了使开关导电率最大化(使开关电阻最小化)并且为器件提供均匀的瞬态响应，可以使用由控制栅极围绕的许多小型垂直型沟道开关器件的阵列(“全栅极围绕的”晶体管的阵列)来制造晶体管。完成的器件具有所有连接到单个电极的源极、连接到公共栅电极的围绕栅极、以及公共漏电极。
26.可以通过将半导体材料从硅改变为宽带隙材料(例如氮化镓)来改进开关电阻和电容，所述宽带隙材料为击穿提供更高的临界场；这允许器件的高电压漂移区与类似的硅器件相比更薄且是更重掺杂的，从而减小漂移区的“比电阻”(电阻和面积的乘积)，并且对于给定的管芯尺寸减小了器件的电阻。
27.因此，对于这种宽带隙晶体管，全栅极围绕阵列具有小的面积，并且通常用精细的光刻特征(例如，小于0.5μm的最小几何形状)制造，特别是对于内建p-n结耗尽被用于以零偏置关断器件沟道的常断型jfet。对这些特征的控制对于器件的均匀操作是至关重要的。例如，如果以全栅极围绕阵列的单个器件是建立在垂直型“鳍片”上的垂直型jfet或累积模式的 mosfet，则鳍片宽度的变化将导致单个器件泄漏或阈值电压的显著变化。这种变化影响阵列的总体泄漏或阵列的导通电阻，并且将影响器件的最大电压或开关效率。
28.因此，本发明的实施例提供在全栅极围绕垂直型晶体管的阵列中提供均匀尺寸的方法和系统。
29.在us9,117,839(kizilyalli等人)('839结构)中描述了垂直型晶体管结构，该文献的公开内容通过引用其整体并入本文，以用于所有目的。在'839结构中，使用通过将周围材料图案化和蚀刻到一定深度而产生的半导体“鳍片”来形成晶体管导电沟道。具有相反掺杂类型的半导体材料被外延地再生长(例如，使用金属有机气相外延法或movpe(metalorganic vaporphase epitaxy))，以大致平坦化半导体“鳍片”的顶部。再生长的材料用作垂直型fet的栅电极，并且向栅电极施加的控制电压调制在鳍片的顶部(“源极”)与鳍片的底部(通常是漂移区，其进一步经由半导体衬底连接到“漏”电极)之间的垂直型“鳍片”沟道中的传导电流。
30.在'839结构中，再生长的栅极材料围绕鳍片。可以使用这种方法用公共栅极制造鳍片阵列，其中(例如)鳍片被布置成多个行和多个列，使得总体数量的晶体管达到最终器件的期望导通电阻。
31.利用鳍片的尺寸控制以保持针对每个独立鳍片的均匀器件特性。鳍片宽度控制对于实现窄阈值电压和漏电流分布是特别有用的。因此，本发明的实施例提供了实现光刻工艺的局部均匀性的方法和系统，所述光刻工艺产生限定鳍片几何形状的掩模层。本发明的实施例还提供了将掩模层图案转移到硬掩模和gan中以创建鳍片结构的蚀刻工艺的局部均匀性。
32.发明人已经确定，光刻工艺和蚀刻工艺的均匀性将在具有规则图案的区域和具有稀疏图案的区域之间显著地变化。这种变化发生在鳍片阵列的边缘。例如，在规则阵列附近的大的稀疏区域的存在性由于接近效应而导致曝光剂量的差异，这将导致抗蚀剂线宽(resist linewidth) 在阵列的中心和阵列的边缘之间变化，从而导致阵列边缘附近的鳍片器件的电气变化的增加。例如，在规则图案阵列附近的大的稀疏图案区域的存在性将导致由在稀疏图案区域中消耗的蚀刻剂的量相对于在规则图案阵列中消耗的量的变化引起的蚀刻速率的差异。这种蚀刻速率的差异将影响鳍片宽度和鳍片厚度，从而导致阵列边缘
附近的鳍片器件的电气变化的增加。
33.此外，本发明人已经确定，再生长栅极工艺的均匀性将取决于阵列中的局部图案密度，如在美国专利申请第17/135,436号中所讨论的，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。'839专利中的再生长栅极工艺使用选择性区域再生长，其中鳍片的顶部由生长掩模保护。不在掩模上生长gan，并且到达掩模上的含镓物质扩散到围绕掩模的暴露的gan，从而相对于在均匀gan表面上的生长速率，提高了阵列中的外延生长速率，例如在阵列外发现的。对于阵列边缘附近的鳍片，生长速率的这种变化将导致鳍片侧壁上的不均匀的生长厚度(这将影响开关的有效沟道长度，并且将导致在高电压下的漏电流和阈值电压的变化)。生长速率的变化也将影响再生长期间在gan中掺入的掺杂剂的均匀性，这又将引起阈值电压的变化。
34.类似地，再生长栅极中的掺杂剂种类的局部掺入速率(或通过使用气相掺杂技术，例如，如美国临时专利申请第63/148,024号中所描述的，该美国临时专利申请的公开内容通过引用其整体并入本文，以用于所有目的)将受到局部掩模或局部形貌的存在性的影响。使用含镁物质(例如，cp2mg)的再生长栅极的掺杂可以在阵列的边缘附近变化，从而导致该区域中垂直型器件的阈值电压或泄漏特性的局部变化。
35.因此，本发明的实施例提供了可改进光刻控制、蚀刻控制和再生长控制(如果使用的话) 的均匀性以确保阵列中的单个垂直型基于鳍片的晶体管的均匀器件特性的方法和结构。
36.如本文中更全面地描述的，在一些实施例中，在设置在衬底上的第一外延层上的第二外延层中创建鳍片的阵列，以形成垂直型功率器件，例如在美国专利申请第16/929,926号和美国临时专利申请第63/051,979号中描述的，这两件美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。该阵列布置成行和列的规则图案。对于下面的讨论的，在平面视图中假设鳍片是矩形的，其中长轴沿列的方向(y方向)布置，而窄轴沿行的方向(x方向) 布置。鳍片阵列的各种其它布置也是可能的，例如，如在美国专利申请第17/135,436号中所讨论的，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。在实施例中，第一外延层和第二外延层以及衬底的导电类型是n型的。
37.根据本发明的实施例，阵列被设计成包括在每行的端部处的额外鳍片(也被称为非活性 (inactive)鳍片)，以及在每列的顶部和底部处的至少一个额外鳍片，从而提供与用于实现晶体管阵列的期望导通电阻和电流容量的鳍片的数量相比的额外数量的鳍片。在一些实施例中，在每个行端部处的额外鳍片数量在1个到10个之间。在一个实施例中，在每个行端部处的额外鳍片的数量是5个。在一个实施例中，在每列的顶部和底部的额外鳍片在y方向上比列中的其它鳍片更短。
38.根据本发明提供的方法还可以包括使用几种方法中的一种方法在鳍片周围形成栅极区。形成栅极区可以包括在鳍片之间的区域中再生长外延层，如美国专利申请第16/929,926号和美国临时专利申请第63/051,979号中所描述的。在一些实施例中，该外延层是p-gan。形成栅极区可以包括在鳍片之间的区域中(并且可选地，在鳍片的侧壁中)植入栅极区，其中栅极区的导电类型与第一外延层和第二外延层的导电类型相反。在一个实施例中，栅极区是p 型的。在美国临时专利申请第63/040,853号、第63/044,693号和第63/148,024号中讨论了这些植入方法，这些美国临时专利申请的公开内容通过引用其整体并入本文，
以用于所有目的。形成栅极区还可以包括在鳍片之间的区域中(并且可选地在鳍片的侧壁中)扩散栅极区，其中栅极区的导电类型与第一外延层和第二外延层的导电类型相反。在一个实施例中，栅极区是p型的。在一个实施例中，掺杂剂从固态源扩散的。在一个实施例中，掺杂剂是从气相源扩散的。在一个实施例中，掺杂剂是mg、zn或be中的一种。在美国临时专利申请第63/040,853 号、第63/044,693号和第63/148,024号中讨论了这些扩散方法，这些美国临时专利申请的公开内容通过引用其整体并入本文，以用于所有目的。
39.本文描述的方法还可以包括在沟槽的表面上形成电介质层，以及在电介质层上形成金属栅电极。金属的功函数使得金属栅电极以零偏置耗尽鳍片，如在美国专利申请第63/044,693 号中所描述的，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。在形成栅极区之后，所述方法可以包括形成到鳍片的顶部的源极金属接触。在一个实施例中，该源极金属接触形成在所有鳍片上。在一个实施例中，该源极金属接触不形成在“额外的”鳍片上。在形成栅极区之后，该方法可以包括形成结终端边缘(junction terminated edge，jte) 区，例如，如在美国专利临时申请第63/049,562号和第63/142,909号中所描述的，这两件美国专利临时申请的公开内容通过引用其整体并入本文，以用于所有目的。在形成jte区之后，该方法可以包括形成到栅极区的栅极金属接触，以及在形成栅极金属接触之后，沉积层间电介质。可以图案化和蚀刻层间电介质，以形成到源极金属接触的通孔。在一个实施例中，所述通孔不形成在“额外的”鳍片上。该方法还可以包括在远离鳍片阵列的区域中形成到栅极金属接触的通孔。该方法可以包括沉积延伸穿过通孔的焊盘金属层，以及图案化焊盘金属层，使得一个区域(源极焊盘)连接所有的源极金属接触，并且一个区域(栅极焊盘)连接到栅极金属接触。
40.通过利用本发明的实施例，创建了这样的结构，其中活性器件鳍片的阵列通过额外鳍片的缓冲区与阵列外部的稀疏图案化区分离。额外的鳍片不连接到源电极，因此对晶体管阵列的载流能力没有贡献。缓冲区的尺寸被设置成使得在活性器件阵列中的由于邻近的稀疏图案化区域所导致的不均匀性减小或最小化。
41.在替代的实施例中，可以为鳍片的阵列创建掩模图案。可以使用空间相关算法局部地偏置掩模图案的尺寸，以调节阵列边缘附近的鳍片的尺寸，从而补偿由从阵列到阵列外部区域的过渡所引起的光刻、蚀刻和外延再生长的变化。使用偏置的掩模图案的鳍片的图案化可创建如本文所述的垂直型晶体管。
42.本发明的实施例可应用于基于鳍片的垂直型fet的阵列，其中电流沿着鳍片垂直地流动，并且鳍片的阵列被全栅极围绕结构包围，使得所有鳍片具有公共栅极。栅极-沟道界面可以位于垂直型鳍片的垂直侧壁上。fet可以是具有再生长栅极、注入栅极或扩散栅极的jfet，或者它们可以是mosfet，该mosfet包括累积模式mosfet。可以使用iii族氮化物半导体制造基于鳍片的垂直型fet。在一个实施例中，使用gan制造基于鳍片的垂直型fet。在一个实施例中，非活性鳍片列的数量在1个到10个之间，非活性鳍片行的数量在1个到5个之间。在一个实施例中，非活性鳍片行使用与活性(active)阵列的活性行相比较短高度的鳍片 (如关于图4b所讨论的)。在一个实施例中，非活性鳍片行高度与由非活性鳍片列包围的区域的宽度相当。
43.图1是根据本发明实施例的使用再生长栅极方法制造垂直型基于鳍片的jfet的方法的简化流程图。在美国专利申请公开号2021/0028312和2022/0020743中提供了与制造工
艺相关的进一步细节，这两件美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。参照图1，使用再生长栅极方法制造垂直型基于鳍片的jfet的方法100包括：提供包括多个外延层的iii族氮化物衬底(110)。在一个实施例中，所述iii族氮化物衬底是电阻率在约 0.020ohm-cm范围内的n型gan衬底。在一个实施例中，所述n型gan衬底的电阻率可以为约0.001ohm-cm至约0.018ohm-cm，优选地小于0.016ohm-cm，更优选地小于0.012ohm-cm。所述多个外延层可包括第一iii族氮化物外延层、形成在第一iii族氮化物外延层上的第二iii 族氮化物外延层、以及形成在第二iii族氮化物外延层上的第三iii族氮化物外延层。
44.在一些实施例中，第一iii族氮化物外延层是沉积在iii族氮化物衬底上的约12μm厚的n 型gan外延层。第一iii族氮化物外延层可以在950℃至1100℃之间的温度下在iii族氮化物衬底上外延生长，并且可以由第一掺杂剂浓度(例如掺杂剂浓度为约1
×
10
16
原子/cm3的n 型掺杂)表征。在一些实施例中，第一iii族氮化物外延层用作基于鳍片的jfet的漂移层，并且包括：在iii族氮化物衬底上的均匀掺杂区(层)和在均匀掺杂区上的渐变掺杂区(层)。在一个实施例中，所述均匀掺杂区的厚度为约12μm(微米)，所述渐变掺杂区的厚度为约 0.3微米。在一个实施例中，衬底的表面以一定角度从c平面错开，以促进用于漂移层的高电压操作的高质量外延生长。
45.第二iii族氮化物外延层可以是厚度为约0.7μm的iii族氮化物外延层，并且可以由第二掺杂剂浓度(例如n型掺杂)表征。在一些实施例中，所述第二掺杂剂浓度高于第一掺杂剂浓度。在一个实施例中，第二掺杂剂浓度为约1.3
×
10
17
原子/cm3。第三iii族氮化物外延层可以是适合用于形成基于鳍片的jfet的源极的重掺杂iii族氮化物层。
46.方法100还包括：形成与多个外延层中的一者耦合的金属层(112)，在所述第三iii族氮化物外延层上形成硬掩模材料，图案化所述硬掩模材料以形成图案化的硬掩模，以及图案化所述金属层以形成源极接触(114)。硬掩模材料可包括多个层。方法100还包括：例如通过蚀刻工艺(例如反应离子蚀刻工艺(reactive ion etching，rie)，使用图案化的金属层在第二iii族氮化物外延层中形成凹陷区(116)。在凹陷区之间的第二iii族氮化物外延层和第三 iii族氮化物外延层的剩余部分限定基于鳍片的jfet器件的活性鳍片阵列中的活性鳍片以及非活性鳍片列和一个或多个非活性鳍片行中的非活性鳍片。方法100还包括：在凹陷区中再生长iii族氮化物外延层(例如，第四iii族氮化物外延层)(118)。再生长的iii族氮化物外延层可以形成基于鳍片的jfet器件的栅极层。在一个实施例中，再生长的iii族氮化物外延层具有与第一、第二和第三iii族氮化物外延层的导电类型相反的导电类型。
47.方法100还包括：形成电介质层(120)，形成穿过电介质层的过孔(122)，在电介质层上和过孔中形成源极金属焊盘(124)，以及形成与iii族氮化物衬底电耦合的漏极层(126)。可以使用在形成鳍片之前沉积在第三iii族氮化物层上的源极金属或者在关于形成凹陷区执行的鳍片限定之后沉积在鳍片上的源极金属来形成源极接触。栅极接触可以是在再生长的iii 族氮化物外延层上形成的图案化结构。漏极接触可以相对于源极接触和漏极接触沉积在衬底的相对侧上。
48.应当理解，图1中所示的特定步骤提供了根据本发明的实施例的制造具有再生长栅极层的垂直型基于鳍片的jfet器件的特定方法。也可根据替代实施例来执行其它步骤序
列。例如，本发明的替代实施例可以以不同的顺序执行上述步骤。此外，图1中所示的各个步骤可以包括多个子步骤，可以根据各个步骤以各种顺序执行这些子步骤。此外，可根据特定应用添加或去除附加步骤。本领域普通技术人员将认识到许多变化、修改和替换。
49.图2a至图2d是示出了根据本发明的实施例的制造垂直型基于鳍片的jfet器件的方法的中间阶段的截面图。再次参照图1并参照图2a至图2d，关于基于鳍片的jfet阵列的截面来描述制造垂直型基于鳍片的jfet器件的方法。参照图2a，提供了n型iii族氮化物衬底 200。该n型iii族氮化物衬底200可以是用n型掺杂剂重掺杂的，该n型掺杂剂浓度范围为约5
×
10
17
原子/cm3至约1
×
10
19
原子/cm3，且电阻率小于0.020ohm-cm。在一个实施例中，n 型iii族氮化物衬底200的电阻率可以为约0.001ohm-cm至0.018ohm-cm，优选地小于0.016 ohm-cm，更优选地小于0.012ohm-cm。
50.在该实施例中，将用作漂移层的第一n型半导体层201在950℃至1200℃、优选地1000 ℃至1150℃、更优选地约1100℃的温度下外延生长在n型iii族氮化物衬底200上。第一 n型半导体层201可以具有约12μm的厚度以及在约1
×
10
16
原子/cm3的范围内的掺杂剂浓度。在一些实施例中，在第一n型半导体层201和第二n型半导体层203之间设置厚度约为0.3 的渐变掺杂区202，该渐变掺杂区202具有从约1
×
10
16
原子/cm3增加(例如，线性增加)到 1.3
×
10
17
原子/cm3的掺杂剂浓度，即从第一n型半导体层朝向第二n型半导体层增加。
51.将用作沟道层的第二n型半导体层203在950℃至1200℃、优选地1000℃至1150℃、更优选地约1100℃的温度下外延生长在渐变掺杂区202上或第一n型半导体层201上(在其中渐变掺杂区202是可选的实施例中)。如本文更全面地描述的，第二n型半导体层203 将形成鳍片导电层，并且可以是具有约1.3
×
10
17
原子/cm3的n型掺杂剂和约0.8μm厚度的均匀掺杂区。可以将形成源极的第三iii族氮化物半导体层204形成在第二n型半导体层203上。第三iii族氮化物半导体层204可以是重掺杂的n型层，其用于改善第二n型半导体层203和金属层205之间的接触电阻，然后用作源极接触。
52.参照图2b，金属层205沉积在第三iii族氮化物半导体层204上，并且图案化的硬质掩模206形成在金属层205上。在一个实施例中，金属层205可以包括tin，并且图案化的硬掩模可以由包括具有约400nm(纳米)厚度的氮化硅(例如si3n4)的层形成。可以通过pecvd 以约300℃形成si3n4层。在一个实施例中，可以使用基于f的化学反应的rie形成图案化的硬掩模206。在一个实施例中，省略金属层205。
53.参照图2c，使用图案化的硬掩模206作为掩模来执行蚀刻工艺，以形成多个鳍片203’、源极204’和源极接触205’。在一些实施例中，鳍片203’各自具有约0.2μm的宽度和在约0.7μm 至约0.8μm的范围内的厚度，并且以约2μm的间隔彼此间隔开，即鳍片间距为约2μm。为了具有均匀的鳍片厚度，利用蚀刻工艺深度的良好可控性。根据本公开，蚀刻工艺可以包括使用rie的基于cl的化学反应，并且被执行以去除第二n型半导体层203的一部分，以形成凹陷区208。在一个实施例中，当移除约0.1μm的渐变掺杂区202时，可以停止蚀刻工艺。在一些实施例中，利用渐变掺杂区202来减轻蚀刻工艺变化的电效应或公差。
54.注意，在蚀刻工艺之后，鳍片的底部可以具有与图2c所示形状不同的形状。这里参考截面图示来描述本公开的实施例，该截面图示是本发明的理想化实施例(和中间结构)的示意性图示。为了清楚起见，附图中的层和区的厚度可能被放大。另外，作为例如制造技术和/ 或公差的结果，预期图示形状的变化。因此，本发明的实施例不应被解释为限于本文所
示的区域的特定形状，而应包括例如由于制造而导致的形状偏差。在下面的附图中，鳍片的底部显示为与渐变掺杂区的表面成90度角，即鳍片显示为具有矩形截面形状。应当理解，鳍片的底部可以具有圆形或弯曲的特征。因此，附图中所示的区域本质上是示意性的，并且它们的形状并不旨在示出器件的区域的实际形状，并且并不旨在限制本发明的范围。
55.在一个实施例中，在形成沟槽之后，使用约25％(重量)的四甲基氢氧化铵(tmah) 溶液在约85℃的温度下进行清洁工艺，并持续约30分钟。在另一实施例中，在使用tmah 溶液进行清洁之前，也可以进行预清洁，例如使用2：1体积比的h2so4∶h2o的食人鱼清洁 (piranha clean)，并持续两分钟。
56.参照图2d，在清洁之后，在凹陷区208中外延生长第四半导体层207。在一个实施例中，第四半导体层207可包括p型gan层，该p型gan层在约950℃的温度下在沟槽中非共形地生长至与源极接触205’的底部大致平坦的厚度。在一个实施例中，第四半导体层207的厚度为约1000纳米。因此，在一些实施例中，再生长与图案化的生长掩模的底部是大致平坦的，即，在源204’之上是大致平坦的。再生长的厚度可以考虑第二n型半导体层203的厚度、到渐变掺杂区202中的蚀刻、以及第三iii族氮化物半导体层204的厚度。由于器件区域中的硬掩模区域的生长速率提高，未图案化晶片上的目标沉积厚度变薄。p型gan层可以掺杂有掺杂剂浓度为约1
×
10
19
原子/cm3的镁。p型gan层可以掺杂有掺杂剂浓度为约1
×
10
19
原子/cm3的镁。此后，进行热退火(例如在850℃的n2中进行快速热退火5分钟)以活化镁掺杂剂原子。然后在p型gan层中以大于10％(重量)的量活化镁原子。如图2c和图2d所示，根据存在于鳍片203’和源极接触205’之间的重掺杂n型层形成源极204’，以改善第二n型半导体层和金属层之间的接触电阻。
57.图3是示出了根据本公开实施例的具有多个半导体鳍片的鳍片阵列300的鳍片样式布局的平面图，其中所述多个半导体鳍片具有预定高度的鳍片。在该平面图中，未示出栅极金属。在美国专利申请公开号2021/0210624中提供了与鳍片阵列相关的附加描述，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。
58.在本发明实施例中使用的鳍片可以是条形鳍片，该条形鳍片具有小于100μm(例如50μm、 25μm等)的鳍片高度。换句话说，可以通过将长鳍片分成多个小鳍片段来形成鳍片。例如， 1000μm高度的鳍片可以被分成40个鳍片，每个鳍片具有约25μm的高度。参考图3，鳍片阵列300包括布置成多个行(行1、行2、行m)和多个列(列1、列2、
…
、列n)的多个鳍片。每一行中的鳍片以间距p彼此隔开。每一行以间隔s(即，每行之间的间隙)彼此隔开。现在阵列的总高度(ah)与单个鳍片高度h、行数n和间隔s有关，其中ah＝n*h+(n-1) *s。在一个实施例中，间隔s的大小等于节距p。在另一实施例中，间隔s的大小可以大于单个节距p(例如，1.2
×
p，1.5
×
p或2
×
p)。应当理解，行数和列数可以是任何整数。在一个实施例中，不同行中的列的数量可以是不同的，例如，以针对改进的结终端边缘设计而实现阵列的“舍入”。在图3所示的示例中，在每行中使用6个鳍片(示出了3行和6列)，但是应当理解，可以任意选择鳍片的数量以及行和列的数量，以用于描述示例实施例，并且不应当是限制性的。
59.在一个示例性实施例中，沿y轴测量的鳍片高度h为约25μm，沿x轴测量的鳍片宽度 w为约0.2μm，沿z方向测量的鳍片厚度为约0.8μm，并且节距p在1.5μm至2.5μm的范围内。在一个实施例中，鳍片宽度w与两个相邻鳍片之间的节距p之间的比在约0.08至约0.15 的范围内，优选地在0.1至0.12的范围内。在一个实施例中，鳍片高度h与两个相邻鳍片之间的节
距p之间的比在5至25的范围内，优选地在10至20的范围内，更优选地在12至16 的范围内。在一个实施例中，鳍片高度h为约25μm，鳍片宽度w在0.15μm至0.7μm的范围内。
60.在操作中，鳍片将形成finfet(基于鳍片的场效应晶体管)的沟道，并且栅极金属将沉积在相邻鳍片之间。结果，图3中图示的设计可以称为“全栅极围绕”的设计，其中栅极围绕鳍片。
61.图4a和图4b分别示出了根据本发明实施例的不具有和具有非活性鳍片的鳍片阵列的平面视图布局的示例。在图4a中，图示了活性鳍片阵列410。还图示了活性鳍片阵列410的边界412。活性鳍片阵列410包括以二维阵列布置的多个鳍片405。为了清楚起见，仅示出了两行鳍片，每行鳍片包括六个鳍片，但是应当理解，阵列尺寸并不限于该示例。
62.如上面讨论的，并且更充分地关于图4a和图4b，发明人已发现生长的局部均匀性(例如，从栅极区到栅极区的鳍片之间再生长的厚度的均匀性)受到存在于活性鳍片阵列410的边界412处的边缘效应的影响。因此，本发明的实施例改进了再生长均匀性，并且能够制造具有均匀栅极再生长的活性鳍片阵列。实现均匀的栅极再生长使得沟道长度的变化最小化(即，沿着z方向延伸的沟道的长度与跨越大面积的鳍片阵列中的鳍片的厚度对准)。在一些实施例中，鳍片阵列可以在x方向和/或y方向上延伸超过1毫米，并且使用本文所述的方法和结构可以使再生长不均匀性小于2％的标称再生长厚度，即，对于0.75μm的标称厚度的鳍片，再生长厚度的变化小于15nm。
63.除了再生长厚度均匀性之外，通过本发明实施例提供了鳍片宽度均匀性的改进。在活性鳍片阵列410的边界412处，活性鳍片阵列外部的光致抗蚀剂显影剂的量不同于活性鳍片阵列内部的光致抗蚀剂显影剂的量，这导致跨越活性鳍片阵列410的显影剂梯度。在显影剂浓度在活性鳍片阵列内部低于活性鳍片阵列外部的条件下，鳍片定义掩模(例如，图案化的硬掩模或图案化的金属掩模)的线宽可能变化。这将在鳍片定义工艺期间导致活性鳍片阵列边缘附近的鳍片与活性鳍片阵列中心的鳍片相比在临界尺寸(critical dimension，cd)上存在差异。此外，蚀刻工艺将受到边缘效应的影响。在蚀刻栅沟槽期间，与活性鳍片阵列内部的较小区域相比，活性鳍片阵列外部的大区域被蚀刻。结果，蚀刻负荷将在活性鳍片阵列的边缘附近变化，从而导致蚀刻速率的变化，并且结果跨越活性鳍片阵列的栅极沟槽的深度的变化。然后，栅极沟槽的深度的变化将导致设置在鳍片之间的再生长的材料的厚度的均匀性的变化。
64.参照图4b，在活性鳍片阵列410的第一侧添加一个或多个非活性鳍片列420，以及在活性鳍片阵列410的与第一侧相对的第二侧添加一个或多个非活性鳍片列421，以及在活性鳍片阵列410的第三侧添加一个或多个非活性鳍片行430，以及在活性鳍片阵列410的与第三侧相对的第四侧添加一个或多个非活性鳍片行431，这导致再生长均匀性的增加，以及活性鳍片阵列410中的活性鳍片cd和均匀栅极沟槽蚀刻深度的增加。由本发明的实施例实现的再生长均匀性减轻了将由再生长不均匀性导致的许多不利后果。这些不利后果可以包括：对于不同栅极具有不同厚度的栅极金属层，这导致金属栅极电阻率变化；不相等的沟道长度，这导致在短的再生长栅极区(例如，热点)上的高浓度电流，该短的再生长栅极区可能超过所述最大容许温度值并降低所述器件的可靠性；用于自对准接触的不均匀形貌；以及更高的漏电流。
65.参照图4b，其图示了具有活性鳍片阵列410和非活性鳍片的鳍片阵列，其通常将具
有比图示更多的活性鳍片。在图4b中，非活性鳍片(也可称为虚设鳍片)布置在活性鳍片阵列 410的左侧(非活性鳍片列420)和右侧(非活性鳍片列421)的多个列中，并且布置在活性鳍片阵列410的顶部(非活性鳍片行430)和底部(非活性鳍片行431)的一行中。在图4b 中，三个非活性鳍片构成非活性鳍片列420、三个非活性鳍片构成非活性鳍片列421、一行非活性鳍片构成非活性鳍片行430，并且一行非活性鳍片构成非活性鳍片行431，但是非活性鳍片列和非活性鳍片行的数量可以大于图4b所图示的数量。类似地，活性鳍片阵列410中的活性鳍片行和列的数量也可以大于图中所示的数量。如关于图9更全面地描述的，非活性鳍片列420/421和非活性鳍片行430/431中的非活性鳍片不包括源极接触，并且在操作期间不参与活性鳍片阵列410中产生的电流流动。然而，非活性鳍片导致再生长均匀性的改进，从而导致活性鳍片阵列410中的finfet的器件性能的改善。
66.尽管非活性鳍片列420/421中的非活性鳍片具有与活性鳍片阵列410中的活性鳍片相同的鳍片宽度和鳍片节距，但是本发明不需要这样，并且非活性鳍片列420/421中的鳍片宽度和鳍片节距可以不同于活性鳍片阵列410中的鳍片宽度和鳍片节距。作为示例，非活性鳍片列420/421中的非活性鳍片的节距不仅可以不同于活性鳍片阵列410中的节距，而且节距可以跨越非活性鳍片列420/421变化。另外，非活性鳍片列420/421中的非活性鳍片可以具有与活性鳍片阵列410中的活性鳍片不同的鳍片高度。此外，非活性鳍片行430/431中的非活性鳍片虽然被示为具有与活性鳍片阵列410中的活性鳍片相同的鳍片宽度和鳍片间距，但其不必具有与活性鳍片阵列410中的活性鳍片相同的鳍片宽度和鳍片间距。另外，非活性鳍片行 430/431中的非活性鳍片可相对于活性鳍片阵列410中的活性鳍片沿x方向偏移，从而提供了图4b所图示的实施例(其中非活性鳍片与活性鳍片对准)的变化。本领域普通技术人员将认识到许多变化、修改和替换。
67.可以通过例如“阶梯式”活性鳍片阵列边界与附加的非活性鳍片行和附加的非活性鳍片列的适当组合来容纳不规则边缘(例如，将阵列适配到边缘终端的圆弧)。
68.图5示出了根据本发明实施例的由再生长不均匀性表征的活性鳍片阵列中的鳍片阵列的截面。在图5中，该截面是沿着图4所示的方向a-a’截取的。如图5所示，示出了关于图2a 至图2d所讨论的元件，包括n型iii族氮化物衬底200、第一n型半导体层201、由图2所示的第二n型半导体层203形成的鳍片203’、以及第四半导体层207，即用作栅极的再生长的p型gan层。图示了源极接触205’。由于边缘效应导致的鳍片阵列中的多种不均匀性可存在于图5所示的截面中，包括不规则或不完整的p-gan栅极生长、不规则的p-gan栅极掺杂剂掺入、以及鳍片尺寸的变化。
69.参照图5，由于鳍片阵列边缘处的边缘效应，第四半导体层207的厚度(也称为再生长的p-gan栅极)随横向尺寸(即，沿着x方向)的改变而变化。厚度从与鳍片阵列中心相邻的鳍片阵列部分的厚度t1变化到鳍片阵列边缘的厚度t2。虽然厚度的减小示为阶梯510，但是应当理解，图5仅仅是示意图，并且可以以其它形态呈现厚度变化。在一些实施例中，如图 5所示，在鳍片阵列的边缘附近，再生长厚度减小，例如，产生凹形再生长表面，其中再生长的最薄部分位于相邻鳍片之间。在其它实施例中，再生长厚度在鳍片阵列的边缘附近增加，导致过度生长到比鳍片厚度高的厚度。虽然在图5中未示出，但是也可以存在栅极沟槽深度的变化。
70.除了再生长厚度不均匀性之外，还可以由掺杂浓度的变化表征再生长材料。由于
在gan 六方晶体的不同平面(例如，m平面和c平面)上的再生长速率不同，掺杂剂掺入可以根据生长平面而变化。
71.此外，除了再生长厚度之外，鳍片宽度可以随横向尺寸(即，沿着x方向)的改变而变化。如图所示，在图1中，如上所讨论的鳍片宽度部分地由用于蚀刻栅极沟槽的掩模的尺寸限定，从邻近于鳍片阵列中心的宽度w1变化到鳍片阵列边缘处的宽度w2。虽然在图5中示出了鳍片宽度的减小，但是应当理解，可以以其它方式呈现鳍片宽度变化。在一些实施例中，如图5所示，鳍片宽度在鳍片阵列的边缘附近减小，而在其它实施例中，鳍片宽度在鳍片阵列的边缘附近增大。
72.图6示出了根据本发明实施例的由再生长不均匀性表征的活性鳍片阵列中的鳍片的截面。在图6中，该截面是沿着图4a所示的方向b-b’截取的。图6与图5共享共同的元件，关于图5提供的描述适当地适用于图6。尽管相对于图6中所示的鳍片可以存在多种不均匀性，但是这里的讨论聚焦于再生长不均匀性。
73.参照图6，由于在鳍片阵列的边缘处的边缘效应，第四半导体层207(也称为再生长的p 型gan栅极)的厚度随着横向尺寸(即，沿着x方向)的改变而变化。厚度从邻近于鳍片阵列中心的鳍片部分的厚度t1减小到鳍片端部的厚度t2。在图6中，厚度的减小被示为曲线610，但是应当理解，图6仅仅是示意图，并且可以以其它形态呈现厚度变化。在一些实施例中，如图6所示，再生长厚度在鳍片的端部附近减小，但在其它实施例中，再生长厚度在鳍片的端部附近增加，导致过度生长到比鳍片厚度高的厚度。虽然未在图6中示出，但是也可以存在栅极沟槽深度的变化、掺杂浓度的变化和鳍片宽度的变化。
74.图7示出了根据本发明实施例的活性鳍片阵列和非活性鳍片列中的鳍片阵列的截面。在图7中，截面是沿着图4a中所示的方向a-a’截取的。如参考图5所讨论的，在鳍片阵列的端部附近，在该示例中，在非活性鳍片列420的区域中，由于鳍片阵列的边缘处的边缘效应，第四半导体层207的厚度(也称为再生长的p-gan栅极)随横向尺寸(即，沿着x方向)的改变而变化。除了再生长厚度不均匀性之外，还可以存在上面讨论的其它不均匀性，包括鳍片宽度变化和不均匀掺杂剂掺入。如图7所图示的，再生长不均匀性存在于在非活性鳍片柱 420中，但不存在于活性鳍片阵列410(其由均匀的再生长表征)中。因此，在该实施例中，再生长不均匀性以及本文所讨论的其它不均匀性被限制于非活性鳍片列，这些非活性鳍片列未对电流流过fet器件做出贡献。
75.应注意的是，源极接触520仅形成在活性鳍片阵列410中的鳍片上，而不形成在非活性鳍片列420中的鳍片上，因为非活性鳍片未对电流流过fet器件做出贡献。应当注意，在图 5和图7中示出的源极接触205’仅仅是为了图示鳍片表面的位置，因为源极接触可以以类似于一些实施例中的鳍片的定位的方式定位在截面的平面后面。
76.图8示出了根据本发明实施例的活性鳍片阵列和非活性鳍片行中的鳍片的截面。在图8 中，截面是沿着图4a所示的方向b-b’截取的。图8与图7共享共同的元件，并且关于图7 提供的描述适当地适用于图8。尽管相对于图8中所示的非活性鳍片可以存在多种不均匀性，但是这里的讨论聚焦于再生长不均匀性。
77.参照图8，由于鳍片阵列的边缘处的边缘效应，第四半导体层207(也称为再生长的p-gan 栅极)的厚度随横向尺寸(即，沿着y方向)的改变而变化。如关于图7所讨论的，在鳍片阵列的端部附近，在该示例中，在非活性鳍片行430的区域中，由于鳍片阵列的边缘处的
边缘效应，第四半导体层207的厚度(也称为再生长的p-gan栅极)随横向尺寸(即，沿着y 方向)的改变而变化。除了再生长厚度不均匀性之外，还可以存在上面讨论的其它不均匀性，包括鳍片宽度变化和不均匀的掺杂剂掺入。如图8所图示的，再生长不均匀性存在于非活性鳍片行430中，但不存在于活性鳍片阵列410(其由均匀的再生长表征)中。因此，在该实施例中，再生长不均匀性以及本文所讨论的其它不均匀性被限制于非活性鳍片的列，这些非活性鳍片列未对电流流过fet器件做出贡献。
78.图9示出了根据本发明实施例的具有源极焊盘金属的活性鳍片阵列和非活性鳍片列中的鳍片阵列的截面。在图9中，截面是沿着图4a中所示的方向a-a’截取的。如图9所图示的，源极焊盘金属910和源极接触205’之间的电连接是通过穿过电介质层930的过孔920提供的。在源极焊盘金属910和非活性鳍片柱420/421中的非活性鳍片之间不存在过孔。在该实施例中，形成源极接触205’的源极接触金属以类似于图7和图8所示的方式不存在于非活性鳍片上。在其它实施例中，源接触金属存在于非活性鳍片上，但是缺乏过孔和电介质层的存在防止非活性鳍片具有电活性。尽管非活性鳍片未对电流流过fet器件做出贡献，但是它们在活性鳍片阵列和围绕活性鳍片阵列的区域之间提供预定尺寸的区域，从而导致活性鳍片阵列中的均匀再生长。
79.本发明的实施例可应用于基于鳍片的垂直型fet的阵列，其中电流沿着鳍片垂直地流动，并且鳍片的阵列被全栅极围绕结构包围，使得所有鳍片具有公共栅极。栅极-沟道界面可以位于垂直型鳍片的垂直侧壁上。fet可以是具有再生长栅极、注入栅极或扩散栅极的jfet，或者可以是mosfet，该mosfet包括累积模式mosfet。可以使用iii族氮化物半导体制造基于鳍片的垂直型fet。在一个实施例中，基于鳍片的垂直型fet是使用gan制造的。在一个实施例中，非活性鳍片列的数量是1个至10个，非活性鳍片行的数量是1个至5个。在一个实施例中，非活性鳍片行使用与活性鳍片阵列中的活性鳍片相比更短高度的鳍片(如关于图4b所讨论的)。在一个实施例中，非活性鳍片行高度与由非活性鳍片列包围的区域的宽度相当。在于2022年2月8日提交的共同转让的美国专利申请第17/667,432号中提供了与注入栅极和扩散栅极相关的附加描述，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。
80.图10是根据本发明的实施例的使用注入的或扩散的栅极的替代性垂直型基于鳍片的全栅极围绕的jfet器件的截面视图。在图10所图示的替代性实施例中，由注入的或扩散的栅极代替了图2d中所图示的再生长栅极结构。尽管在图10中仅图示了jfet器件的一部分，但是应当理解，所图示的结构可以实现为活性鳍片阵列连同非活性鳍片列和一个或多个非活性鳍片行的一部分，如本文更全面地描述的。使用非活性鳍片列和一个或多个非活性鳍片行能够形成如本文所述的均匀鳍片。
81.在图10中，源极金属接触结构1012形成在第二iii族氮化物层1006的上部分上，该第二iii族氮化物层1006耦合到第一iii族氮化物层1004。因此，源极金属接触结构1012形成在鳍片上。源极金属接触结构1012与半导体栅极区1011电隔离。在图10中，半导体栅极区 1011沿着鳍片的侧壁延伸，并且可以利用半导体栅极区1011和源极金属接触结构1012之间的物理间隔s来提供电隔离。在一些实施例中，源极金属接触结构1012与第二iii族氮化物层1006的上部分形成自对准接触。在一些实施例中，源极金属接触结构1012包括硬掩模金属层。源极金属接触结构1012可以包括钛、铝、氮化钛、其组合等。
82.栅极金属接触结构1014形成在半导体栅极区1011的上部分上。在一些实施例中，栅极金属接触结构1014可以包括金属结构。例如，该金属结构可以包括镍、钯、银、金、其组合等。金属结构可以与半导体栅极区1011形成欧姆接触，该半导体栅极区1011可以是p型半导体栅极区。边缘终端1016形成在用作半导体栅极区1011的p型层上，以允许器件的高电压操作。在一些实施例中，p型层也可以连接到源极。漏极金属接触结构1018形成在iii族氮化物衬底1002的第二侧，即背面。漏极金属接触结构1018可以与iii族氮化物衬底1002 形成欧姆接触。在一些实施例中，漏极金属接触结构1018可以包括钛、铝或其组合。在一些实施例中，漏极金属接触结构1018还可以包括可焊接金属结构，例如银、铅、锡、其组合等。
83.半导体栅极区1011可以是扩散栅结构，其中在扩散掺杂剂掺入第二iii族氮化物层1006 和第一iii族氮化物层1004的工艺中使用扩散源。作为示例，扩散掺杂剂材料层可以施加到鳍片和第一iii族氮化物层1004的表面。在一些实施例中，扩散掺杂剂材料层可以包括与鳍片的暴露的iii族氮化物表面接触的、用p型掺杂剂(例如，镁、锌、其组合等)形成的金属层或用p型掺杂剂(例如，mgo、zno、其组合等)形成的金属氧化物层。在一些实施例中，所述金属层或金属氧化物层的厚度为50nm至100nm。在一些实施例中，扩散掺杂剂材料层还可以包括设置在金属或金属氧化物层上的第二电介质材料层(例如，sio2、si3n4等)。
84.可以使用热处理将p型掺杂剂扩散到第一iii族氮化物层1004和第二iii族氮化物层1006 的暴露表面中。所得沟道可以具有鳍片宽度减去两倍扩散深度的宽度。在一些实施例中，可以在炉中在900℃至1100℃的温度下执行热处理。在一些实施例中，可以在1000℃至1450℃的温度下在快速热退火器中执行热处理。在一些实施例中，可以在具有或不具有保护层的情况下在高环境压力下(例如，在n2环境中的1gpa下)执行热处理。在一些实施例中，加热可以是一系列快速脉冲(例如微波)所产生的。在扩散之后，可以例如通过使用湿法蚀刻来去除扩散掺杂剂材料。
85.在其它实施例中，利用离子注入而不是扩散来形成注入的栅极区。因此，可以将关于图 10提供的对于扩散掺杂的讨论应用到离子注入和退火的上下文中，以形成注入的栅极区。本领域普通技术人员将认识到许多变化、修改和替换。
86.图11是根据本发明实施例的替代性垂直型基于鳍片的全栅极围绕的mosfet器件的截面图。图11中图示的替代性实施例示出了实现为活性鳍片阵列的一部分的两个活性鳍片以及非活性鳍片列和一个或多个非活性鳍片行，如本文更全面地描述的。使用非活性鳍片列和一个或多个非活性鳍片行能够形成如本文所述的均匀鳍片。参照图11，衬底1102(例如n型 gan衬底)支撑漂移层1104和渐变层1106。鳍片1120形成为与渐变层1106接触。源极接触1112与鳍片1120电连接，沟道区与栅极1110一起操作，栅极1110通过电介质1108电隔离。在该累积模式mosfet的操作期间，响应于栅极偏置，垂直电流从源极接触1112流经鳍片1120到漏极接触1114。
87.因此，以类似于关于图10所讨论的对jfet器件进行讨论的方式，图11中图示的mosfet 器件可以使用非活性鳍片列和一个或多个非活性鳍片行来形成如本文所述的均匀鳍片。
88.虽然上面已经描述了本发明的各种实施例，但是应当理解，这些实施例是仅通过示例而不是通过限制的方式呈现的。类似地，各个附图可描绘用于本公开的示例性架构或其它配置，其用于帮助理解可包括在本公开中的特征和功能。本公开不限于所示的示例性
架构或配置，而是可以使用各种替代性架构和配置来实现。另外，尽管以上根据各种示例性实施例和实施方式描述了本公开，但是应当理解，在一个或多个单独实施例中描述的各种特征和功能的适用性并不限于描述它们的特定实施例。相反，它们可以单独地或以某种组合方式应用于本公开的其它实施例中的一者或多者，无论这些实施例是否已被描述，以及这些特征是否被呈现为所描述的实施例的一部分。因此，本公开的广度和范围不应受到上述示例性实施例中的任何一者的限制。
89.应当理解，为了清楚起见，上述描述已参考不同的功能单元和处理器描述了本发明的实施例。然而，清楚的是，在不背离本发明的情况下，可以使用在不同功能单元、处理器或域之间的任何合适的功能性分布。例如，所示由单独的处理器或控制器执行的功能可以由同一个处理器或控制器执行。因此，对特定功能单元的引用仅被视为对用于提供所描述的功能的合适装置的引用，而不是指示严格的逻辑或物理结构或组织。
90.除非另有明确说明，本文件中使用的术语和短语及其变型应理解为开放式的而不是限制性的。作为前述的示例，术语“包括”应理解为“包括但不限于”等的含义；术语“示例”用于提供正在讨论的项的示例性实例，而不是其穷举或限制其列项；诸如“常规的”、“传统的”、“正常的”、“标准的”、“已知的”的形容词以及具有类似含义的术语不应被解释为将所描述的项限定于给定时间段，或者限定于对于给定时间是可用的项。但是，应当将这些术语理解为包括可用的、现在已知的或将来任何时候的常规的、传统的、正常的或标准的技术。同样，与连词“和”连接的一组项不应理解为要求这些项中的每一个都存在于组中，而是应理解为“和/或”，除非另有明确说明。类似地，与连词“或”连接的一组项不应理解为要求该组之间的相互排他性，而是应理解为“和/或”，除非另有明确说明。此外，尽管可以以单数形式描述或要求保护本公开的项、元件或组件，但是除非明确说明对单数的限制，否则可以设想复数在其范围内。在某些情况下，诸如“一个或多个”、“至少”、“但不限于”或其它类似短语的宽泛词和短语的存在不应被理解为意味着在可能不存在这种宽泛短语的情况下意图或需要更窄的情况。
91.还应当理解，本文所描述的示例和实施例仅用于说明的目的，并且本领域技术人员可以对其进行各种修改或改变，并且这些修改或改变将被包括在本技术的精神和范围内以及所附权利要求的范围内。