无闩锁侧向IGBT装置、制造方法及器件与流程

无闩锁侧向igbt装置、制造方法及器件
技术领域
1.本发明涉及一种侧向绝缘栅双极晶体管(igbt)装置、制造方法及器件，并且在特定实施例中，涉及无闩锁侧向igbt装置。


背景技术：

2.随着半导体技术的发展，igbt器件已广泛用于大电流应用中。igbt器件是一种具有高输入阻抗和大双极载流能力的开关器件。igbt器件结合了金属氧化物半导体场效应晶体管(mosfet)和双极结型晶体管(bjt)的特性，分别获得了高输入阻抗和低饱和电压容量。igbt器件的mosfet部分提供高输入阻抗。igbt器件的bjt部分提供大的双极电流承载能力。igbt器件能够以低栅极驱动损耗处理大集电极-发射极电流。
3.可以用具有mosfet、pnp晶体管和npn晶体管的简化等效电路来构造igbt器件。pnp晶体管的集电极连接到npn晶体管的基极。npn晶体管的集电极连接到pnp晶体管的基极。mosfet的漏极耦合到npn晶体管的集电极。mosfet的源极连接到npn晶体管的发射极。一个igbt器件具有三个端子，即集电极(c)、发射极(e)和栅极(g)。igbt器件的集电极端子连接到pnp晶体管的发射极。igbt器件的栅极端子连接到mosfet的栅极。igbt器件的发射极端子连接到npn晶体管的发射极。代表体区电阻的电阻器连接在npn晶体管的基极和发射极之间。代表漂移区电阻的电阻器连接在mosfet的漏极和npn晶体管的集电极之间。
4.在操作中，栅极端用于控制igbt器件的开/关。当在栅极端施加控制电压，并且控制电压大于igbt器件的开通阈值时，在igbt器件的集电极端和发射极端之间建立电流通路。另一方面，当施加到栅极端的控制电压小于igbt器件的阈值时，igbt器件相应地关断。
5.igbt器件的npn晶体管是寄生晶体管。igbt器件的npn晶体管和pnp晶体管可以组成晶闸管。如果npn晶体管意外导通，可能会发生闩锁。一旦igbt器件处于闩锁状态，栅极端子就不再对流过igbt器件的电流进行任何控制，并且igbt器件不能被栅极端子关断。闩锁发生后，过大的功耗可能会损坏igbt器件。闩锁是一种非常不希望的工作状态。希望有一个简单可靠的电路来避免闩锁。


技术实现要素：

6.通过提供无闩锁侧向igbt器件的本公开的优选实施例，这些和其他问题通常得到解决或规避，并且通常实现技术优势。
7.根据一个实施例，一种装置包括具有第一导电性的衬底、形成在衬底上方的具有第二导电性的漂移区、形成在衬底上方的具有第一导电性的体区、形成在漂移区内的具有第二导电性的第一阱区，在第一阱区中形成具有第一导电性的集电极区，在体区中形成具有第二导电性的发射极区，在体区中形成具有第一导电性的第一体接触部，位于集电极区和发射极区之间的第一栅极，形成在衬底上方的具有第一导电性的第二阱区，形成在第二阱区中的具有第二导电性的漏极区，其中漏极区和发射极区彼此电连接，形成在第二阱区中的具有第二导电性的源极区，其中源极区和第一体接触部彼此电连接，和位于漏极区与
源极区之间的第二栅极，其中第二栅极与第一栅极彼此电连接。
8.根据另一个实施例，一种方法包括在具有第一导电性的衬底上方形成具有第二导电性的漂移区，在漂移区中形成具有第一导电类型的体区，在漂移区内形成具有第二导电性的第一阱区，具有第一导电性的体区和具有第一导电性的第二阱区，在阱区中形成具有第一导电性的集电极区，在体区中形成具有第二导电性的发射极区，在第二阱区中形成具有第二导电性的漏极区和具有第二导电性的源极区，其中漏极区和发射极区彼此电连接，在集电极区和发射极区之间形成第一栅极，并在漏极区和源极区之间形成第二栅极，其中第二栅极与第一栅极彼此电连接。
9.根据又一个实施例，一种器件包括形成在漂移层上方的第一集电极区、栅极区和第二集电极区，其中栅极区从第一集电极区定向到第二集电极区，以交替方式形成在漂移层上方的多个发射极/漏极区和多个源极/体区，其中第一集电极区和具有多个发射极/漏极区的发射极区形成上igbt单元，第二集电极区和具有多个发射极/漏极区的发射极区形成下igbt单元，并且具有多个发射极/漏极区的漏极区和具有多个源极/体区的源极区形成nmos晶体管，其中漏极区和发射极区彼此电连接。
10.前述已经相当广泛地概述了本公开的特征和技术优点，以便可以更好地理解以下公开的详细说明。下文将描述本公开的附加特征和优点，其形成本公开权利要求的主题。本领域技术人员应当理解，所公开的概念和具体实施例可以容易地用作修改或设计用于实现本公开的相同目的的其他结构或过程的基础。本领域技术人员还应该认识到，这样的等效结构不背离所附权利要求中阐述的本公开的精神和范围。
附图说明
11.为了更完整地理解本发明及其优点，现结合附图参考以下说明，其中：
12.图1示出了根据本公开的各种实施例的无闩锁igbt器件的简化截面图；
13.图2示出了根据本公开的各种实施例的图1中所示的无闩锁igbt器件的等效电路图；
14.图3示出了根据本公开的各种实施例的图1中所示的无闩锁igbt器件的布局的第一实施方式的简化顶视图；
15.图4示出了根据本公开的各种实施例的图1中所示的无闩锁igbt器件的布局的第二实施方式的简化顶视图；和
16.图5示出了根据本公开的各种实施例的用于形成图1中所示的无闩锁igbt器件的方法的流程图。
17.除非另有说明，不同附图中的对应数字和符号通常指对应的部分。绘制这些图是为了清楚地说明各种实施例的相关方面并且不一定按比例绘制。
具体实施方式
18.下面详细讨论当前优选实施例的制作和使用。然而，应该理解的是，本公开提供了许多可以体现在各种特定上下文中的可应用的发明概念。所讨论的具体实施例仅用于说明制作和使用本发明的具体方式，并不限制本发明的范围。
19.将针对特定背景中的实施例描述本公开，即无闩锁侧向igbt器件。然而，本公开的
实施例也可以应用于各种igbt器件(例如，纵向igbt器件)。在下文中，将参照附图详细说明各种实施例。
20.图1示出了根据本公开的各种实施例的无闩锁igbt器件的简化截面图。无闩锁igbt器件100包括衬底102、第一层104、形成在第一层104上方的漂移层106、体区113、第一阱111和第二阱112。无闩锁igbt器件100还包括形成在第一阱111中的集电极区116、形成在体区113中的发射极区、形成在体区113中的第一体接触部118、第一栅极介电层134、第一栅极124、第一浅沟槽隔离(sti)区132和第二sti区136。无闩锁igbt器件100还包括形成在第二阱112中的漏极区156、形成在第二阱112中的源极区154、形成在第二阱112中的第二体接触部158、第二栅极介电层164和第二栅极162。
21.在一些实施例中，衬底102、体区113、第一体接触部118、集电极区116、第二阱112和第二体接触部158具有第一导电类型。漂移层106、第一阱111、发射极区114、漏极区156和源极区154具有第二导电类型。在一些实施例中，第一导电类型是p型，第二导电类型是n型。无闩锁igbt器件100是n沟道igbt器件。或者，第一导电型为n型，第二导电型为p型。无闩锁igbt器件100是p沟道igbt器件。
22.衬底102可以由诸如硅、硅锗、碳化硅等合适的半导体材料形成。根据不同的应用和设计需要，衬底102可以是n型或p型。在一些实施例中，衬底102是p型衬底。适当的p型掺杂剂例如硼等被掺杂到衬底102中。或者，衬底102是n型衬底。适当的n型掺杂剂例如磷等被掺杂到衬底102中。
23.在一些实施例中，第一层104可以是p型外延层。p型外延层在衬底102上生长。外延层的外延生长可以通过使用任何合适的半导体制造工艺例如化学气相沉积(cvd)等来实现。在替代实施例中，第一层104可以包括外延层和掩埋层。在一些实施例中，外延层和掩埋层都是n型层。n型埋层形成于基板102与n型外延层之间。n型掩埋层沉积在衬底102上为了隔离目的。例如，n型埋层用于防止电流流入衬底102，从而避免无闩锁igbt器件100中的漏电流。n型外延层生长在衬底102上方。外延层的外延生长可以通过使用诸如cvd等任何合适的半导体制造工艺来实现。在一些实施例中，n型外延层的掺杂密度范围为约10
14
/cm3至约10
16
/cm3。
24.漂移层106是在第一层104上形成的n型层。在一些实施例中，漂移层106可以掺杂有诸如磷之类的n型掺杂剂，掺杂密度为约10
15
/cm3至约10
17
/cm3。应该注意，可以替代地使用诸如砷、锑等的其他n型掺杂剂。
25.体区113是p型体区。p型体区113可以通过注入诸如硼等的p型掺杂材料来形成。或者，p型体区113可以通过扩散工艺形成。在一些实施例中，可以将诸如硼的p型材料注入到约10
16
/cm3至约10
18
/cm3的掺杂密度。应该注意，如图1所示，体区113与漂移层106之间存在间隙。第一层104占据了体区113与漂移层106之间的间隙。
26.第一阱111是n型区域。可以通过注入诸如磷等的n型掺杂材料来形成第一阱111。或者，第一阱111可以通过扩散工艺形成。在一些实施例中，可以将诸如磷的n型材料注入到约10
16
/cm3至约10
18
/cm3的掺杂密度。
27.第二阱112是p型区域。第二阱112可以通过注入诸如硼等的p型掺杂材料来形成。或者，第二阱112可以通过扩散工艺形成。在一些实施例中，可以将诸如硼的p型材料注入到约10
16
/cm3至约10
18
/cm3的掺杂密度。
28.集电极区116是在第一阱111中形成的p+区。集电极区116可以通过以约10
19
/cm3到10
20
/cm3之间的浓度注入诸如硼的p型掺杂剂来形成。
29.如图1所示，集电极区116形成在第一sti区132和第二sti区136之间。sti区(例如，第一sti区132)可以通过蚀刻半导体器件来形成沟槽并用介电材料填充沟槽。根据一个实施例，隔离区可以填充有诸如氧化物材料等的介电材料。sti区用于提高无闩锁igbt器件100的击穿电压。应当注意，虽然图1显示sti区132和136可以是分离的隔离区域，但sti区域132和136可以是一个连续隔离区的部分。
30.发射极区114是形成在体区113中的n+区。发射极区114可以通过以约10
19
/cm3到约10
20
/cm3之间的浓度注入诸如磷和砷的n型掺杂剂来形成。
31.第一体接触部118是在体区113中形成的p+区。第一体接触部118可以通过以约10
19
/cm3到约10
20
/cm3之间的浓度注入诸如硼的p型掺杂剂来形成。在工作中，空穴通过两个路径从集电极区116注入到第一体接触部118。第一路径由集电极区116、第一阱111、漂移层106、第一层104、体区113和第一体接触部118形成。第二路径由集电极区116、第一阱111、第一层104、体区113和第一体接触部118形成。
32.漏极区156是形成在第二阱112中的n+区。漏极区156可以通过以约10
19
/cm3到约10
20
/cm3间的浓度注入诸如磷和砷的n型掺杂剂来形成。
33.源极区154是形成在第二阱112中的n+区。源极区154可以通过以约10
19
/cm3到约10
20
/cm3之间的浓度注入诸如磷和砷的n型掺杂剂来形成。
34.第二体接触部158是在第二阱112中形成的p+区。如图1所示，第二体接触部158紧邻源极区154形成。第二体接触部158可以通过以约10
19
/cm3到约10
20
/cm3之间的浓度注入诸如硼的p型掺杂剂来形成。第二体接触部158可以接触p型体(例如，第二阱112)。为了消除体效应，第二体接触部158可以通过源极接触部(未示出)直接连接到源极区154。
35.第一栅极介电层134和第二栅极介电层164可以是同一介电层的两个部分。如图1所示，第一栅极介电层134形成于漂移层106上方。第一栅极介电层134部分位于体区113的顶部，部分位于漂移层106的顶部，以及部分位于第一sti区132的顶部。第二栅极介电层164形成在第二阱112上方。第二栅极介电层164形成在源极区154和漏极区156之间。
36.第一栅极124形成在第一栅极介电层134上。第二栅极162形成在第二栅极介电层164上。第一栅极124和第二栅极162可以是由多晶硅、多晶硅锗、硅化镍或其他金属、金属合金材料形成的同一栅极层的两个部分。
37.在一些实施例中，集电极区116、发射极区114、第一体接触部118和第一栅极124形成侧向igbt器件。漏极区156、源极区154和第二栅极162形成mosfet器件。如图1所示，漏区156和发射极区114彼此电连接。源极区154和第一体接触部118彼此电连接。第二栅极162与第一栅极124彼此电连接。图1所示的侧向igbt器件和mosfet器件的配置有助于防止侧向igbt进入闩锁工作状态。在一些实施例中，通过选择mosfet器件与侧向igbt器件的沟道宽度比来防止侧向igbt器件进入闩锁工作状态。侧向igbt器件和mosfet器件的详细工作原理将结合图2详细说明。
38.应当注意，尽管图1中所示的实施例描绘了具有p型集电极区116、n型阱111、n型漂移层106、p型体区113、p型体接触部118和n型发射极区114。这种导电性布置被配置为产生n型导电沟道。应当注意，这种导电布置仅仅是一个示例。在其他实施例中，所描述的极性可
以相反，使得无闩锁igbt器件100可以具有p型导电沟道。
39.还应注意，为了帮助理解和明晰，图1中所示的mosfet和igbt没有合并到一个单独的器件中，以便可以更好地说明电连接。在无闩锁igbt器件的实际布局中，mosfet和igbt合并为一个器件，如下图3-4所示。
40.图2示出了根据本公开的各种实施例的图1中所示的无闩锁igbt器件的等效电路图。图1中所示的无闩锁igbt器件100的等效电路200包括双极pnp晶体管q1、双极npn晶体管q2、第一nmos晶体管q3和第二nmos晶体管q4。双极npn晶体管q2是寄生晶体管。第二nmos晶体管q4用于防止侧向igbt器件进入闩锁工作状态。返回参考图1，第二nmos晶体管q4由漏极区156、源极区154和第二栅极162形成。
41.如图2所示，双极pnp晶体管q1的基极连接到双极npn晶体管q2的集电极。双极npn晶体管q2的基极连接到双极pnp晶体管q1的集电极。第一nmos晶体管q3的漏极通过漂移区连接到双极npn晶体管的集电极。第一nmos晶体管q3的源极与第二nmos晶体管q4的漏极相连，进一步与双极npn晶体管q2的发射极相连。第一nmos晶体管q3的栅极连接到第二nmos晶体管q4的栅极。
42.图2所示的igbt器件具有四个端子c、b、e和g。igbt器件的集电极(c)是双极pnp晶体管q1的发射极。igbt器件的发射极(e)是双极npn晶体管q2的发射极。igbt器件的体极(b)连接到双极npn晶体管q2的基极。igbt器件的栅极(g)连接到第一nmos晶体管q3的栅极。
43.如图2所示，当双极npn晶体管q2的基极接地时，可能有一个电阻器(未示出)耦合于双极npn晶体管q2的基极和地之间。电阻器代表图1中体区113的体电阻。需要注意的是，双极npn晶体管q2的基极和地之间的电阻可能会影响igbt器件是否进入闩锁模式。如图2所示，igbt器件的集电极电流包括两个分量。第一分量由虚线201表示。第二分量由虚线202表示。在工作中，当电压(集电极电流的第一分量与体区电阻的乘积)大于双极npn晶体管q2的导通阈值，寄生npn晶体管意外导通。由于寄生npn晶体管导通，闩锁会发生。如下所述，第二nmos晶体管q4可以防止igbt器件进入闩锁模式。
44.如图2所示，igbt器件的体极不直接连接到igbt器件的发射极。此外，第二nmos晶体管q4连接在igbt器件的发射极和地之间。这种配置有助于防止发生闩锁。更具体地，双极npn晶体管q2的基极和发射极形成了表现得像二极管的半导体器件。基极是这个二极管的阳极。发射极是这个二极管的阴极。在操作中，集电极电流被分成两个电流分量，分别如虚线201和202所示。流过第二nmos晶体管q4的电流增加了双极npn晶体管q2的发射极电压。换言之，二极管的阴极具有升高的电压。阴极上增加的电压使二极管变为反向偏置。反向偏置电压抑制二极管导通，从而防止寄生npn晶体管意外导通。
45.应当注意，上述方法包括负反馈机制。更具体地，当大电流流过igbt器件时，施加到npn晶体管基极的电压相应增加。这种增加的基极电压可能会导通寄生npn晶体管。然而，同时，流过igbt器件的大电流可能会增加流过第二nmos q4的电流。响应于流过第二nmos q4的增加的电流，第二nmos q4的漏极电压也增加。增加的漏极电压可防止寄生npn晶体管意外导通。第二nmos q4的增加的漏极电压形成负反馈机制。
46.还需要说明的是，可以通过调整mosfet器件(例如，第二nmos q4)与侧向igbt器件的沟道宽度比来调整流过第二nmos q4的电流。具体地，通过调整沟道宽度比，可以有更大的电流流过第二nmos q4。这样更大的电流可以进一步提高第二nmos q4的漏极电压，从而
有效地抑制寄生npn晶体管的导通。
47.图3示出了根据本公开的各种实施例的图1中所示的无闩锁igbt器件的布局的第一实施例的简化顶视图。第一集电极301、栅极303和第二集电极302形成在漂移层304上方。返回参考图1，无闩锁igbt器件100还包括多个p+和n+区域，例如体接触部(b)、源极区(s)、漏极区(d)和发射极区(e)。返回参考图1，发射极区电连接到漏极区。在顶视图中，发射极区和漏极区合并在一个区中。e/d用于表示该单个区(例如，图3中的e/d区311、312和313)。返回参考图1，体接触部电连接到源极区。在顶视图中，体接触和源极区合并在一个区中。s/b用于表示该单个区(例如，图3中的s/b区321和322)。如图3所示，无闩锁igbt器件包括多个e/d区和多个s/b区。多个e/d区和多个s/b区以交替方式排列。
48.如图3所示，无闩锁igbt器件包括包含三个igbt单元的上部和包含三个igbt单元的下部。无闩锁igbt器件的上部由第一集电极301和e/d区311、312和313形成。无闩锁igbt器件的下部由第二集电极302和e/d区311、312和313形成。上部和下部以对称方式放置。为简单起见，下面将仅详细描述上部。
49.上部的第一igbt单元由第一集电极301和第一e/d区311形成。第一igbt单元的栅极从第一集电极301定向到第一e/d区311。nmos晶体管由第一e/d区311及其相邻的s/b区321形成，如跨越这两个区的晶体管符号所示。该nmos晶体管的栅极从第一e/d区311定向到其相邻的s/b区。nmos晶体管的栅极可替代地称为第一多晶硅指状物。如图3所示，nmos晶体管的栅极与第一igbt单元的栅极正交。返回参考图2，由第一e/d区311及其相邻的s/b区321形成的nmos晶体管是第二nmos晶体管q4的一部分。第一igbt单元是igbt器件的一部分。
50.上部的第二igbt单元由第一集电极301和第二e/d区312形成。第二igbt单元的栅极从第一集电极301定向到第二e/d区312。两个nmos晶体管由第二e/d区312及其相邻的s/b区321和322形成，如耦合到第二e/d区312的晶体管符号所示。这两个nmos晶体管的栅极从第二e/d区312定向到其相邻的s/b区。这两个nmos晶体管的栅极可替代地分别称为第二多晶硅指状物和第三多晶硅指状物。总之，这两个nmos晶体管的栅极与第二个igbt单元的栅极正交。
51.上部的第三igbt单元由第一集电极301和第三e/d区313形成。第三igbt单元的栅极从第一集电极301定向到第三e/d区313。nmos晶体管是由第三e/d区313及其相邻的s/b区322形成，如跨越这两个区的晶体管符号所示。该nmos晶体管的栅极从第三e/d区313定向到其相邻的s/b区。该nmos晶体管的栅极可替代地称为第四多晶硅指状物。总之，该nmos晶体管的栅极与第三igbt单元的栅极正交。
52.图4示出了根据本公开的各种实施例的图1中所示的无闩锁igbt器件的布局的第二实施例的简化顶视图。图4中所示的无闩锁igbt器件的布局类似于图3中所示的布局，不同之处在于nmos晶体管的栅极与相应igbt单元的栅极平行。
53.无闩锁igbt器件包括包含一个igbt单元的上部和包含一个igbt单元的下部。igbt器件的上部由第一集电极301和e/d区411形成。e/d区411和源极区421、422、423和424形成四个nmos晶体管。igbt器件的下部由第二集电极302和e/d区412形成。上部和下部以对称方式放置。e/d区412和源极区421、422、423和424形成四个nmos晶体管。上部和下部以对称方式放置。为简单起见，下面将仅详细描述上部。
54.上部的第一nmos晶体管由e/d区411和第一源极区421形成，如跨越这两个区的晶
体管符号所示。第一nmos晶体管的栅极从e/d区411定向到第一源极区421。第一nmos晶体管的栅极与第一igbt单元的栅极平行。
55.上部的第二nmos晶体管由e/d区411和第二源极区422形成，如跨越这两个区的晶体管符号所示。第二nmos晶体管的栅极从e/d区411定向到第二源极区422。第二nmos晶体管的栅极与第一igbt单元的栅极平行。
56.上部的第三nmos晶体管由e/d区411和第三源极区423形成，如跨越这两个区的晶体管符号所示。第三nmos晶体管的栅极从e/d区411定向到第三源极区423。第三nmos晶体管的栅极与第一igbt单元的栅极平行。
57.上部的第四nmos晶体管由e/d区411和第四源极区424形成，如跨越这两个区的晶体管符号所示。第四nmos晶体管的栅极从e/d区411定向到第四源极区424。第四nmos晶体管的栅极与第一igbt单元的栅极平行。
58.需要说明的是，上述的nmos晶体管共同构成图2所示的第二nmos晶体管q4。igbt单元共同构成图2所示的igbt。
59.图5示出了根据本公开的各种实施例的用于形成图1中所示的无闩锁igbt器件的方法的流程图。图5所示的这个流程图仅仅是一个例子，它不应过度限制权利要求的范围。本领域普通技术人员将认识到许多变化、替代和修改。例如，可以添加、移除、替换、重新排列和重复图5中所示的各种步骤。
60.无闩锁igbt器件包括具有第一导电性的衬底、形成在衬底上方的具有第二导电性的漂移区、形成在衬底上方的具有第一导电性的体区、形成在漂移区内的具有第二导电性的第一阱区、形成在第一阱区中的具有第一导电性的集电极区、形成在体区中的具有第二导电性的发射极区、形成在体区中的具有第一导电性的第一体接触部、位于集电极区和发射极区之间的第一栅极、形成在衬
61.底上方的具有第一导电性的第二阱区、形成在第二阱区中的具有第二导电性的漏极区，其中漏极区和发射极区彼此电连接、形成在第二阱区中的具有第二导电性的源极区，其中源极区和第一体接触部彼此电连接，以及位于漏极区和源极区域之间的第二栅极，其中第二栅极和第一栅极彼此电连接。
62.在一些实施例中，集电极区、发射极区和第一栅极形成侧向igbt器件。漏极区、源极区和第二栅极形成mosfet器件。在一些实施例中，通过选择mosfet器件与侧向igbt器件的沟道宽度比以防止侧向igbt器件进入闩锁工作状态。
63.无闩锁igbt器件还包括形成在第二阱区中的具有第一导电性的第二体接触部。第二体接触部和源极区彼此电连接。无闩锁igbt器件还包括延伸到漂移区中的sti区。第一栅极部分位于sti区上方。
64.在步骤502，具有第二导电性的漂移区(例如，图1中所示的区域106)在具有第一导电性的衬底(例如，图1中所示的区域102)之上。在一些实施例中，第一导电性为p型，第二导电性为n型。
65.在步骤504，具有第二导电性的第一阱区(例如，图1中所示的区域111)、具有第一导电性的体区(例如，图1中所示的区域113)和具有第一导电性的第二阱区(例如，图1中所示的区域112)在衬底之上。第一阱区被漂移区包围。
66.在步骤506，在第一阱区中形成第一导电性的集电极区(例如，图1中所示的区域
116)。在体区中形成的具有第二导电性的发射极区(例如，图1中所示的区域114)。形成在第二阱区中的具有第二导电性的漏极区(例如，图1中所示的漏极区156)和具有第二导电性的源极区(例如，图1中所示的源极区154)。漏极区和发射极区彼此电连接。
67.在步骤508，在集电极区和发射极区之间形成第一栅极(例如，图1中所示的第一栅极124)。在步骤510，在漏极区和源极区之间形成第二栅极(例如，图1所示的第二栅极162)。第二栅极与第一栅极彼此电连接。
68.该方法还包括在衬底上生长外延层并在外延层上方形成掩埋层。
69.该方法还包括形成定向于第一方向的第一栅极和形成定向于第二方向的第二栅极。第一栅极是侧向igbt器件的栅极。第二栅极是mosfet器件的栅极。侧向igbt器件的第一方向与mosfet器件的第二方向正交。
70.该方法还包括形成定向于第一方向的第一栅极和形成定向于第二方向的第二栅极。第一栅极是侧向igbt器件的栅极。第二栅极是mosfet器件的栅极。侧向igbt器件的第一方向与mosfet器件的第二方向平行。
71.该方法还包括在体区中形成具有第一导电性的第一体接触部和在第二阱区中形成具有第一导电性的第二体接触部。源极区和第一体接触部彼此电连接。第二体接触部和源极区彼此电连接。
72.尽管已经详细描述了本公开的实施例及其优点，但是应当理解，在不脱离所附权利要求限定的本公开的精神和范围的情况下，可以在本文中进行各种改变、替换和变更。
73.此外，本技术的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。正如本领域普通技术人员可以容易地从本公开中理解到的那样，与本文所述的相应实施例具有基本相同的功能或实现基本相同的结果的工艺、机器、制造、物质组成、装置、方法或步骤可以根据本公开被采用，这些工艺、机器、制造、物质组成、装置、方法或步骤可以是目前存在的或未来被开发的。基于此，所附权利要求书旨在将这样的工艺、机器、制造、物质组成、装置、方法或步骤包括在其范围内。